JPH0196888A - 高速記憶装置の書込制御回路 - Google Patents
高速記憶装置の書込制御回路Info
- Publication number
- JPH0196888A JPH0196888A JP62253769A JP25376987A JPH0196888A JP H0196888 A JPH0196888 A JP H0196888A JP 62253769 A JP62253769 A JP 62253769A JP 25376987 A JP25376987 A JP 25376987A JP H0196888 A JPH0196888 A JP H0196888A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- width
- write
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶装置の書込制御回路に関し、特に、非常
に高速な半導体記憶装置に適した書込制御回路に関する
。
に高速な半導体記憶装置に適した書込制御回路に関する
。
半導体記憶装置の書込動作は、外部から与えられる書込
制御（ＷＥ）信号に基づいて制御される。
制御（ＷＥ）信号に基づいて制御される。
従来普通の高速半導体記憶装置においては、第３図に示
されるように、ＷＥ倍信号、アンプゲート６で増幅され
た後、そのまま書込パルスとしてセンスアンプ１４に印
加される。一つの改良として、高速半導体記憶装置に特
に適した書込制御回路が、エレクトロニック・デザイン
（ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎ） 、 １９８４
年、１２月２７日、第１５７−１７０頁に記載されてい
る。この回路では、第４図に示されるように、ＷＥ倍信
号外部から与えられるクロック（ＣＬ Ｋ）でラッチ回
路１５にセットされ、その出力で起動される書込タイミ
ング発生器１６からの信号が、センスアンプ１４に印加
される。この機構は、高速半導体記憶装置において生じ
る諸信号のタイミングに関する多くの困難を除くととも
に、等しい長さの書込サイクルと読出サイクルを用いて
、入力動作と出力動作をオ−バラツブさせることを可能
にする。
されるように、ＷＥ倍信号、アンプゲート６で増幅され
た後、そのまま書込パルスとしてセンスアンプ１４に印
加される。一つの改良として、高速半導体記憶装置に特
に適した書込制御回路が、エレクトロニック・デザイン
（ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎ） 、 １９８４
年、１２月２７日、第１５７−１７０頁に記載されてい
る。この回路では、第４図に示されるように、ＷＥ倍信
号外部から与えられるクロック（ＣＬ Ｋ）でラッチ回
路１５にセットされ、その出力で起動される書込タイミ
ング発生器１６からの信号が、センスアンプ１４に印加
される。この機構は、高速半導体記憶装置において生じ
る諸信号のタイミングに関する多くの困難を除くととも
に、等しい長さの書込サイクルと読出サイクルを用いて
、入力動作と出力動作をオ−バラツブさせることを可能
にする。
第３図に示された型の従来回路では、ＷＥ倍信号幅は書
込サイクルよりも短いことが必要であり、また、第４図
に示された従来回路でも、ＷＥ倍信号幅は書込サイクル
と同程度でなければならない。
込サイクルよりも短いことが必要であり、また、第４図
に示された従来回路でも、ＷＥ倍信号幅は書込サイクル
と同程度でなければならない。
他方、例えば超高速計算機のキャッシュメモリやレジス
タ群として使用されるような、非常に高速なバイポーラ
又はＧａＡｓ記憶装置に対しては、数ｎｓ程度の非常に
短いサイクルタイムが要求される。このような非常に高
速な動作が要求される半導体記憶装置においては、実装
条件も考慮すると、波形劣化によるパルス幅の実質的減
少、ノイズ、スキューその他のために、書込サイクルと
同程度又はそれ以下の幅のＷＥ倍信号よって書込動作を
誤りなく制御することは、容易ではない。パルス幅が狭
くなると、その前縁と後縁のタイミングやパル幅を精密
に制御すること自体が、極めて困難になる。
タ群として使用されるような、非常に高速なバイポーラ
又はＧａＡｓ記憶装置に対しては、数ｎｓ程度の非常に
短いサイクルタイムが要求される。このような非常に高
速な動作が要求される半導体記憶装置においては、実装
条件も考慮すると、波形劣化によるパルス幅の実質的減
少、ノイズ、スキューその他のために、書込サイクルと
同程度又はそれ以下の幅のＷＥ倍信号よって書込動作を
誤りなく制御することは、容易ではない。パルス幅が狭
くなると、その前縁と後縁のタイミングやパル幅を精密
に制御すること自体が、極めて困難になる。
本発明の目的は、非常に高速な記憶装置においても充分
広い幅の書込制御信号の使用を可能にし、それにより、
確実な書込動作のためのタイミングの問題を解決するこ
とにある。
広い幅の書込制御信号の使用を可能にし、それにより、
確実な書込動作のためのタイミングの問題を解決するこ
とにある。
本発明による書込制御回路は、書込サイクルの２倍の幅
を持つ第１書込制御信号を外部から受取る回路と、書込
サイクルの２倍の幅を持つとともに第１書込制御信号に
対して１書込サイクルの位相差を持つ第２書込制御信号
を外部から受取る回路と、第１書込制御信号を１書込サ
イクルの幅を持つ第１信号に変換するとともに第２書込
制御信号を第１信号に隣接する１書込サイクルの幅を持
つ第２信号に変換する回路と、これら第１信号と第２信
号にそれぞれ応答して各信号の期間中に書込実行パルス
を発生する回路とを備える。
を持つ第１書込制御信号を外部から受取る回路と、書込
サイクルの２倍の幅を持つとともに第１書込制御信号に
対して１書込サイクルの位相差を持つ第２書込制御信号
を外部から受取る回路と、第１書込制御信号を１書込サ
イクルの幅を持つ第１信号に変換するとともに第２書込
制御信号を第１信号に隣接する１書込サイクルの幅を持
つ第２信号に変換する回路と、これら第１信号と第２信
号にそれぞれ応答して各信号の期間中に書込実行パルス
を発生する回路とを備える。
前記の書込制御回路は、その構成自体から明らかなよう
に、１書込サイクルの位相差があり、かつ、それぞれ２
書込サイクルの幅を持つ第１及び第２書込制御信号を、
相次ぐ書込サイクルに生じる書込実行パルスに変換する
ことができる。したがって、従来技術による場合と比較
して２倍の幅の書込制御パルスを使用することができ、
しかも。
に、１書込サイクルの位相差があり、かつ、それぞれ２
書込サイクルの幅を持つ第１及び第２書込制御信号を、
相次ぐ書込サイクルに生じる書込実行パルスに変換する
ことができる。したがって、従来技術による場合と比較
して２倍の幅の書込制御パルスを使用することができ、
しかも。
引続く二つ以上の書込サイクルを支障なく生起させるこ
とができる。
とができる。
第１図は、本発明による書込制御回路の一実施例の構成
を示し、第２図は、第１図の回路の諸点における信号の
波形を示す。
を示し、第２図は、第１図の回路の諸点における信号の
波形を示す。
第１図に示された諸口路は、半導体記憶装置内に設けら
れる。ＣＬＫＰとＣＬＫＯ−ＣＬＫ２は、外部から供給
されるクロック信号である。第２図に示されるように、
ＣＬＫＯとＣ：ＬＫｌはそれぞれ２動作サイクルの間隔
で生じ、かつ、それらの間には１動作サイクルの位相差
がある。ＣＬＫ２は１動作サイクルの間隔で生じる。Ｃ
ＬＫＰは、２動作サイクルの幅と間隔を持ち、ＣＬＫＯ
と同期している。なお、本実施例では、書込サイクルと
読出サイクルの長さは同一とする。書込制御信号として
外部から供給される２系統のライトイネーブル信号ＷＥ
ＦとＷＥＳは、いずれも２動作サイクルの幅を持ち、か
つ、それらの間には１動作サイクルの位相差がある。Ｗ
ＥＦはＣＬＫＯと同期して供給され、ＷＥＳはＣＬＫＩ
と同期して供給される。
れる。ＣＬＫＰとＣＬＫＯ−ＣＬＫ２は、外部から供給
されるクロック信号である。第２図に示されるように、
ＣＬＫＯとＣ：ＬＫｌはそれぞれ２動作サイクルの間隔
で生じ、かつ、それらの間には１動作サイクルの位相差
がある。ＣＬＫ２は１動作サイクルの間隔で生じる。Ｃ
ＬＫＰは、２動作サイクルの幅と間隔を持ち、ＣＬＫＯ
と同期している。なお、本実施例では、書込サイクルと
読出サイクルの長さは同一とする。書込制御信号として
外部から供給される２系統のライトイネーブル信号ＷＥ
ＦとＷＥＳは、いずれも２動作サイクルの幅を持ち、か
つ、それらの間には１動作サイクルの位相差がある。Ｗ
ＥＦはＣＬＫＯと同期して供給され、ＷＥＳはＣＬＫＩ
と同期して供給される。
ＷＥＦは、アンプゲート６ａを経たＣＬＫＯに従ってラ
ッチ３にセットされ、ＷＥＳは、アンプゲート６ｂを経
たＣＬＫＩに従ってラッチ４にセットされる。ＣＬＫＰ
は、ＣＬＫＯに従ってラッチ１にセットされ、このラッ
チ１の出力は、ＣＬＫＩに従ってラッチ２にセットされ
ると同時に、排他的ＯＲ回路７の一方に印加される。排
他的ＯＲ回路７の他方の入力は、ラッチ２の出力である
。したがって、排他的ＯＲ回路７の出力は、ＣＬＫＰが
高い期間の前半の動作サイクルと、ＣＬＫＰが低い期間
の前半の動作サイクルとで高レベルになり、この出力は
、ＷＥＦとＷＥＳのそれぞれから１動作サイクル幅の書
込モード信号を切出すための、ピッチ信号として使用さ
れる。すなわち、ラッチ４のＷＥＳ出力とラッチ３のＷ
ＥＦ出力は、ＡＮＤ回路９と８において、排他的ＯＲ回
路７の出力とその反転出力によりそれぞれゲートされ、
これらＡＮＤ回路の出力は、ワイヤド０ＲＩＩを経て、
アンプゲート６ｃを経たＣＬＫ２に従ってラッチ５にセ
ットされる。したがって、ラッチ５の出力である書込モ
ード信号は、ＷＥＦとＷＥＳの各後半部に相当する１動
作サイクル幅の信号である。
ッチ３にセットされ、ＷＥＳは、アンプゲート６ｂを経
たＣＬＫＩに従ってラッチ４にセットされる。ＣＬＫＰ
は、ＣＬＫＯに従ってラッチ１にセットされ、このラッ
チ１の出力は、ＣＬＫＩに従ってラッチ２にセットされ
ると同時に、排他的ＯＲ回路７の一方に印加される。排
他的ＯＲ回路７の他方の入力は、ラッチ２の出力である
。したがって、排他的ＯＲ回路７の出力は、ＣＬＫＰが
高い期間の前半の動作サイクルと、ＣＬＫＰが低い期間
の前半の動作サイクルとで高レベルになり、この出力は
、ＷＥＦとＷＥＳのそれぞれから１動作サイクル幅の書
込モード信号を切出すための、ピッチ信号として使用さ
れる。すなわち、ラッチ４のＷＥＳ出力とラッチ３のＷ
ＥＦ出力は、ＡＮＤ回路９と８において、排他的ＯＲ回
路７の出力とその反転出力によりそれぞれゲートされ、
これらＡＮＤ回路の出力は、ワイヤド０ＲＩＩを経て、
アンプゲート６ｃを経たＣＬＫ２に従ってラッチ５にセ
ットされる。したがって、ラッチ５の出力である書込モ
ード信号は、ＷＥＦとＷＥＳの各後半部に相当する１動
作サイクル幅の信号である。
アンプゲート６Ｃを経たＣＬＫ２は、また、書込パルス
発生器１２に供給され、書込パルス発生器１２は、ＣＬ
Ｋ２に同期する書込パルス列を発生する。これらの書込
パルスは、メモリアレイへの書込みの制御に必要なセッ
トアツプ時間、パルス幅、ホールド時間等に関して適正
に調整されている。書込パルス列は、ＡＮＤ回路１０に
おいて、ラッチ５からの書込モード信号によりゲートさ
れ。
発生器１２に供給され、書込パルス発生器１２は、ＣＬ
Ｋ２に同期する書込パルス列を発生する。これらの書込
パルスは、メモリアレイへの書込みの制御に必要なセッ
トアツプ時間、パルス幅、ホールド時間等に関して適正
に調整されている。書込パルス列は、ＡＮＤ回路１０に
おいて、ラッチ５からの書込モード信号によりゲートさ
れ。
ゲートされた書込パルスＷ丁１’ＵＬＳＥは、センスア
ンプ１４を制御して、メモリアレイ１３へのデータの書
込みを遂行させる。
ンプ１４を制御して、メモリアレイ１３へのデータの書
込みを遂行させる。
本発明によれば、従来技術による場合と比較して２倍又
はそれ以上の幅の書込制御パルスを使用することができ
る。したがって、書込制御信号に関して、タイミングや
持続時間の制御が容易になり、加えて、減衰、ノイズ、
スキュー等に対するマージンが増し、その結果、高速記
憶装置の書込エラーが著しく減少する。
はそれ以上の幅の書込制御パルスを使用することができ
る。したがって、書込制御信号に関して、タイミングや
持続時間の制御が容易になり、加えて、減衰、ノイズ、
スキュー等に対するマージンが増し、その結果、高速記
憶装置の書込エラーが著しく減少する。
第１図は本発明の一実施例のブロックダイヤグラム、第
２図は第１図の回路の諸点における信号の波形図、第３
図と第４図は従来回路のブロックダイヤグラムである。 ３・・・第１書込制御信号を受けるランチ、４・・・第
２書込制御信号を受けるラッチ、１，２，５．７〜９．
１１・・・第１及び第２書込制御信号を書込サイクル幅
の信号に変換する回路、１０．１２・・・書込実行パル
ス発生回路。
２図は第１図の回路の諸点における信号の波形図、第３
図と第４図は従来回路のブロックダイヤグラムである。 ３・・・第１書込制御信号を受けるランチ、４・・・第
２書込制御信号を受けるラッチ、１，２，５．７〜９．
１１・・・第１及び第２書込制御信号を書込サイクル幅
の信号に変換する回路、１０．１２・・・書込実行パル
ス発生回路。
Claims (1)
- １、書込サイクルの２倍の幅を持つ第１書込制御信号を
外部から受取る回路と、書込サイクルの２倍の幅を持つ
とともに前記第１書込制御信号に対して１書込サイクル
の位相差を持つ第２書込制御信号を外部から受取る回路
と、前記第１書込制御信号を１書込サイクルの幅を持つ
第１信号に変換するとともに前記第２書込制御信号を前
記第１信号に隣接する１書込サイクルの幅を持つ第２信
号に変換する回路と、前記第１信号と第２信号のそれぞ
れに応答して各信号の期間中に書込実行パルスを発生す
る回路とを備えた、記憶装置の書込制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253769A JP2701030B2 (ja) | 1987-10-09 | 1987-10-09 | 高速記憶装置の書込制御回路 |
| US07/254,225 US4945516A (en) | 1987-10-09 | 1988-10-06 | Write control circuit for a high-speed memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253769A JP2701030B2 (ja) | 1987-10-09 | 1987-10-09 | 高速記憶装置の書込制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0196888A true JPH0196888A (ja) | 1989-04-14 |
| JP2701030B2 JP2701030B2 (ja) | 1998-01-21 |
Family
ID=17255885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62253769A Expired - Lifetime JP2701030B2 (ja) | 1987-10-09 | 1987-10-09 | 高速記憶装置の書込制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4945516A (ja) |
| JP (1) | JP2701030B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
| US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
| US5274591A (en) * | 1992-08-13 | 1993-12-28 | Micron Technology, Inc. | Serial clock noise immunity in a semiconductor memory integrated circuit having a serial port |
| KR0142968B1 (ko) * | 1995-06-30 | 1998-08-17 | 김광호 | 반도체 메모리 장치의 클럭 발생 장치 |
| US6470405B2 (en) * | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
| US6810449B1 (en) | 1995-10-19 | 2004-10-26 | Rambus, Inc. | Protocol for communication with dynamic memory |
| KR100197616B1 (ko) * | 1996-08-30 | 1999-06-15 | 윤종용 | 감쇄파형을 이용한 레이저 다이오드 구동장치 |
| US5815463A (en) * | 1997-06-12 | 1998-09-29 | Etron Technology, Inc | Flexible time write operation |
| US6266379B1 (en) | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
| AU9604698A (en) * | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Method and apparatus for two step memory write operations |
| US6401167B1 (en) * | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
| US6675272B2 (en) | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| US8391039B2 (en) | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
| US7675927B2 (en) * | 2004-06-17 | 2010-03-09 | International Business Machines Corporation | Trace information queueing system |
| US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
| CN103501398B (zh) * | 2013-09-24 | 2016-08-31 | 珠海艾派克微电子有限公司 | 芯片、成像盒及芯片与成像设备的通讯方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143281A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 半導体メモリ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203694A (ja) * | 1982-05-21 | 1983-11-28 | Nec Corp | メモリ回路 |
| JPS60253091A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6124091A (ja) * | 1984-07-12 | 1986-02-01 | Nec Corp | メモリ回路 |
| US4802129A (en) * | 1987-12-03 | 1989-01-31 | Motorola, Inc. | RAM with dual precharge circuit and write recovery circuitry |
-
1987
- 1987-10-09 JP JP62253769A patent/JP2701030B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-06 US US07/254,225 patent/US4945516A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143281A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 半導体メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4945516A (en) | 1990-07-31 |
| JP2701030B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0196888A (ja) | 高速記憶装置の書込制御回路 | |
| KR100256004B1 (ko) | 반도체 기억 장치 시스템 및 반도체 기억 장치 | |
| JP3871148B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JP3013714B2 (ja) | 半導体記憶装置 | |
| US6603706B1 (en) | Method and apparatus for synchronization of read data in a read data synchronization circuit | |
| JP4249941B2 (ja) | 同期式半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
| JP4610691B2 (ja) | 半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
| KR100370293B1 (ko) | 싸이클 독립형 데이타-대-에코 클럭 트래킹 회로 | |
| EP1068619A1 (en) | Semiconductor memory asynchronous pipeline | |
| US6539454B2 (en) | Semiconductor memory asynchronous pipeline | |
| KR100535649B1 (ko) | 디디알 메모리 소자의 디큐에스 신호 생성 회로 및 생성방법 | |
| KR100265610B1 (ko) | 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램 | |
| EP1026692A3 (en) | Data output buffers in semiconductor memory devices | |
| KR20010048248A (ko) | 디디알 동기식 메모리 장치의 데이타 출력 장치 | |
| KR19980035760A (ko) | 고속 버스트 제어 방법 및 장치 | |
| JP2002150796A (ja) | モノリシックな集積回路装置の常に可能化されたテストのための方法および集積回路装置 | |
| US6606272B2 (en) | Method and circuit for processing output data in pipelined circuits | |
| JPH0629799A (ja) | パルス列発生回路 | |
| US6804166B2 (en) | Method and apparatus for operating a semiconductor memory at double data transfer rate | |
| JPH01196790A (ja) | 半導体メモリ装置 | |
| JPS62250583A (ja) | 半導体記憶装置 | |
| KR100197440B1 (ko) | 전전자 교환기의 딜레이를 이용한 인식 신호 발생회로 | |
| JP3082545B2 (ja) | 速度変換回路 | |
| JPH0635564A (ja) | クロック切替制御回路 | |
| JPS601644B2 (ja) | タイミングパルス発生回路 |