JP2659204B2 - ダイオードスイッチ回路 - Google Patents
ダイオードスイッチ回路Info
- Publication number
- JP2659204B2 JP2659204B2 JP63042357A JP4235788A JP2659204B2 JP 2659204 B2 JP2659204 B2 JP 2659204B2 JP 63042357 A JP63042357 A JP 63042357A JP 4235788 A JP4235788 A JP 4235788A JP 2659204 B2 JP2659204 B2 JP 2659204B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- resistor
- switch circuit
- anode
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は広帯域電気通信機等に使用されるダイオード
スイッチ回路に関するものである。
スイッチ回路に関するものである。
第２図は従来のダイオードスイッチ回路の一例を示す
回路図である。同図において、1,2はダイオードスイッ
チ回路の入出力端子、3,4は制御電圧を与える制御端
子、５〜７はダイオード、８〜10は抵抗器、11〜14はコ
ンデンサである。特に、ダイオード５〜７は３段スイッ
チを構成しており、例えば、端子１〜２間がオンの時、
これらダイオード５〜７は次のように動作する。
回路図である。同図において、1,2はダイオードスイッ
チ回路の入出力端子、3,4は制御電圧を与える制御端
子、５〜７はダイオード、８〜10は抵抗器、11〜14はコ
ンデンサである。特に、ダイオード５〜７は３段スイッ
チを構成しており、例えば、端子１〜２間がオンの時、
これらダイオード５〜７は次のように動作する。
ダイオード5:オン ダイオード6,7:オフ このように、これら３個のダイオードはπ型に配置さ
れ、短絡−解放−短絡と動作する３段スイッチを構成し
ており、単純な構成のダイオードスイッチ回路に比べ、
高周波的にも減衰量が確保される。またコンデンサ11,1
2は、直流制御電流が流入しないように阻止するもので
あり、コンデンサ13,14は高周波に対してダイオード6,7
の一端および制御端子3,4を接地するものである。さら
に、抵抗器８〜10は各並列接続されているダイオードに
逆バイアスが印可された場合に制御電流をバイパスさせ
るためのものである。
れ、短絡−解放−短絡と動作する３段スイッチを構成し
ており、単純な構成のダイオードスイッチ回路に比べ、
高周波的にも減衰量が確保される。またコンデンサ11,1
2は、直流制御電流が流入しないように阻止するもので
あり、コンデンサ13,14は高周波に対してダイオード6,7
の一端および制御端子3,4を接地するものである。さら
に、抵抗器８〜10は各並列接続されているダイオードに
逆バイアスが印可された場合に制御電流をバイパスさせ
るためのものである。
まず、制御端子３にプラス電圧、制御端子４にマイナ
ス電圧が印加された場合、電流がダイオード6,抵抗器9,
ダイオード７を流れ、ダイオード６と79がオンとなる。
このとき、ダイオード５は抵抗器９の電圧降下だけ逆バ
イアスされる。この結果、入出力端子１−２間は信号の
流れない状態となり、ダイオードスイッチ回路はオフ状
態となる。次に、制御端子３にマイナス電圧、制御端子
４にプラス電圧が印加されると、電流が抵抗器10,ダイ
オード5,抵抗器８に流れ、ダイオード５はオンとなる。
このときダイオード7,8はそれぞれ抵抗器10,8の電圧降
下だけ逆バイアスされる。その結果、入出力端子１−２
間は信号の流れ得る状態となり、ダイオードスイッチ回
路はオン状態となる。
ス電圧が印加された場合、電流がダイオード6,抵抗器9,
ダイオード７を流れ、ダイオード６と79がオンとなる。
このとき、ダイオード５は抵抗器９の電圧降下だけ逆バ
イアスされる。この結果、入出力端子１−２間は信号の
流れない状態となり、ダイオードスイッチ回路はオフ状
態となる。次に、制御端子３にマイナス電圧、制御端子
４にプラス電圧が印加されると、電流が抵抗器10,ダイ
オード5,抵抗器８に流れ、ダイオード５はオンとなる。
このときダイオード7,8はそれぞれ抵抗器10,8の電圧降
下だけ逆バイアスされる。その結果、入出力端子１−２
間は信号の流れ得る状態となり、ダイオードスイッチ回
路はオン状態となる。
次に、一例として、第３図に示すように信号源20で発
生した信号（レベルＥ）を２等分している回路に従来の
ダイオードスイッチ回路Ｘを使用した場合、端子Ａから
端子Ｂを通って抵抗器R0へ流れる電流をｉとして考える
と、ダイオードスイッチ回路がオンの時においては、Ｅ
＝１ボルトとすると、 ここで、抵抗21〜26の値をRg,RA,RB,RC,RL,RMとする
と、 として、インピーダンス整合をとっている。
生した信号（レベルＥ）を２等分している回路に従来の
ダイオードスイッチ回路Ｘを使用した場合、端子Ａから
端子Ｂを通って抵抗器R0へ流れる電流をｉとして考える
と、ダイオードスイッチ回路がオンの時においては、Ｅ
＝１ボルトとすると、 ここで、抵抗21〜26の値をRg,RA,RB,RC,RL,RMとする
と、 として、インピーダンス整合をとっている。
ダイオードスイッチ回路Ｘがオフの時においては、ダ
イオードスイッチ回路Ｘ側をみたインピーダンスが０Ω
となるので、 となり、ダイオードスイッチ回路Ｘのオン・オフによっ
て電流値が変化するので、損失変動が生じることにな
る。
イオードスイッチ回路Ｘ側をみたインピーダンスが０Ω
となるので、 となり、ダイオードスイッチ回路Ｘのオン・オフによっ
て電流値が変化するので、損失変動が生じることにな
る。
〔発明が解決しようとする課題〕 従来のダイオードスイッチ回路では、スイッチのオフ
時にはダイオードスイッチ回路側をみたインピーダンス
はダイオード６と７がオンとなるため０Ωとなり、定イ
ンピーダンス回路で使用した場合、インピーダンス整合
を取ることができず、信号の反射を生じる。
時にはダイオードスイッチ回路側をみたインピーダンス
はダイオード６と７がオンとなるため０Ωとなり、定イ
ンピーダンス回路で使用した場合、インピーダンス整合
を取ることができず、信号の反射を生じる。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、オフの状態においても定イン
ピーダンスを保持し信号の反射を生じないダイオードス
イッチ回路を提供することにある。
その目的とするところは、オフの状態においても定イン
ピーダンスを保持し信号の反射を生じないダイオードス
イッチ回路を提供することにある。
このような問題点を解決するために本発明によるダイ
オードスイッチ回路は、信号が入出力する第１および第
２の入出力端子と、カソードが第１のコンデンサを介し
て第１の入出力端子と接続された第１のダイオードと、
カソードが第２のコンデンサを介して第２の入出力端子
と接続されアノードが第１のダイオードのアノードと接
続された第２のダイオードと、第１および第２のダイオ
ードにそれぞれ並列に接続された第１および第２の抵抗
器と、カソードが第１のダイオードのカソードに接続さ
れアノードが第１の抵抗器・コンデンサ直列接続部を介
して接地された第３のダイオードと、第３のダイオード
に並列に接続された第３の抵抗器と、アノードが第１の
ダイオードのアノードに接続されカソードが第３のコン
デンサを介して接地された第４のダイオードと、第４の
ダイオードに並列に接続された第４の抵抗器と、カソー
ドが第２のダイオードのカソードに接続されアノードが
第２の抵抗器・コンデンサ直列接続部を介して接地され
た第５のダイオードと、第５のダイオードに並列に接続
された第５の抵抗器と、第１の抵抗器・コンデンサ直列
接続部の抵抗器および第２の抵抗器・コンデンサ直列接
続部の抵抗器を介して第３のダイオードのアノードおよ
び第５のダイオードのアノードに接続された第１の制御
端子と、第４のダイオードのカソードに接続された第２
の制御端子とを儲けるようにしたものである。
オードスイッチ回路は、信号が入出力する第１および第
２の入出力端子と、カソードが第１のコンデンサを介し
て第１の入出力端子と接続された第１のダイオードと、
カソードが第２のコンデンサを介して第２の入出力端子
と接続されアノードが第１のダイオードのアノードと接
続された第２のダイオードと、第１および第２のダイオ
ードにそれぞれ並列に接続された第１および第２の抵抗
器と、カソードが第１のダイオードのカソードに接続さ
れアノードが第１の抵抗器・コンデンサ直列接続部を介
して接地された第３のダイオードと、第３のダイオード
に並列に接続された第３の抵抗器と、アノードが第１の
ダイオードのアノードに接続されカソードが第３のコン
デンサを介して接地された第４のダイオードと、第４の
ダイオードに並列に接続された第４の抵抗器と、カソー
ドが第２のダイオードのカソードに接続されアノードが
第２の抵抗器・コンデンサ直列接続部を介して接地され
た第５のダイオードと、第５のダイオードに並列に接続
された第５の抵抗器と、第１の抵抗器・コンデンサ直列
接続部の抵抗器および第２の抵抗器・コンデンサ直列接
続部の抵抗器を介して第３のダイオードのアノードおよ
び第５のダイオードのアノードに接続された第１の制御
端子と、第４のダイオードのカソードに接続された第２
の制御端子とを儲けるようにしたものである。
本発明によるダイオードスイッチ回路においては、オ
フ時でもインピーダンス０Ωとなることなく定インピー
ダンスが保持される。
フ時でもインピーダンス０Ωとなることなく定インピー
ダンスが保持される。
第１図は本発明に係わるダイオードスイッチ回路の一
実施例を示す回路図である。同図において、１および２
は第１および第２の入出力端子、３および４は制御電圧
を与える第１および第２の制御端子、30〜34は第１〜第
５のダイオード、35〜37,39,40は第１〜第3,第4,第５の
抵抗器、38および44は第１の抵抗器・コンデンサ直列接
続部の抵抗器およびコンデンサ、41および46は第２の抵
抗器・コンデンサ直列接続部の抵抗器およびコンデン
サ、42,43,45は第1,第2,第３のコンデンサである。特
に、主スイッチを構成するダイオードはダイオード30,3
1,33であり、従来例（図２参照）の構成がπ型の３段で
あるのに対して、本発明ではＴ型であるが同等の３段構
成を採っており、これにより高周波的に従来例と同等の
減衰量を確保している。これに対して、ダイオード32,3
4は、端子１〜２間がオフ時にインピーダンス終端させ
ることのみを目的としている。またコンデンサ42,43、
コンデンサ44〜46、および抵抗器35〜37,39,40の目的
は、それぞれ前述の第２図におけるコンデンサ11,12、
コンデンサ13,14、および抵抗器８〜10と同一である。
実施例を示す回路図である。同図において、１および２
は第１および第２の入出力端子、３および４は制御電圧
を与える第１および第２の制御端子、30〜34は第１〜第
５のダイオード、35〜37,39,40は第１〜第3,第4,第５の
抵抗器、38および44は第１の抵抗器・コンデンサ直列接
続部の抵抗器およびコンデンサ、41および46は第２の抵
抗器・コンデンサ直列接続部の抵抗器およびコンデン
サ、42,43,45は第1,第2,第３のコンデンサである。特
に、主スイッチを構成するダイオードはダイオード30,3
1,33であり、従来例（図２参照）の構成がπ型の３段で
あるのに対して、本発明ではＴ型であるが同等の３段構
成を採っており、これにより高周波的に従来例と同等の
減衰量を確保している。これに対して、ダイオード32,3
4は、端子１〜２間がオフ時にインピーダンス終端させ
ることのみを目的としている。またコンデンサ42,43、
コンデンサ44〜46、および抵抗器35〜37,39,40の目的
は、それぞれ前述の第２図におけるコンデンサ11,12、
コンデンサ13,14、および抵抗器８〜10と同一である。
まず、制御端子３にマイナス電圧、制御端子４にプラ
ス電圧が印加された場合、電流は、抵抗器41,ダイオー
ド34,抵抗器36,ダイオード33を流れると共に、抵抗器3
8,ダイオード32,抵抗器35,ダイオード33を流れること
で、ダイオード32〜34がオンとなる。このときダイオー
ド30は抵抗器35の電圧降下だけ逆バイアスされ、ダイオ
ード31は抵抗器36の電圧降下だけ逆バイアスされる。こ
の結果、入出力端子１−２間は信号の流れない状態とな
り、ダイオードスイッチ回路はオフ状態となる。
ス電圧が印加された場合、電流は、抵抗器41,ダイオー
ド34,抵抗器36,ダイオード33を流れると共に、抵抗器3
8,ダイオード32,抵抗器35,ダイオード33を流れること
で、ダイオード32〜34がオンとなる。このときダイオー
ド30は抵抗器35の電圧降下だけ逆バイアスされ、ダイオ
ード31は抵抗器36の電圧降下だけ逆バイアスされる。こ
の結果、入出力端子１−２間は信号の流れない状態とな
り、ダイオードスイッチ回路はオフ状態となる。
次に、制御端子３にプラス電圧、制御端子４にマイナ
ス電圧が印加されると、電流は、抵抗器39,ダイオード3
0,抵抗器37,抵抗器38を流れると共に、抵抗器39,ダイオ
ード31,抵抗器40,抵抗器41を流れる。これによりダイオ
ード30,31はオンとなり、ダイオード32〜34はそれぞれ
抵抗器37,39,40の電圧降下だけ逆バイアスされる。この
結果、入出力端子１−２間は信号の流れ得る状態とな
り、ダイオードスイッチ回路はオン状態となる。
ス電圧が印加されると、電流は、抵抗器39,ダイオード3
0,抵抗器37,抵抗器38を流れると共に、抵抗器39,ダイオ
ード31,抵抗器40,抵抗器41を流れる。これによりダイオ
ード30,31はオンとなり、ダイオード32〜34はそれぞれ
抵抗器37,39,40の電圧降下だけ逆バイアスされる。この
結果、入出力端子１−２間は信号の流れ得る状態とな
り、ダイオードスイッチ回路はオン状態となる。
次に、ダイオードスイッチ回路がオフ時におけるイン
ピーダンスについて考えると、入出力端子１よりみたイ
ンピーダンスは、ダイオード32がオンとなるため、抵抗
器38で終端されることになる。ここで抵抗器38をR0Ωと
すればインピーダンス整合をとることができ、ダイオー
ドスイッチ回路のオン・オフにより損失変動が生じるこ
とはなくなる。同様に、入出力端子２よりみたインピー
ダンスも、ダイオードスイッチ回路オフにおいてはダイ
オード34がオンとなるため、抵抗器41で終端される。抵
抗器41をR0ΩとすればR0Ωで終端されることになり、ダ
イオードスイッチ回路オフ時も整合をとることができ
る。
ピーダンスについて考えると、入出力端子１よりみたイ
ンピーダンスは、ダイオード32がオンとなるため、抵抗
器38で終端されることになる。ここで抵抗器38をR0Ωと
すればインピーダンス整合をとることができ、ダイオー
ドスイッチ回路のオン・オフにより損失変動が生じるこ
とはなくなる。同様に、入出力端子２よりみたインピー
ダンスも、ダイオードスイッチ回路オフにおいてはダイ
オード34がオンとなるため、抵抗器41で終端される。抵
抗器41をR0ΩとすればR0Ωで終端されることになり、ダ
イオードスイッチ回路オフ時も整合をとることができ
る。
以上説明したように本発明は、第1,第２の入出力端子
と、第１〜第５のダイオードと、第１〜第５の抵抗器
と、第1,第２の抵抗器・コンデンサ直列接続部と、第1,
第２の制御端子とを設けたことにより、オフ時において
ダイオードスイッチ回路をみたインピーダンスが０Ωな
ることがなく、オフ時において定インピーダンスを保持
して信号の反射を生じさせないようにすることができる
効果がある。
と、第１〜第５のダイオードと、第１〜第５の抵抗器
と、第1,第２の抵抗器・コンデンサ直列接続部と、第1,
第２の制御端子とを設けたことにより、オフ時において
ダイオードスイッチ回路をみたインピーダンスが０Ωな
ることがなく、オフ時において定インピーダンスを保持
して信号の反射を生じさせないようにすることができる
効果がある。
第１図は本発明に係わるダイオードスイッチ回路の一実
施例を示す回路図、第２図は従来のダイオードスイッチ
回路を示す回路図、第３図は従来のダイオードスイッチ
回路を適用した信号２等分の回路を示す回路図である。 1,2……入出力端子、3,4……制御端子、30〜34……ダイ
オード、35〜41……抵抗器、42〜46……コンデンサ。
施例を示す回路図、第２図は従来のダイオードスイッチ
回路を示す回路図、第３図は従来のダイオードスイッチ
回路を適用した信号２等分の回路を示す回路図である。 1,2……入出力端子、3,4……制御端子、30〜34……ダイ
オード、35〜41……抵抗器、42〜46……コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−245121（ＪＰ，Ａ) 特開 昭57−194629（ＪＰ，Ａ) 特開 昭61−125221（ＪＰ，Ａ) 実開 昭62−158935（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】信号が入出力する第１および第２の入出力
端子と、カソードが第１のコンデンサを介して第１の入
出力端子と接続された第１のダイオードと、カソードが
第２のコンデンサを介して第２の入出力端子と接続され
アノードが第１のダイオードのアノードと接続された第
２のダイオードと、第１および第２のダイオードにそれ
ぞれ並列に接続された第１および第２の抵抗器と、カソ
ードが第１のダイオードのカソードに接続されアノード
が第１の抵抗器・コンデンサ直列接続部を介して接地さ
れた第３のダイオードと、第３のダイオードに並列に接
続された第３の抵抗器と、アノードが第１のダイオード
のアノードに接続されカソードが第３のコンデンサを介
して接地された第４のダイオードと、第４のダイオード
に並列に接続された第４の抵抗器と、カソードが第２の
ダイオードのカソードに接続されアノードが第２の抵抗
器・コンデンサ直列接続部を介して接地された第５のダ
イオードと、第５のダイオードに並列に接続された第５
の抵抗器と、第１の抵抗器・コンデンサ直列接続部の抵
抗器および第２の抵抗器・コンデンサ直列接続部の抵抗
器を介して第３のダイオードのアノードおよび第５のダ
イオードのアノードに接続された第１の制御端子と、第
４のダイオードのカソードに接続された第２の制御端子
とを備えたことを特徴とするダイオードスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042357A JP2659204B2 (ja) | 1988-02-26 | 1988-02-26 | ダイオードスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63042357A JP2659204B2 (ja) | 1988-02-26 | 1988-02-26 | ダイオードスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01218210A JPH01218210A (ja) | 1989-08-31 |
| JP2659204B2 true JP2659204B2 (ja) | 1997-09-30 |
Family
ID=12633782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63042357A Expired - Lifetime JP2659204B2 (ja) | 1988-02-26 | 1988-02-26 | ダイオードスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659204B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226559A (ja) * | 2009-03-25 | 2010-10-07 | Furukawa Electric Co Ltd:The | 高周波スイッチ及び受信回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194629A (en) * | 1981-05-27 | 1982-11-30 | Nec Corp | Pin diode switch |
-
1988
- 1988-02-26 JP JP63042357A patent/JP2659204B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01218210A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063861B2 (ja) | アクティブ・フィルタ | |
| JPH0226883B2 (ja) | ||
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| JP2659204B2 (ja) | ダイオードスイッチ回路 | |
| JPS6231849B2 (ja) | ||
| JP2702199B2 (ja) | ダイオードスイッチ回路 | |
| JPH0467368B2 (ja) | ||
| JPS6041819A (ja) | 増幅器および電子セレクタスイツチを具える回路 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JP2702197B2 (ja) | ダイオードスイッチ回路 | |
| JPH0591038U (ja) | 入力回路 | |
| US20020180507A1 (en) | Resistor network | |
| JP2702198B2 (ja) | ダイオードスイッチ回路 | |
| JPH0520926B2 (ja) | ||
| JPH0336815A (ja) | ダイオードスイッチ回路 | |
| JP2682005B2 (ja) | 可変型減衰回路 | |
| JPS623942Y2 (ja) | ||
| JPS6237176Y2 (ja) | ||
| JPS5884508A (ja) | ダブルバランスド・ミクサ−装置 | |
| JPS6125119Y2 (ja) | ||
| JPS6127222Y2 (ja) | ||
| JPS63245121A (ja) | ダイオ−ドスイツチ回路 | |
| JPS5940268A (ja) | 電流検出装置 | |
| JPH01321716A (ja) | 能動フイルタ | |
| JPS60160707A (ja) | プッシュプル型出力回路 |