JP2619343B2 - 半導体基板上に集積化された抵抗 - Google Patents
半導体基板上に集積化された抵抗Info
- Publication number
- JP2619343B2 JP2619343B2 JP62082798A JP8279887A JP2619343B2 JP 2619343 B2 JP2619343 B2 JP 2619343B2 JP 62082798 A JP62082798 A JP 62082798A JP 8279887 A JP8279887 A JP 8279887A JP 2619343 B2 JP2619343 B2 JP 2619343B2
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- resistor
- region
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 発明の属する技術分野 本発明は、半導体基板上に集積化された抵抗、更に詳
細には、高電圧が印加される半導体基板の一点に一方の
端部が接続された抵抗に関する。
細には、高電圧が印加される半導体基板の一点に一方の
端部が接続された抵抗に関する。
従来の技術 パワートランジスタ並びにその制御及び／又は保護倫
理回路を備える半導体構造は、「インテリジェントなパ
ワースイッチ」と呼ばれることもあり、多数の用途があ
る。このような半導体構造を採用する場合、抵抗をパワ
ートランジスタのドレイン又はコレクタに接続するのが
望ましい。パワートランジスタが、VD MOS（縦型拡散チ
ャネルMOS）タイプ又は縦型の導電性を有するバイポー
ラタイプである場合、このパワートランジスタのドレイ
ン又はコレクタコンタクトを支持する基板の下面は、当
然、ドレイン又はコレクタの電位と等しくなる。モノリ
シック形式の構造がとられた自動車用電子式点火回路に
は、過電圧となったときにパワートランジスタを再導通
させるために、約400〔Ｖ〕の電圧に耐えることのでき
るブリッジ式抵抗分圧器が必要とされることがある。し
かし、このような抵抗の構造では絶縁に関する深刻な問
題が生起するが、それは、製造プロセスにおいて、物理
的遮蔽体を用いて絶縁を施するために計画される或る特
別なステップを回避することが望まれる場合である。
理回路を備える半導体構造は、「インテリジェントなパ
ワースイッチ」と呼ばれることもあり、多数の用途があ
る。このような半導体構造を採用する場合、抵抗をパワ
ートランジスタのドレイン又はコレクタに接続するのが
望ましい。パワートランジスタが、VD MOS（縦型拡散チ
ャネルMOS）タイプ又は縦型の導電性を有するバイポー
ラタイプである場合、このパワートランジスタのドレイ
ン又はコレクタコンタクトを支持する基板の下面は、当
然、ドレイン又はコレクタの電位と等しくなる。モノリ
シック形式の構造がとられた自動車用電子式点火回路に
は、過電圧となったときにパワートランジスタを再導通
させるために、約400〔Ｖ〕の電圧に耐えることのでき
るブリッジ式抵抗分圧器が必要とされることがある。し
かし、このような抵抗の構造では絶縁に関する深刻な問
題が生起するが、それは、製造プロセスにおいて、物理
的遮蔽体を用いて絶縁を施するために計画される或る特
別なステップを回避することが望まれる場合である。
発明が解決しようとする問題点 一般に、所定の極性（導電形）を有する半導体基板上
に抵抗を集積化させるのに、種々の方法が知られてい
る。エピタキシャル層からなる抵抗をそのまま用いるこ
とができるが、この方法では、抵抗値を調整することが
難しいうえに、ブリッジ式分圧器を形成することができ
ない。また、基板に対してこの基板とは反対の導電形の
拡散ウエルによって、抵抗を形成することもできる。こ
の解決法を用いると、抵抗値を精確に制御できるけれど
も、この抵抗を物理的に確実に絶縁するためには、特別
なステップが必要になるが、このような特別なステップ
は望ましいものではない。このような抵抗は、物理的に
絶縁されていないと、高電圧（例えば400〔Ｖ〕）で動
作する装置に用いられる場合、基板とウエルとの間に存
在する接合部のブレイクダウンを引起こすことがある
が、このブレイクダウンは、等電位曲線（精確には、曲
面）の曲率が大きくなり過ぎることに起因する。実際、
このようにして形成された抵抗は、上記のような高電圧
の電位状態にもたらされた基板の下面に接続されると、
等電位曲線が基板の上面にまで到達し、しかも、曲率半
径が非常に小さく（従って曲率は非常に大きく）なる。
に抵抗を集積化させるのに、種々の方法が知られてい
る。エピタキシャル層からなる抵抗をそのまま用いるこ
とができるが、この方法では、抵抗値を調整することが
難しいうえに、ブリッジ式分圧器を形成することができ
ない。また、基板に対してこの基板とは反対の導電形の
拡散ウエルによって、抵抗を形成することもできる。こ
の解決法を用いると、抵抗値を精確に制御できるけれど
も、この抵抗を物理的に確実に絶縁するためには、特別
なステップが必要になるが、このような特別なステップ
は望ましいものではない。このような抵抗は、物理的に
絶縁されていないと、高電圧（例えば400〔Ｖ〕）で動
作する装置に用いられる場合、基板とウエルとの間に存
在する接合部のブレイクダウンを引起こすことがある
が、このブレイクダウンは、等電位曲線（精確には、曲
面）の曲率が大きくなり過ぎることに起因する。実際、
このようにして形成された抵抗は、上記のような高電圧
の電位状態にもたらされた基板の下面に接続されると、
等電位曲線が基板の上面にまで到達し、しかも、曲率半
径が非常に小さく（従って曲率は非常に大きく）なる。
本発明は、このよううな従来の集積化抵抗の欠点を解
決することを目的として、基板の極性とは反対の極性を
有するウエルからなる集積化された抵抗を提供せんとす
るものである。
決することを目的として、基板の極性とは反対の極性を
有するウエルからなる集積化された抵抗を提供せんとす
るものである。
問題点を解決するための手段 本発明によって提供される集積化抵抗は、基板の極性
とは反対の極性を有するウエルからなり、導電性の極部
（pole）が設けられた一方の端部の周りに巻回されたリ
ボン乃至渦巻の形状を呈している。この導電性の極部は
基板を通して基板の下面と電気的に接続される。そし
て、このリボン乃至渦巻形状のウエルは、抵抗としての
機能と、電界分布用リングとしての機能を併せもってお
り、このリング機能によって、等電位曲線の過度の曲率
を防止する。
とは反対の極性を有するウエルからなり、導電性の極部
（pole）が設けられた一方の端部の周りに巻回されたリ
ボン乃至渦巻の形状を呈している。この導電性の極部は
基板を通して基板の下面と電気的に接続される。そし
て、このリボン乃至渦巻形状のウエルは、抵抗としての
機能と、電界分布用リングとしての機能を併せもってお
り、このリング機能によって、等電位曲線の過度の曲率
を防止する。
本発明は、より詳細には、第１面（上面）及び第２面
（下面）を有する第１導電形の半導体基板上に集積化さ
れた抵抗であって、半導体基板の第２面上に形成され
て、半導体基板の第２面上にて利用可能な電圧に接続す
るようになっており、しかも、基板の導電形とは反対の
第２の導電形のウエルによって形成された抵抗におい
て、 抵抗を形成するウエルは、導電性の極部の周りに巻回
された渦巻の形状を呈しており、この極部は、高濃度に
ドープされた第１の導電形の領域の形をとり、一方の端
部が電気的に接続されており、 基板の第２面（下面）との接続が、導電性の極部を介
し厚さ方向の基板を通して行われる 抵抗を提供するものである。
（下面）を有する第１導電形の半導体基板上に集積化さ
れた抵抗であって、半導体基板の第２面上に形成され
て、半導体基板の第２面上にて利用可能な電圧に接続す
るようになっており、しかも、基板の導電形とは反対の
第２の導電形のウエルによって形成された抵抗におい
て、 抵抗を形成するウエルは、導電性の極部の周りに巻回
された渦巻の形状を呈しており、この極部は、高濃度に
ドープされた第１の導電形の領域の形をとり、一方の端
部が電気的に接続されており、 基板の第２面（下面）との接続が、導電性の極部を介
し厚さ方向の基板を通して行われる 抵抗を提供するものである。
渦巻形状のウエルは、有利な方法として、同一形ウエ
ルにより形成される延長部により他方の端部から延長さ
れ渦巻が取囲まれるようにすることによって、この渦巻
形状のウエルがこの他方の端部に接続される端子の電位
を都合好く分布するようにする。
ルにより形成される延長部により他方の端部から延長さ
れ渦巻が取囲まれるようにすることによって、この渦巻
形状のウエルがこの他方の端部に接続される端子の電位
を都合好く分布するようにする。
添付の図面を参照にした以下の説明により本発明がよ
りよく理解できるようになるとともに、本発明の利点が
明らかになろう。
りよく理解できるようになるとともに、本発明の利点が
明らかになろう。
発明の実施の形態 抵抗を集積化するのに適した装置の一例として自動車
用電子式点火回路がある。この回路は、パワートランジ
スタに直列に接続した点火コイルを備える。この回路
は、さらに、過電圧分をカットする装置を備える必要が
ある。ツェナーダイオードで過電圧分をカットすること
が考えられるが、ツェナーダイオードは集積化すること
が難しい。別の解決法として、比較器を備えるブリッジ
式抵抗分圧器を使用する方法がある。これが、まさしく
第１図に示されるものである。点火コイルＬ及びトラン
ジスタＴが直列に接続されて、バッテリ１の両端に接続
されている。トランジスタＴのエミッタとコレクタとの
間には２つの抵抗2,3が直列に接続されている。これら
２つの抵抗間の共通接続点は、比較器４の一方の入力端
子に接続されている。この比較器４の他方の入力端子に
は基準電圧VREFが入力されている。比較器４の出力によ
りトランジスタＴのベースを駆動する。抵抗2,3及び比
較器４からなる装置を用いると、トランジスタＴを再導
通させて過電圧分をカットすることができる。バッテリ
ー電圧は比較的低いとはいえ、点火コイルＬがあるため
に、ブリッジ式抵抗分圧器は高電圧（約400〔Ｖ〕に耐
えることができなくてはならない。ブリッジ式抵抗分圧
器を構成する抵抗は、従って、高耐電圧の抵抗である必
要がある。比較器は集積化するうえで問題はないが、ブ
リッジ式抵抗分圧器に関しては上記の理由で集積化が難
しい。
用電子式点火回路がある。この回路は、パワートランジ
スタに直列に接続した点火コイルを備える。この回路
は、さらに、過電圧分をカットする装置を備える必要が
ある。ツェナーダイオードで過電圧分をカットすること
が考えられるが、ツェナーダイオードは集積化すること
が難しい。別の解決法として、比較器を備えるブリッジ
式抵抗分圧器を使用する方法がある。これが、まさしく
第１図に示されるものである。点火コイルＬ及びトラン
ジスタＴが直列に接続されて、バッテリ１の両端に接続
されている。トランジスタＴのエミッタとコレクタとの
間には２つの抵抗2,3が直列に接続されている。これら
２つの抵抗間の共通接続点は、比較器４の一方の入力端
子に接続されている。この比較器４の他方の入力端子に
は基準電圧VREFが入力されている。比較器４の出力によ
りトランジスタＴのベースを駆動する。抵抗2,3及び比
較器４からなる装置を用いると、トランジスタＴを再導
通させて過電圧分をカットすることができる。バッテリ
ー電圧は比較的低いとはいえ、点火コイルＬがあるため
に、ブリッジ式抵抗分圧器は高電圧（約400〔Ｖ〕に耐
えることができなくてはならない。ブリッジ式抵抗分圧
器を構成する抵抗は、従って、高耐電圧の抵抗である必
要がある。比較器は集積化するうえで問題はないが、ブ
リッジ式抵抗分圧器に関しては上記の理由で集積化が難
しい。
本発明の抵抗は、この基板と反対の導電形をもつウエ
ルの拡散或いは注入により得られる。このウエルの主要
部分は、長さに比べて幅が狭いリボンの形状に形成さ
れ、これにより、所望の抵抗値を得ることができるよう
にする。リボンは、巻回数の多い渦巻の形状であること
が望ましい。等電位曲線の分布状態は、巻回数、及び、
隣接する巻回部間の距離の両者に依存する。ブリッジ式
抵抗分圧器の場合には、中間接続端子を設けることが可
能である。
ルの拡散或いは注入により得られる。このウエルの主要
部分は、長さに比べて幅が狭いリボンの形状に形成さ
れ、これにより、所望の抵抗値を得ることができるよう
にする。リボンは、巻回数の多い渦巻の形状であること
が望ましい。等電位曲線の分布状態は、巻回数、及び、
隣接する巻回部間の距離の両者に依存する。ブリッジ式
抵抗分圧器の場合には、中間接続端子を設けることが可
能である。
以下の説明ではＮ形のシリコン基板の高耐圧の抵抗を
集積化する場合を扱うが、本発明は、別の形の基板にも
同様に適用可能である。
集積化する場合を扱うが、本発明は、別の形の基板にも
同様に適用可能である。
第２図及び第３図は、それぞれ、本発明の抵抗を備え
る半導体基板の正面図及び断面図である。まず、シリコ
ン基板10、例えば、Ｎ形のエピタキシャル層を有するN+
形の基板が用意される。この基板上には、本発明の抵抗
を形成するために、適当な形式のマスクを用いることに
よりP+形ウエルが拡散される。第２図では、図面を見や
すくするため、巻回部は巻回数を少ないものとして示さ
れているが、この抵抗は、もっと多くの巻回数を備える
ことができる。P+形ウエルは渦巻部分12を備えており、
この渦巻部分12は、この渦巻部分の周りに静電界の連続
性を与える延長部分13が延長され、この延長部分13によ
って取囲まれるようにするのが好ましい。次に、導電性
の極部を形成するために、渦巻の中心部にN+形ウエル14
が拡散される。集積化される抵抗が渦巻形状を呈するた
め、等電位曲線が対称に分布するように、N+形ウエル14
は円盤状にするのが好ましい。このN+形ウエル14によっ
て、あまり大きな抵抗を伴うことなく基板10の下面と電
器的接続を行うことができ、この下面には高電圧が適用
可能になるのである。
る半導体基板の正面図及び断面図である。まず、シリコ
ン基板10、例えば、Ｎ形のエピタキシャル層を有するN+
形の基板が用意される。この基板上には、本発明の抵抗
を形成するために、適当な形式のマスクを用いることに
よりP+形ウエルが拡散される。第２図では、図面を見や
すくするため、巻回部は巻回数を少ないものとして示さ
れているが、この抵抗は、もっと多くの巻回数を備える
ことができる。P+形ウエルは渦巻部分12を備えており、
この渦巻部分12は、この渦巻部分の周りに静電界の連続
性を与える延長部分13が延長され、この延長部分13によ
って取囲まれるようにするのが好ましい。次に、導電性
の極部を形成するために、渦巻の中心部にN+形ウエル14
が拡散される。集積化される抵抗が渦巻形状を呈するた
め、等電位曲線が対称に分布するように、N+形ウエル14
は円盤状にするのが好ましい。このN+形ウエル14によっ
て、あまり大きな抵抗を伴うことなく基板10の下面と電
器的接続を行うことができ、この下面には高電圧が適用
可能になるのである。
第３図は、第２図に示された基板を軸線A,Aに従って
切断した断面図である。第３図では、円形の導電性スタ
ッド15が、渦巻の中心部にN+形ウエル14から端部がはみ
出るように被着されている。この導電性スタッド15を用
いて、N+形ウエル14及びP+形渦巻部分12を電気的に接続
する。第３図には、また、基板の下面に400〔Ｖ〕を印
加しP+形ウエルから成る延長部分13に０〔Ｖ〕を印加し
た場合について、等電位曲線が点線で示されている。渦
巻部分は、抵抗としての機能、及び、電界を都合好く分
布させるリングとしての機能を併せもっている。実際、
電位は渦巻の外側から内側に向けて直線的に変化する。
第３図の左側部分には、０〜400〔Ｖ〕の間にわたる一
方の等電位曲線が50〔Ｖ〕きざみで示されている。他方
の等電位曲線はこの図の右側部分に示されているが、対
応する電圧値の表示が省略されている。隣接する２つの
巻回部の間の電位差は、印加される高電圧に比べればほ
んの僅かに過ぎず、しかも、等電位曲線が曲率半径に沿
って緩やかに上昇するので、ブレイクダウンを防止する
ことができるのである。
切断した断面図である。第３図では、円形の導電性スタ
ッド15が、渦巻の中心部にN+形ウエル14から端部がはみ
出るように被着されている。この導電性スタッド15を用
いて、N+形ウエル14及びP+形渦巻部分12を電気的に接続
する。第３図には、また、基板の下面に400〔Ｖ〕を印
加しP+形ウエルから成る延長部分13に０〔Ｖ〕を印加し
た場合について、等電位曲線が点線で示されている。渦
巻部分は、抵抗としての機能、及び、電界を都合好く分
布させるリングとしての機能を併せもっている。実際、
電位は渦巻の外側から内側に向けて直線的に変化する。
第３図の左側部分には、０〜400〔Ｖ〕の間にわたる一
方の等電位曲線が50〔Ｖ〕きざみで示されている。他方
の等電位曲線はこの図の右側部分に示されているが、対
応する電圧値の表示が省略されている。隣接する２つの
巻回部の間の電位差は、印加される高電圧に比べればほ
んの僅かに過ぎず、しかも、等電位曲線が曲率半径に沿
って緩やかに上昇するので、ブレイクダウンを防止する
ことができるのである。
渦巻を設計する際の重要なポイントは、各巻回部の
間、或いは、最も外側の巻回部と延長部分13との間の距
離ｄにある。この距離ｄは、適当なパラメータを考慮に
入れて当業者に公知の法則に従い計算することができる
限界値を越えてはならないものであり、このようなパラ
メータには、許容最大電圧、表面の絶縁特性及び絶縁品
質、意図するP+形ウエルの寸法、等々がある。距離ｄが
限界値を越える場合には、等電位曲線の曲率が大きくな
りすぎて、許容最大電圧よりも小さな電圧に対して表面
或いは内部でブレイクダウンが起こることになる。
間、或いは、最も外側の巻回部と延長部分13との間の距
離ｄにある。この距離ｄは、適当なパラメータを考慮に
入れて当業者に公知の法則に従い計算することができる
限界値を越えてはならないものであり、このようなパラ
メータには、許容最大電圧、表面の絶縁特性及び絶縁品
質、意図するP+形ウエルの寸法、等々がある。距離ｄが
限界値を越える場合には、等電位曲線の曲率が大きくな
りすぎて、許容最大電圧よりも小さな電圧に対して表面
或いは内部でブレイクダウンが起こることになる。
P+形ウエルから成る延長部分13は、抵抗の他方の端部
を構成し、従って、所望の点に接続される。第１図に概
略的に示された応用例では、このP+形ウエルは、絶縁用
誘電体の上に被着された金属線を介してパワートランジ
スタのエミッタに接続される。ブリッジ式抵抗分圧器を
形成するために、渦巻部分の任意の位置に接続を行うこ
とができる。このことを示すのが第４図であり、この図
は第３図の一部分を拡大したものである。本発明の抵抗
が拡散された基板10の上面に、二酸化ケイ素SiO2のよう
なパッシベーション絶縁層16が被着されている。渦巻部
分12の一点に接続することができるように、絶縁層16に
はコンタクトホールがエッチングされている。そして、
導体材料層17が渦巻部分12との中間コンタクトとして設
けられている。
を構成し、従って、所望の点に接続される。第１図に概
略的に示された応用例では、このP+形ウエルは、絶縁用
誘電体の上に被着された金属線を介してパワートランジ
スタのエミッタに接続される。ブリッジ式抵抗分圧器を
形成するために、渦巻部分の任意の位置に接続を行うこ
とができる。このことを示すのが第４図であり、この図
は第３図の一部分を拡大したものである。本発明の抵抗
が拡散された基板10の上面に、二酸化ケイ素SiO2のよう
なパッシベーション絶縁層16が被着されている。渦巻部
分12の一点に接続することができるように、絶縁層16に
はコンタクトホールがエッチングされている。そして、
導体材料層17が渦巻部分12との中間コンタクトとして設
けられている。
上記のような抵抗は、本発明の範囲及び精神から逸脱
しない範囲で、注入又は拡散作業により形成することが
できる。注目すべきことは、本発明の抵抗の作成には、
同一基板上に、バイポーラタイプ又はVD MOSタイプのト
ランジスタや他の論理回路素子を形成するのに必要とさ
れる作業から得られる技術をうまく利用することができ
ることである。
しない範囲で、注入又は拡散作業により形成することが
できる。注目すべきことは、本発明の抵抗の作成には、
同一基板上に、バイポーラタイプ又はVD MOSタイプのト
ランジスタや他の論理回路素子を形成するのに必要とさ
れる作業から得られる技術をうまく利用することができ
ることである。
最後に、渦巻形状の抵抗について説明してきたが、巻
回部の形状を、例えば組格子パターンの形状のような他
の形状にするのが可能である。
回部の形状を、例えば組格子パターンの形状のような他
の形状にするのが可能である。
第１図は、従来の電子式点火回路の回路図であり、 第２図及び第３図は、それぞれ、本発明による抵抗の正
面図及び断面図であり、 第４図は、中間コンタクトを備える本発明の抵抗の詳細
図である。 （参照符号の説明） １…バッテリ、2,3…抵抗、４…基準電圧VREFが与えら
れる比較器、Ｔ…パワートランジスタ、Ｌ…点火コイ
ル、ｄ…巻回部間の距離、10…第２面（下面）に400
〔Ｖ〕印加が可能なＮ形シリコン基板、11…P+形ウエ
ル、12…P+形ウエルから成り渦巻部分、13…P+形ウエル
から成り、抵抗の他方の端部（端子）が設けられ、例え
ば、０〔Ｖ〕が印加される延長部分、Ａ…断面図指示用
の軸線、14…抵抗の一方の端部に接続されて導電性の極
部をなす円盤状のN+形ウエル、15…円形の導電性スタッ
ド、16…パッシベーション絶縁層、17…導体材料層。
面図及び断面図であり、 第４図は、中間コンタクトを備える本発明の抵抗の詳細
図である。 （参照符号の説明） １…バッテリ、2,3…抵抗、４…基準電圧VREFが与えら
れる比較器、Ｔ…パワートランジスタ、Ｌ…点火コイ
ル、ｄ…巻回部間の距離、10…第２面（下面）に400
〔Ｖ〕印加が可能なＮ形シリコン基板、11…P+形ウエ
ル、12…P+形ウエルから成り渦巻部分、13…P+形ウエル
から成り、抵抗の他方の端部（端子）が設けられ、例え
ば、０〔Ｖ〕が印加される延長部分、Ａ…断面図指示用
の軸線、14…抵抗の一方の端部に接続されて導電性の極
部をなす円盤状のN+形ウエル、15…円形の導電性スタッ
ド、16…パッシベーション絶縁層、17…導体材料層。
Claims (4)
- 【請求項１】第１面及び第２面を有すると共にこの第１
面上の端子と第２面との間に接続される第１導電形の半
導体基板（10）上に、集積化された抵抗において、 前記第１面から前記半導体基板中に形成され、少なくと
も渦巻形状部を備えた第２導電形の第１領域（12）、 前記渦巻形状部の中心に形成され、前記半導体基板に接
触する第１導電形の第２領域（14）、及び、 前記第１面上に形成され、前記第２領域を前記第１領域
の渦巻形状部の内側部に接続する導電性スタッド（15） を具備し、前記端子は、前記第１領域の渦巻形状部の外
側部で構成されることを特徴とする抵抗。 - 【請求項２】前記第１領域は、前記渦巻形状部の外側部
から前記渦巻形状部を取囲むように拡がる延長部を備え
ることを特徴とする特許請求の範囲第１項に記載の抵
抗。 - 【請求項３】前記半導体基板は、同一の第１導電形のエ
ピタキシャル層で覆われた高濃度ドープ化ウエハから成
り、前記第１領域及び第２領域が形成されることを特徴
とする特許請求の範囲第１項に記載の抵抗。 - 【請求項４】前記第１領域の渦巻形状部の中間部に接触
する少なくとも１つのタップを具備するを特徴とする特
許請求の範囲第１項に記載の抵抗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8604858A FR2596922B1 (fr) | 1986-04-04 | 1986-04-04 | Resistance integree sur un substrat semi-conducteur |
| FR8604858 | 1986-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239561A JPS62239561A (ja) | 1987-10-20 |
| JP2619343B2 true JP2619343B2 (ja) | 1997-06-11 |
Family
ID=9333914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62082798A Expired - Lifetime JP2619343B2 (ja) | 1986-04-04 | 1987-04-03 | 半導体基板上に集積化された抵抗 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4792840A (ja) |
| EP (1) | EP0240435B1 (ja) |
| JP (1) | JP2619343B2 (ja) |
| CA (1) | CA1284691C (ja) |
| DE (1) | DE3772425D1 (ja) |
| FR (1) | FR2596922B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128514A (en) * | 1987-07-31 | 1992-07-07 | Siemens Aktiengesellschaft | Black radiator for use as an emitter in calibratable gas sensors |
| JPS6481835A (en) * | 1987-09-24 | 1989-03-28 | Yamaguchi Unmo Kogyosho Kk | Mica powder filler and granulation thereof |
| FR2646019B1 (fr) * | 1989-04-14 | 1991-07-19 | Sgs Thomson Microelectronics | Resistance spirale haute tension |
| FR2649828B1 (fr) * | 1989-07-17 | 1991-10-31 | Sgs Thomson Microelectronics | Circuit integre vdmos/logique comprenant un transistor vertical deplete et une diode zener |
| EP0571695A1 (en) * | 1992-05-28 | 1993-12-01 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | High voltage resistor integrated on a semiconductor substrate |
| DE69224827T2 (de) * | 1992-05-28 | 1998-09-10 | Cons Ric Microelettronica | Auf einem Halbleitersubstrat integrierter Spiralwiderstand |
| FR2693035B1 (fr) * | 1992-06-30 | 1994-09-30 | Sgs Thomson Microelectronics | Diode de protection pour composant semiconducteur vertical. |
| US6222247B1 (en) * | 1999-12-02 | 2001-04-24 | United Microelectronics Corp. | Semiconductor resistor that can be withstand high voltages |
| JP4469584B2 (ja) * | 2003-09-12 | 2010-05-26 | 株式会社東芝 | 半導体装置 |
| US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
| US7955943B2 (en) * | 2005-01-25 | 2011-06-07 | Semiconductor Components Industries, Llc | High voltage sensor device and method therefor |
| US7956418B2 (en) * | 2007-05-29 | 2011-06-07 | Mediatek Inc. | ESD protection devices |
| CN114267717B (zh) * | 2021-11-19 | 2024-03-01 | 深圳深爱半导体股份有限公司 | 半导体器件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB945747A (ja) * | 1959-02-06 | Texas Instruments Inc | ||
| FR1539871A (fr) * | 1967-08-07 | 1968-09-20 | Lip Sa | élément plan pour la constitution de selfs ou de résistances par empilement d'éléments de ce type |
| US3629667A (en) * | 1969-03-14 | 1971-12-21 | Ibm | Semiconductor resistor with uniforms current distribution at its contact surface |
| US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
| US4009483A (en) * | 1974-04-04 | 1977-02-22 | Motorola, Inc. | Implementation of surface sensitive semiconductor devices |
| US4139833A (en) * | 1976-11-22 | 1979-02-13 | Gould Inc. | Resistance temperature sensor |
| JPS5833708B2 (ja) * | 1977-01-31 | 1983-07-21 | 株式会社東芝 | 集積回路装置 |
| IT1115654B (it) * | 1977-05-04 | 1986-02-03 | Ates Componenti Elettron | Partitore di tensione diffuso per circuito integrato monolitico |
| GB2011178B (en) * | 1977-12-15 | 1982-03-17 | Philips Electronic Associated | Fieldeffect devices |
| JPS5811750B2 (ja) * | 1979-06-04 | 1983-03-04 | 株式会社日立製作所 | 高耐圧抵抗素子 |
| JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| JPS5976466A (ja) * | 1982-10-25 | 1984-05-01 | Mitsubishi Electric Corp | プレ−ナ形半導体装置 |
-
1986
- 1986-04-04 FR FR8604858A patent/FR2596922B1/fr not_active Expired
-
1987
- 1987-04-01 US US07/032,561 patent/US4792840A/en not_active Expired - Lifetime
- 1987-04-03 EP EP87400742A patent/EP0240435B1/fr not_active Expired - Lifetime
- 1987-04-03 DE DE8787400742T patent/DE3772425D1/de not_active Expired - Fee Related
- 1987-04-03 JP JP62082798A patent/JP2619343B2/ja not_active Expired - Lifetime
- 1987-04-03 CA CA000533755A patent/CA1284691C/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2596922B1 (fr) | 1988-05-20 |
| DE3772425D1 (de) | 1991-10-02 |
| EP0240435A1 (fr) | 1987-10-07 |
| FR2596922A1 (fr) | 1987-10-09 |
| JPS62239561A (ja) | 1987-10-20 |
| CA1284691C (fr) | 1991-06-04 |
| EP0240435B1 (fr) | 1991-08-28 |
| US4792840A (en) | 1988-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2619343B2 (ja) | 半導体基板上に集積化された抵抗 | |
| US5838043A (en) | ESD protection circuit located under protected bonding pad | |
| US20060125049A1 (en) | Resistive structure integrated in a semiconductor substrate | |
| US4293868A (en) | Semiconductor device, method of manufacturing the same and application thereof | |
| KR101232662B1 (ko) | 반도체 디바이스를 형성하는 방법 및 그의 구조 | |
| JPH07506216A (ja) | トリガ電圧を低減したｓｃｒ保護構造および回路 | |
| US4683483A (en) | Subsurface zener diode and method of making | |
| KR100311578B1 (ko) | 반도체장치 | |
| JPS62145777A (ja) | 絶縁ゲートトランジスタアレイ | |
| JPH0518469B2 (ja) | ||
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US20040046225A1 (en) | Semiconductor power component | |
| EP0330299A2 (en) | Semi-custom integrated circuit | |
| JPH0324788B2 (ja) | ||
| GB2182491A (en) | Protecting integrated circuits against electrostatic charges | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JPS61156851A (ja) | 集積回路 | |
| US4183036A (en) | Schottky-transistor-logic | |
| US5053847A (en) | Semiconductor device | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| US20040016960A1 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US6441446B1 (en) | Device with integrated bipolar and MOSFET transistors in an emitter switching configuration | |
| EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| US5831317A (en) | Semiconductor device and manufacture thereof | |
| JPH0396267A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |