JP2617638B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP2617638B2
JP2617638B2 JP3285307A JP28530791A JP2617638B2 JP 2617638 B2 JP2617638 B2 JP 2617638B2 JP 3285307 A JP3285307 A JP 3285307A JP 28530791 A JP28530791 A JP 28530791A JP 2617638 B2 JP2617638 B2 JP 2617638B2
Authority
JP
Japan
Prior art keywords
lead frame
bonding
semiconductor device
island
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3285307A
Other languages
English (en)
Other versions
JPH05129511A (ja
Inventor
直人 木村
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP3285307A priority Critical patent/JP2617638B2/ja
Publication of JPH05129511A publication Critical patent/JPH05129511A/ja
Application granted granted Critical
Publication of JP2617638B2 publication Critical patent/JP2617638B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置用リードフレ
ームに関し、特に多層構造のリードフレームの構造に関
する。
【０００２】
【従来の技術】従来の半導体装置用多層リードフレーム
の構造は、図３に示すような断面構造を有している。
【０００３】図３において、アイランド１は下接着剤４
と絶縁材３と上接着剤５を介して、インナリード６と接
合されている。ペレット１０は、アイランド１に接合さ
れ、加熱ブロック１２に載置されて、ボンディングされ
る。
【０００４】
【発明が解決しようとする課題】従来の多層構造半導体
装置のリードフレームでは、図３にも示すような断面構
造を有しているため、ボンディング時にインナリード６
部のワイヤ結合部９で、ワイヤ８に圧力と熱と振動を加
えて接合する際、絶縁材３が弾性体であるため、圧力と
振動が弱められたり、吸収されて良好な接合ができない
という問題点があった。
【０００５】本発明の目的は、前記問題点を解決し、良
好なワイヤ・ボンディングができるようにした半導体装
置用リードフレームを提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置用リ
ードフレームの構成は、インナリードがボンディング部
領域以外で、絶縁材を介して、アイランドと接着されて
おり、前記アイランドでは前記インナリードのボンディ
ング部に対応する箇所が貫通孔を有することを特徴とす
る。
【０００７】
【実施例】図１は本発明の一実施例の半導体装置用リー
ドフレームを示す平面図、図２は図１の断面図である。
【０００８】図１，図２において、本発明の一実施例の
リードフレームは、アイランド１には、インナリード６
のリードのボンディング部７に対応する部分に対応して
アイランドホール部２が設けられている。
【０００９】また、インナリード６は、下接着剤４およ
び上接着剤５を介して、絶縁材３のアイランド１に接着
している。
【００１０】図４は、図２のリードフレームのボンディ
ング状態を示す断面図である。図４において、ペレット
１０は、銀ペースト等任意の方法でアイランド１に接合
されている。ボンディング時に、リードフレームは加熱
ブロック１２に載置され、加熱される。
【００１１】アイランドホール部２は加熱ブロック突起
部１３と組合わさって載置される。リードフレーム押え
部品１１は、インナリード６を加圧して押える。
【００１２】この状態でボンディングすると、ボンディ
ング荷重と振動が逃ることなく、インナリード６のワイ
ヤ接合部７に印加され、良好の接合が得られる。
【００１３】
【発明の効果】以上説明したように、本発明は、インナ
リードのボンディング部に対応するアイランドにアイラ
ンドホール部を設けたので、加熱ブロックの加熱ブロッ
ク突起部を直接接触させてボンディングすることができ
るから、ボンディングワイヤのワイヤ接合部で未接合が
発生しにくいという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置用リードフレー
ムを示す平面図である。
【図２】図１のリードフレームを示す断面図である。
【図３】従来のリードフレームのボンディング状態を示
す断面図である。
【図４】図２のリードフレームのボンディング状態を示
す断面図である。
【符号の説明】
１ アイランド ２ アイランドホール部 ３ 絶縁材 ４ 下接着剤 ５ 上接着剤 ６ インナリード ７ リードのボンデンィング部 ８ ワイヤ ９ ワイヤの接合部 １０ ペレット １１ リードフレーム押え部品 １２ 加熱ブロック １３ 加熱ブロック突起部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 インナリードがボンディング部領域以外
    で、絶縁材を介して、アイランドと接着されており、前
    記アイランドでは前記インナリードのボンディング部に
    対応する箇所が貫通孔を有することを特徴とする半導体
    装置用リードフレーム。
JP3285307A 1991-10-31 1991-10-31 半導体装置用リードフレーム Expired - Lifetime JP2617638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3285307A JP2617638B2 (ja) 1991-10-31 1991-10-31 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3285307A JP2617638B2 (ja) 1991-10-31 1991-10-31 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH05129511A JPH05129511A (ja) 1993-05-25
JP2617638B2 true JP2617638B2 (ja) 1997-06-04

Family

ID=17689837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3285307A Expired - Lifetime JP2617638B2 (ja) 1991-10-31 1991-10-31 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2617638B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145972A (ja) * 1997-07-28 1999-02-16 Toppan Printing Co Ltd 複合リードフレーム及びそれを用いた半導体装置
KR20020038653A (ko) * 2002-04-24 2002-05-23 김영선 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법

Also Published As

Publication number Publication date
JPH05129511A (ja) 1993-05-25

Similar Documents

Publication Publication Date Title
JPH11176887A (ja) 半導体装置およびその製造方法
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JPH1012676A (ja) 半導体装置
JP2617638B2 (ja) 半導体装置用リードフレーム
JPH04199664A (ja) 半導体装置
JPH04363031A (ja) 半導体装置
JPH0638458B2 (ja) チツプキヤリアとその製造方法
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JP3918303B2 (ja) 半導体パッケージ
JP3232954B2 (ja) 電子部品の製造方法
JPH1197569A (ja) 半導体パッケージ
JPS6313337A (ja) 半導体素子の実装方法
JPH11224918A (ja) 半導体装置及びその製造方法
JPH01207939A (ja) 集積回路装置組立テープ
JP2798861B2 (ja) 混成集積回路装置
JPH02146752A (ja) 半導体装置
JPH07283265A (ja) ボンディング用加熱装置
JPH1187777A (ja) Ｌｅｄ半導体装置の実装方法
JPH027469Y2 (ja)
JPH01181553A (ja) サイドブレーズ型セラミック基板
JPH04287355A (ja) 電子部品搭載装置
JPH04278548A (ja) 樹脂封止型半導体装置
JPH01122143A (ja) 半導体装置
JPH06177316A (ja) Ｔａｂテープ実装用リードフレーム及びその実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970121