KR20020038653A - 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법 - Google Patents

반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법 Download PDF

Info

Publication number
KR20020038653A
KR20020038653A KR1020020022595A KR20020022595A KR20020038653A KR 20020038653 A KR20020038653 A KR 20020038653A KR 1020020022595 A KR1020020022595 A KR 1020020022595A KR 20020022595 A KR20020022595 A KR 20020022595A KR 20020038653 A KR20020038653 A KR 20020038653A
Authority
KR
South Korea
Prior art keywords
lead
tape substrate
tcp
tape
fixed
Prior art date
Application number
KR1020020022595A
Other languages
English (en)
Inventor
김영선
Original Assignee
김영선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영선 filed Critical 김영선
Priority to KR1020020022595A priority Critical patent/KR20020038653A/ko
Publication of KR20020038653A publication Critical patent/KR20020038653A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패캐지(Package)에 사용되는 테이프(Tape)형태의 서브스트레이트(Substrate)에 관한 것으로, 보다 상세하게는 테이프 캐리어 패캐지(TCP : Tape Carrier Package)에 사용되는 폴리이미드 필름(Polyimide Film)(1)에 형성된 리드(Lead)(4)가 제작공정 중에 변형되는 불량을 개선하기 위한 테이프 서브스트레이트(Tape Substrate)구조 및 제조방법에 관한 것이다.
이를 위하여 종래기술의 테이프 서브스트레이트 제조공정의 일부를 추가하여 테이프 서브스트레이트를(도1)과 같이 제작한다. 그리고 이를 사용하여 반도체 패캐지의 일종인 테이프 캐리어 패캐지를(도3)와 같이 제작할 수 있다.
이러한 구조는 미세선폭의 아이오(I/O)단자인 본딩 리드(Bonding Lead)(4)를 갖는 테이프 서브스트레이트(Tape Substrate)위에 범프(Bump)를 사용하여 반도체 칩(Chip)(6)을 리드(Lead)위에 부착하여 테이프 캐리어 패캐지(TCP : Tape Carrier Package)제품을 제조하는 경우 발생하는 불량을 현저히 줄일 수 있도록 하는 것이 가능하다.

Description

반도체용 TCP 패캐지의 테이프 서브스트레이트 구조 및 제조방법{Advanced Tape Substrate for TCP : ATST}
종래 TCP용 테이프 서브스트레이트(Tape Substrate)는 (도4)과 같이 일반적으로,
- 폴리이미드 필름(Polyimide Film)(1)위에 접착제(Adhesives)(3)를 사용하여 구리메탈(Copper Metal)을 부착한 상태에서, 구리메탈을 패터닝(patterning)한후 에칭(Etching)하여 리드(Lead)(4)를 형성시킨다.
또한 (도5)와 같이,
- 종래의 TCP용 테이프 서브스트레이트(Substrate)를 사용하여 반도체 칩(Chip)(6)에 범프(Bump)(10)로 리드(Lead)(4) 위에 부착시킨 후, 수지(Epoxy)(7)를 사용하여 반도체 칩과 범프 및 리드를 덮어(Encapsulation) 버리거나 언더필(Under-Fill)하여 보호한다.
종래 기술은 일반적으로 반도체 칩에 범프(Bump)를 사용하여 반도체 칩을 테이프 서브스트레이트(Tape Substrate)의 리드(Lead)에 부착시킨다. 그런데, 반도체 칩의 고집적화(High Integration)에 따라 반도체 패캐지(Package)의 아이오(I/O)즉, 리드(Lead) 수가 현저하게 증가하고 있으며, 이에 맞추어 테이프 서브스트레이트에 사용되는 구리메탈(Copper Metal)에 대한 두께 및 구리메탈의 패터닝(Patterning)시 구리선폭(Copper Metal Line Width)도 더욱 더 좁게 형성되어야 한다.
이런 경우, 종래기술의 테이프 서브스트레이트 상의 리드(Lead)(4)도 얇은 두께와 이로 인한 미세선폭으로 인해 처음 디자인(Design)된 위치에서 형태를 유지하기 어렵게 되고, 아울러 범프를 사용한 반도체 칩을 부착하는 공정에서도 어려움을 갖게 되어, 결국은 완제품인 TCP 제품의 불량률을 증가시키게 된다.
또한, 최종적으로는 범프를 사용한 반도체 칩을 리드(Lead) 위에 부착하는 자체가 불가능하게 될 수 있다.
본 발명은 위에서 말한 문제점을 해결하여 다수의 아이오(High I/O)를 갖는반도체 칩을 테이프 서브스트레이트에 이상 없이 부착할 수 있게 하기 위하여, 테이프 서브스트레이트의 제조공정에서 공정의 변화를 통해 에칭(Etching)공정이후 허공에 지지 없이 형성되어 있던 리드(Lead)들을 지지해 줄 수 있는 구조를 만들어 줌으로써 에칭공정 이후에도 리드(Lead)의 변형 없이 TCP 패캐지를 제조할 수 있는 구조의 테이프 서브스트레이트를 제조하는 것을 제시하는 것이다.
(도 1)은 본 발명의 실시 예에 따른 테이프 서브스트레이트 단면도
(도 2)는 본 발명의 실시 예에 따른 테이프 서브스트레이트 평면도
(도 3)는 본 발명의 테이프 서브스트레이트를 사용한 TCP 단면도
(도 4)은 종래기술의 예에 따른 테이프 서브스트레이트 단면도
(도 5)는 종래기술의 테이프 서브스트레이트를 사용한 TCP 단면도
(도 6a)∼(도 6f)는 본 발명의 실시 예에 따른 공정별 단면도
(도 7)은 본 발명에 따른 실시 예들.
본 발명은 종래기술의 TCP용 테이프 서브스트레이트 제조공정의 일부를 추가하여 최종적으로 (도1)과 같이,
- 폴리이미드 필름(Polyimide Film)(1)
- 접착제(Adhesives)(3)
- 도금(Plating)(5)
- 구리메탈(Copper Metal) /리드(Lead)(4)
- 솔더 레지스트(Solder Resist)(9)
로 되어 있다.
아울러, 본 발명인 테이프 서브스트레이트의 경우,그 제조공정은 (도6a)∼(도6f)와 같이,
- 폴리이미드필를(Polyimide Film)(1)에 접착제(Adhesives)(3)를 부착하여 베이스 머티리얼(Base Material)을 형성한다. -----(도6a)
- 향후 리드(Lead)에 범프(Bump)를 사용하여 반도체 칩(Chip)(6)과의 부착을 위한 위치의 베이스 머티리얼 부분만 펀칭홀(Punching Hole)(8)을 형성한다.-----(도6b)
- 베이스 머티리얼 위에 얇은 구리금속(Copper Metal)을 부착(Lamination)시킨다. -----(도6c)
- 에칭(Etching)공정을 실시하여 구리금속으로 되어 있는 리드(Lead)(4)를 형성시, 리드 끝부분(12)이 폴리이미드 필름(Polyimide Film)(1)위에 부착되어 있는 구조가 되도록 패터닝(Patterning)하여 실시한다.-----(도6d)
- 폴리이미드 필름 위에 부착되어 있는 리드(Lead)(4)를 지지하기 위한 부분(11)을 남겨 놓고 2차 펀칭홀(Punching Hole)(8)을 형성한다. -----(도6e)
# 필요시 2차 펀칭을 실시하지 않아도 된다.
- 베이스 머티리얼 위에 부착된 구리메탈 위에 솔더 레지스트(Solder Resist)(9) 도포 및 리드(Lead)(4)의 필요한 부분에 도금(Plating)(5)을 실시한다.
-----(도6f)
본 발명은 회로 및 리드(Lead)를 형성하기 위해 사용되는 베이스 머티리얼(Base Material : Polyimide Film & Adhesives)을 이용하여 리드(Lead)에 지지대를 형성하여 줌으로써,
- 리드(Lead) 형성 후, 공정상에서 발생할 수 있는 리드 변형을 방지하고,
- 리드부분의 손상에 따른 TCP 패캐지의 불량 발생을 사전에 방지하여 생산성 및 원가절감을 이룰 수 있으며,
- 리드 변형을 근본적으로 막을 수 있어, 현재 형성되는 리드(Lead)보다 더욱 더 미세한 패턴(Pattern)의 리드(Lead)를 형성할 수 있다.
따라서, 본 발명의 테이프 서브스트레이트 구조 및 제조공정은 현재 및 미래의 TCP 패캐지 제품 적용에 중요한 역할을 할 수 있다.

Claims (3)

  1. 폴리이미드 테이프(Polyimide Film) 위에 패터닝(Patterning)과 에칭(Etching)을 통한 금속(Metal)의 리드(Lead) 형성시, 리드 끝부분이 폴리이미드 테이프에 고정되어 있는 것을 특징으로 하는 테이프 서브스트레이트(Tape Substrate).
  2. 제 1항에 있어서, 폴리이미드 테이프에 고정되어 있는 리드와 반대편 리드 사이에 펀칭홀(Punching Hole)을 형성하여 분리된 지지대를 형성하는 것을 특징으로 하는 테이프 서브스트레이트.
  3. 제 2항에 있어서, 폴리이미드 테이프에 고정되어 있는 리드와 반대편 리드 사이에 펀칭홀(Punching Hole)을 형성하여 분리된 지지대가 서로 연결되어 있는 것을 특징으로 하는 테이프 서브스트레이트.
KR1020020022595A 2002-04-24 2002-04-24 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법 KR20020038653A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020022595A KR20020038653A (ko) 2002-04-24 2002-04-24 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020022595A KR20020038653A (ko) 2002-04-24 2002-04-24 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법

Publications (1)

Publication Number Publication Date
KR20020038653A true KR20020038653A (ko) 2002-05-23

Family

ID=19720484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020022595A KR20020038653A (ko) 2002-04-24 2002-04-24 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법

Country Status (1)

Country Link
KR (1) KR20020038653A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910252A (ja) * 1982-07-09 1984-01-19 Seiko Epson Corp フイルムキヤリアのフレキシブルテ−プ
JPS61137353A (ja) * 1984-12-10 1986-06-25 Matsushita Electric Ind Co Ltd フイルムキヤリア
JPH0494157A (ja) * 1990-08-10 1992-03-26 Dainippon Printing Co Ltd 半導体素子搭載用回路部材およびその製造方法
JPH05129511A (ja) * 1991-10-31 1993-05-25 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910252A (ja) * 1982-07-09 1984-01-19 Seiko Epson Corp フイルムキヤリアのフレキシブルテ−プ
JPS61137353A (ja) * 1984-12-10 1986-06-25 Matsushita Electric Ind Co Ltd フイルムキヤリア
JPH0494157A (ja) * 1990-08-10 1992-03-26 Dainippon Printing Co Ltd 半導体素子搭載用回路部材およびその製造方法
JPH05129511A (ja) * 1991-10-31 1993-05-25 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム

Similar Documents

Publication Publication Date Title
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
KR100344833B1 (ko) 반도체 패키지 및 그의 제조방법
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
US7893550B2 (en) Semiconductor package comprising alignment members
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
US20060284290A1 (en) Chip-package structure and fabrication process thereof
KR20010085366A (ko) 반도체 장치
KR20020038653A (ko) 반도체용 tcp 패캐지의 테이프 서브스트레이트 구조 및제조방법
US7656679B2 (en) Multi-layer substrate and manufacture method thereof
US20030094684A1 (en) Center pad type IC chip with jumpers, method of processing the same and multi chip package
JP3235586B2 (ja) 半導体装置及び半導体装置の製造方法
EP2480058B1 (en) Multi-layer substrate and manufacture method thereof
US20070197030A1 (en) Center pad type ic chip with jumpers, method of processing the same and multi chip package
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
US11152326B2 (en) Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
KR0186088B1 (ko) 반도체 패키지 및 그 제조방법
JP2003109987A (ja) フリップチップ実装基板および半導体装置
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프
KR20220133636A (ko) 반도체 패키지의 제조 방법
KR100649865B1 (ko) 반도체 패키지 제조용 부재
JPH02105435A (ja) 半導体製造用フィルム・キャリア・テープ
KR20020007877A (ko) 반도체 패키지 제조용 부재
KR20180005894A (ko) 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자
KR20030080553A (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR20050048127A (ko) 웨이퍼 레벨 칩 싸이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application