KR0186088B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR0186088B1
KR0186088B1 KR1019950031540A KR19950031540A KR0186088B1 KR 0186088 B1 KR0186088 B1 KR 0186088B1 KR 1019950031540 A KR1019950031540 A KR 1019950031540A KR 19950031540 A KR19950031540 A KR 19950031540A KR 0186088 B1 KR0186088 B1 KR 0186088B1
Authority
KR
South Korea
Prior art keywords
pad
chip
fine
semiconductor package
pads
Prior art date
Application number
KR1019950031540A
Other languages
English (en)
Other versions
KR970018295A (ko
Inventor
차기본
이내정
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950031540A priority Critical patent/KR0186088B1/ko
Publication of KR970018295A publication Critical patent/KR970018295A/ko
Application granted granted Critical
Publication of KR0186088B1 publication Critical patent/KR0186088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 종래 반도체 패키지는 반도체 칩의 상면에 형성되어 있는 메탈 라인에 패드를 설치하는데 따른 어느정도의 공간이 필요하게 되어 결국 칩의 크기를 최소화 하는데 한계가 있는 문제점이 있었고, 칩이 외부의 충격이나 습기로부터 보호가 안되는 문제점이 있었던 바, 본 발명의 반도체 패키지는 상부의 솔더 플레이트(13)의 폭 보다 크기를 작게한 미세패드(12a)와 인출패드(12b)로 구성된 이중 패드를 메탈 라인(11)의 상면에 설치하여 칩(10)의 크기를 작게하는 효과가 있고, 수겹의 보호막(14)(14')(14)을 형성하여 외부의 충격이나 습기로부터 칩(10)을 보호하는 효과가 있다.

Description

반도체 패키지 및 그 제조방법
제1도는 종래 반도체 패키지의 구성을 부분적으로 보인 종단면도.
제2도는 종래 반도체 패키지가 피시비 기판에 실장된 구조를 보인 개략구성도.
제3도는 본 발명 반도체 패키지의 구성을 부분적으로 보인 것으로,
(a)는 종단면도.
(b)는 평면도.
제4도는 본 발명 반도체 패키지가 피시비 기판에 실장된 구조를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 11 : 메탈 라인
12a : 미세패드 12b : 인출패드
13 : 솔더 플레이트 14,14',14 : 보호막
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 반도체 칩에서 차지하는 패드의 크기를 최소화 하기 위하여 이중 패드 메탈을 채용함으로써 반도체 칩의 크기를 최소화 할 수 있도록 하는데 적합한 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 플립 칩(FLIP CHIP)이나 칩 사이즈(CHIP SIZE) 패키지에 있어서, 칩에 있는 패드에 구리나 파라듐을 얇게 도포한 후 솔더(SOLDER)나 금을 이용하여 볼(BALL)을 부착한다.
이와 같이 제작된 반도체 칩의 솔더볼을 피시비 기판의 메탈 라인 상에 형성된 패트에 실장하게 되는데, 이때 반도체 칩에는 솔더볼을 부착하여야 하므로 어느정도 패트 에리어(AREA)가 필요하며 솔더볼은 리플로우(REFLOW) 해야 하므로 둥글게 구성되어 있다.
상기와 같은 구성과 공정으로 제조되는 일반적인 종래의 반도체 패키지가 제1도에 도시되어 있는 바, 이를 간단한 설명하면 다음과 같다.
제1도는 종래 반도체 패키지의 구성을 부분적으로 보인 종단면도로써, 도시된 바와 같이, 종래의 반도체 패키지는 반도체 칩(1)의 상면에 수개의 메탈 라인(2)이 형성되어 있고, 그 메탈 라인(2)의 상면에 구리(Cu)나 파라듐(Pd)을 얇게 도포한 패드(3)가 각각 형성되어 있으며, 그 패트(3)의 주변에 보호막(PASSIVATION)(4)이 형성되어 있을뿐 아니라, 상기 패드(3)의 상면에 각각 솔더볼(5)이 부착되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법을 제1도 및 제2도를 참고하여 설명하면 다음과 같다.
웨이퍼 제조공정에 의하여 수개의 메탈 라인(2)이 형성된 반도체 칩(1)을 소잉(SAWWING)하여 개개의 칩(1)으로 분리하고, 상기 메탈 라인(2)이 형성된 반도체 칩(1)의 상면에 보호막(4)을 도포하면, 포토 및 에칭의 방법으로 메탈 라인(2) 상면의 보호막(4)을 제거하고, 그 보호막(4)이 제거된 메탈 라인(2)의 상면에 구리나 파라듐을 얇게 도포하여 패드(3)를 각각 형성하며, 그 패드(3)의 상면에 각각 솔더볼(5)을 부착하는 순서로 제조된다.
이와 같이 제조된 패키지는 솔더볼(5)을 제2도와 같이 피시비 기판(6)의 패드(7)에 정렬한 후, 리플로우하여 피시비 기판(6)에 실장한다.
그러나, 상기와 같은 종래의 반도체 패키지는 메탈 라인(2)에 솔더볼(5)을 부착할 패드(3)를 형성하여야 하기 때문에 어느정도 공간이 확보되어야 하고, 그로 인하여 칩(1)의 크기를 작게 하는데 한계가 있는 문제점이 있었다. 그리고, 칩(1)의 보호막(4)이 얇아 외부의 충격이나 습기의 침투에 약한 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 이중 패트 메탈을 채용하여 반도체 칩에서 차지하는 패드의 크기를 최소화 함으로써 칩의 크기를 작게하는데 적합한 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 수겹의 보호막을 형성하여 외부의 충격이나 습기에 보호되는 반도체 패키지 및 그 제조방법을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩의 상면에 복수개의 메탈 라인이 형성하고, 그 메탈 라인의 상면에 각각 미세패드가 연결되며, 그 미세패드들의 상면에는 칩의 여유공간으로 인출되어지도록 인출패드들이 각각 연결형성되고, 그 인출패드들의 상면에는 외부단자인 솔더 플레이트가 각각 형성되며, 상기 미세패턴, 인출패턴, 솔더 플레이트의 주변에는 보호막들이 도포되어서 구성되는 것을 특징으로 하는 반도체 패키지가 제공된다.
상기 이중 패드 메탈을 하측에 설치되며 상기 솔더 플레이트의 폭보다 크기가 작은 하부패드와, 그 하부패드의 상면에 형성되며 상기 솔더 플레이트의 폭보다 크기가 같거나 큰 상부패드로 구성된 것을 특징으로 한다.
또한, 메탈 라인이 형성되어 있는 반도체 칩의 상면에 1차 보호막을 도포하는 단계와, 상기 메탈 라인의 상면이 외부로 노출되도록 1차 보호막의 소정부위를 에칭하는 단계와, 상기 1차 보호막이 에칭된 메탈 라인의 상면에 미세패드를 형성하는 단계와, 상기 미세패드의 상면에 2차 보호막을 도포하는 단계와, 상기 미세패드가 외부로 노출이 되도록 2차 보호막의 소정부위를 에칭하는 단계와, 상기 미세패드의 상면에 칩의 여유공간으로 인출되도록 인출패드를 형성시키는 단계와, 상기 2차 보호막과 인출패드의 상면에 3차 보호막을 도포하는 단계와, 상기 인출패드의 상면 소정부위가 외부로 노출이 되도록 3차 보호막의 일정부분을 에칭하여 제거하는 단계와, 상기 인출패드의 에칭된 노출면에 도금으로 솔더 플레이트를 형성하는 단계의 순서로 제조되는 것을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
이하, 상기와 같은 본 발명의 반도체 패키지 및 그 제조방법의 실시례를 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 발명 반도체 패키지의 구성을 부분적으로 보인 것으로, (a)는 종단면도이고, (b)는 평면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 반도체 칩(10)의 상면에 수개의 메탈 라인(11)이 형성되어 있고, 그 메탈 라인(11)의 상면에 각각 미세패드(12a)이 형성되어 있으며, 그 미세패드(12a)의 상면에는 인출패드(12b)가 칩(10)의 상측 여유 공간에 인출되도록 형성되어 있다.
그리고, 상기 인출패드(12b)의 상면에는 외부로의 전기적인 연결단자인 솔더 플레이트(13)가 형성되어 있을뿐 아니라, 상기 솔더 플레이트(13)의 상면이 외부로 노출되도록 반도체 칩(10)의 상면에 수겹의 보호막(14)(14')(14)이 형성되어 있다.
상기 미세패드(12a)의 폭은 솔더 플레이트(13)의 폭(1)보다 크기가 같거나 작으며, 인출패드(12b) 보다 크기가 작다.
즉, 상기와 같이 인출패드(12b)가 제3도의 (b)와 같이 칩(10)의 상면 중 여유공간으로 인출된 상태에서 외부단자인 솔더 플레이트(13)와 연결될 수 있는 설계상의 융통성을 갖게 되어 칩(10)에서의 외부단자에 의한 공간이용상의 설계의 한계를 극복할 수 있게 되어 있다.
도면중 미설명 부호 12는 미세패드와 인출패드로된 이중패드이다.
상기와 같이 구성되어 있는 본 발명 반도체 패키지의 제조 방법 및 피시비 기판에 실장하는 방법을 제3도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.
메탈 라인(11)이 형성되어 있는 반도체 칩(10)의 상면에 1차 보호막을 도포하는 단계와, 상기 메탈 라인(11)의 상면의 외부로 노출되도록 1차 보호막(14)의 소정부위를 에칭하는 단계와, 상기 1차 보호막(14)에 에칭된 메탈 라인(11)의 상면에 미세패드(12a)를 형성하는 단계와, 상기 미세패드(12a)의 상면에 2차 보호막(14')을 도포하는 단계와, 상기 미세패드(12a)가 외부로 노출이 되도록 2차 보호막(14')의 소정부위를 에칭하는 단계와, 상기 노출된 미세패드(12a)의 상면에 칩(10) 상의 여유공간으로 인출되어 지도록 인출패드(12b)를 형성시키는 단계와, 상기 2차 보호막(14')과 상부 패드(12b)의 상면에 3차 보호막(14)을 도포하는 단계와, 상기 인출패드(12b)의 상면 소정부위가 외부로 노출이 되도록 3차 보호막(14)의 일정부분을 에칭하여 제거하는 단계와, 상기 상부패드(12b)의 에칭된 노출면에 도금으로 솔더 플레이트(13)를 형성하는 단계의 순서로 제조되는 것을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
즉, 상기 미세패드(12a)는 솔더 플레이트(13)의 폭(1) 보다 크기를 작게하여 칩(10)에서 차지하는 패드의 크기를 작게함으로써 칩(10)의 크기를 종래보다 작게할 수 있는 것이다.
상기와 같은 방법으로 제조된 반도체 패키지를 뒤집어서 제4도와 같이 피시비 기판(14)의 상면에 설치되어 있는 패드(15)에 칩(10)의 솔더 플레이트(13)를 얼라인(ALIGN)한 후, 리플로우(REFLOW)하여 실장한다.
이상에서 상세히 설명한 바와 같이 반도체 칩의 메탈 라인에 크기를 최소화한 미세패드를 형성하고, 그 상면에 칩의 여유공간으로 인출되는 인출패드를 형성하는 이중구조의 패드를 형성함으로써, 반도체 칩의 크기를 작게하는 효과가 있고, 반도체 칩의 상면에 수겹의 보호막이 형성되어 외부의 충격이나 습기로부터 반도체 칩을 보호하는 효과가 있다.

Claims (3)

  1. 반도체 칩의 상면에 복수개의 메탈 라인이 형성되고, 그 메탈 라인의 상면에 각각 미세패드가 연결되며, 그 미세패드들의 상면에는 칩의 여유공간으로 인출되어지도록 인출패드들이 각각 연결형성되고, 그 인출패드들의 상면에는 외부단자인 솔더 플레이트가 각각 형성되며, 상기 미세패턴, 인출패턴, 솔더 플레이트의 주변에는 보호막들이 도포되어서 구성되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 미세패드는 인출패드 보다 폭이 작은 것을 특징으로 하는 반도체 패키지.
  3. 메탈 라인이 형성되어 있는 반도체 칩의 상면에 1차 보호막을 도포하는 단계와, 상기 메탈 라인의 상면이 외부로 노출되도록 1차 보호막의 소정부위를 에칭하는 단계와, 상기 1차 보호막이 에칭된 메탈 라인의 상면에 미세패드를 형성하는 단계와, 상기 미세패드의 상면에 2차 보호막을 도포하는 단계와, 상기 미세패드가 외부로 노출이 되도록 2차 보호막의 소정부위를 에칭하는 단계와, 상기 미세패드의 상면에 칩의 여유공간으로 인출되도록 인출패드를 형성시키는 단계와, 상기 2차 보호막과 인출패드의 상면에 3차 보호막을 도포하는 단계와, 상기 인출패드의 상면 소정부위가 외부로 노출이 되도록 3차 보호막의 일정부분을 에칭하는 제거하는 단계와, 상기 인출패드의 에칭된 노출면에 도금으로 솔더 플레이트를 형성하는 단계의 순서로 제조되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1019950031540A 1995-09-23 1995-09-23 반도체 패키지 및 그 제조방법 KR0186088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031540A KR0186088B1 (ko) 1995-09-23 1995-09-23 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031540A KR0186088B1 (ko) 1995-09-23 1995-09-23 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970018295A KR970018295A (ko) 1997-04-30
KR0186088B1 true KR0186088B1 (ko) 1999-04-15

Family

ID=19427677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031540A KR0186088B1 (ko) 1995-09-23 1995-09-23 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0186088B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068623B1 (ko) * 2008-12-31 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 태그칩을 위한 플립칩 본딩 구조물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068623B1 (ko) * 2008-12-31 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 태그칩을 위한 플립칩 본딩 구조물

Also Published As

Publication number Publication date
KR970018295A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US7101735B2 (en) Manufacturing method of semiconductor device
KR100320648B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
US20030218250A1 (en) Method for high layout density integrated circuit package substrate
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
KR0186088B1 (ko) 반도체 패키지 및 그 제조방법
KR20130035619A (ko) 반도체 소자의 연결 범프 형성 방법
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
US6348740B1 (en) Bump structure with dopants
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
JPH07335680A (ja) 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR102531599B1 (ko) 기판 접착력이 향상된 전극패드 구조 및 이의 제조방법
KR100505394B1 (ko) 웨이퍼수준 칩크기 반도체 패키지와 그 제조방법
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR200278535Y1 (ko) 칩 크기 패키지
JP2841825B2 (ja) 混成集積回路
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
KR100460071B1 (ko) 칩사이즈패키지
KR100532948B1 (ko) 비지에이 타입 패키지 제조 방법
KR19980076184A (ko) 반도체장치의 패키지 제조방법
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프
KR20030080554A (ko) 반도체 소자의 범프 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee