KR20030080554A - 반도체 소자의 범프 제조 방법 - Google Patents
반도체 소자의 범프 제조 방법 Download PDFInfo
- Publication number
- KR20030080554A KR20030080554A KR1020020019242A KR20020019242A KR20030080554A KR 20030080554 A KR20030080554 A KR 20030080554A KR 1020020019242 A KR1020020019242 A KR 1020020019242A KR 20020019242 A KR20020019242 A KR 20020019242A KR 20030080554 A KR20030080554 A KR 20030080554A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier metal
- photoresist layer
- bump
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012790 adhesive layer Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000010931 gold Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 230000032798 delamination Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 범프 제조 방법에 있어서, 베리어 금속층과 포토 레지스트층 사이의 접착력을 강화시켜 포토 레지스트층의 들뜸 현상을 억제하기 위하여, 금속 패드의 일부를 노출시키면서 반도체 기판의 상면에 패시베이션층을 형성하는 단계와; 반도체 기판의 상면에 금(Au)을 증착하여 베리어 금속층을 형성하는 단계와; 베리어 금속층 표면에 포토 레지스트층과의 계면 접착력이 우수한 접착층을 형성하는 단계와; 접착층 위에 포토 레지스트층을 형성하고, 포토 레지스트층과 접착층을 패터닝하여 베리어 금속층을 노출시키는 비아 홀을 형성하는 단계와; 베리어 금속층 위 비아 홀 내부에 금(Au)을 전기 도금하여 범프를 형성하는 단계와; 포토 레지스트층과 접착층 및 비아 홀 내부의 베리어 금속층을 제외한 나머지 베리어 금속층을 식각으로 제거하는 단계를 포함하는 반도체 소자의 범프 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 범프 제조 방법에 관한 것으로서, 보다 상세하게는 베리어 금속층과 포토 레지스트층 사이의 접착력을 강화시켜 포토 레지스트층의 들뜸 현상을 억제하도록 한 반도체 소자의 범프 제조 방법에 관한 것이다.
최근들어 고기능과 고밀도 실장에 대한 요구가 증대함에 따라 플립 칩(flip chip) 접속 기술을 이용한 패키지가 등장하였으며, 특히 금속 개재물인 범프(bump)를 이용하여 베어 칩(bare chip)을 인쇄회로기판에 직접 접속하는 DCA(Direct Chip Attach)나 MCM(Multi Chip Module)과 같은 모듈이 등장하고 있다.
상기 범프를 형성하는 방법으로는 현재 전기 도금법이 가장 널리 사용되고있으며, 도 1a∼도 1d에 종래 기술에 의한 범프 제조 과정을 도시하였다.
먼저 도 1a를 참고하면, 반도체 기판(1) 위에 금속 패드(2), 일례로 알루미늄 패드가 형성되고, 금속 패드(2)의 소정 영역을 제외한 반도체 기판(1)의 상면 전체에 패시베이션층(3)이 형성되어 범프와 연결될 금속 패드(2)의 일면을 노출시키면서 반도체 기판(1)을 보호한다.
그리고 도 1b에 도시한 바와 같이, 반도체 기판(1)의 상면 전체에 범프의 전기 도금을 위한 씨드(seed)층으로 사용되는 베리어 금속층(4)이 형성되고, 베리어 금속층(4) 위에 소정 높이의 포토 레지스트층(5)이 형성된다. 상기 베리어 금속층(4)은 범프와 동일한 금(Au)으로 제작되며, 포토 레지스트층(5)은 공지의 사진식각 공정을 통해 금속 패드(2)의 윗부분이 선택적으로 제거되어 비아 홀(via hole)(5a)을 형성한다.
다음으로 도 1c와 도 1d에 도시한 바와 같이, 상기 비아 홀(5a) 내부에 금(Au)을 전기 도금하여 범프(6)를 형성하고, 패시베이션층(3) 상부의 포토 레지스트층(5)을 제거한 다음, 포토 레지스트층(5)의 제거로 노출된 베리어 금속층(4)을 왕수(질산, 염산, DI water의 혼합액)로 식각하여 범프(6) 제작을 완성한다.
그러나 전술한 종래의 범프 제조 방법은 베리어 금속층(4)과 포토 레지스트층(5) 사이의 계면 접착력이 우수하지 못하여, 포토 레지스트층(5)이 들뜨는 현상이 발생하게 된다.
이러한 포토 레지스트층(5)의 들뜸 현상은 범프 제조 과정에서 원하지 않는 곳에 범프 재료가 남아 도전 물질이 잔류하는 결과를 나타내므로, 종래의 범프 제조 방법은 반도체 기판(1) 상에 잔류하는 도전 물질에 의해 도전 불량이 유발되는 단점을 안고 있다.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 베리어 금속층과 포토 레지스트층 사이의 접착력을 강화시켜 포토 레지스트층의 들뜸 현상을 억제하고, 그 결과 반도체 소자의 도전 불량을 방지하도록 한 반도체 소자의 범프 제조 방법을 제공하는데 있다.
도 1a∼도 1d는 종래 기술에 의한 반도체 소자의 범프 제조 과정을 설명하기 위한 각 제조 단계에서의 부분 확대 단면도이고,
도 2a∼도 2d는 본 발명에 의한 반도체 소자의 범프 제조 과정을 설명하기 위한 각 제조 단계에서의 부분 확대 단면도이다.
상기의 목적을 달성하기 위하여 본 발명은 반도체 소자의 범프 제조 방법에 있어서, 베리어 금속층과 포토 레지스트층 사이에 포토 레지스트층과의 계면 접착력이 우수한 접착층을 형성하여 포토 레지스트층의 들뜸 현상을 억제하도록 한 반도체 소자의 범프 제조 방법을 제공한다.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 2a∼도 2d는 본 발명의 실시예에 따른 반도체 소자의 범프 제조 과정을 설명하기 위한 각 단계에서의 부분 확대 단면도이다.
먼저, 도 2a를 참고하면, 반도체 기판(10)에는 다음에 설명하는 범프를 매개로 도시하지 않은 인쇄회로기판(Printed Circuit Board)에 접속될 금속 패드(11), 일례로 알루미늄 패드가 형성되며, 금속 패드(11)의 소정 영역을 제외한 반도체 기판(10)의 상면 전체에 패시베이션층(12)을 형성한다.
상기 패시베이션층(12)은 일례로 실리콘 산화막(SiO2) 또는 질화 실리콘막(Si3N4)으로 이루어지며, 범프와 연결될 금속 패드(11)의 일면을 노출시킴과 아울러 반도체 기판(10)을 보호하는 역할을 한다.
그리고 상기 반도체 기판(10)의 상면 전체에 금(Au)을 증착하여 범프의 전기 도금을 위한 씨드층으로 베리어 금속층(13)을 형성하고, 베리어 금속층(13)의 표면, 즉 반도체 기판(10)의 상면 전체에 접착층(14)을 형성한다. 이 접착층(14)은 이후 형성될 포토 레지스트층과의 계면 접착력이 우수한 물질, 바람직하게 SiOxNy또는 TiN으로 이루어지며, 이 물질을 베리어 금속층(13) 위에 소정 두께로 증착하여 접착층(14)을 완성한다.
다음으로, 도 2b에 도시한 바와 같이, 상기 접착층(14)을 덮으면서 반도체 기판(10)의 상면 전체에 포토 레지스트층(15)을 형성하고, 공지의 사진식각 공정을 통해 포토 레지스트층(15)과 접착층(14)의 일부를 제거하여 금속 패드(11) 윗부분의 베리어 금속층(13)을 노출시키는 비아 홀(15a)을 형성한다.
여기서, 상기 접착층(14)이 포토 레지스트층(15)과 우수한 계면 접착력을 나타냄에 따라, 본 발명에서 포토 레지스트층(15)은 반도체 기판(10)으로부터 들뜨는 현상 없이 상기 접착막(14) 위에 우수한 접착력을 유지하며 부착되는 특징이 있다.
다음으로, 도 2c와 도 2d에 도시한 바와 같이, 베리어 금속층(13) 위 비아 홀(15a) 내부에 금(Au)을 전기 도금하여 범프(16)를 형성하고, 포토 레지스트층(15)과 접착막(14)을 제거한 다음, 비아 홀(15a) 내부의 베리어금속층(13)을 제외한 나머지 베리어 금속층(13)을 왕수로 식각하여 제거한다.
상기한 과정을 거쳐 완성된 반도체 소자는 전술한 접착층(14)에 의해 반도체 기판(10)에 대한 포토 레지스트층(15)의 접착력을 향상시켜 포토 레지스트층(15)의 들뜸 현상을 억제하는 특징을 갖는다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명에 따르면, 베리어 금속층 형성 후 포토 레지스트층과의 접착성이 우수한 접착층을 형성함으로써 범프 제작시 포토 레지스트층의 들뜸 현상을 방지한다. 그 결과, 반도체 소자에 도전 물질이 잔류하는 현상을 제거하여, 반도체 소자의 도전 불량을 억제하는 효과를 갖는다.
Claims (2)
- 금속 패드의 일부를 노출시키면서 반도체 기판의 상면에 패시베이션층을 형성하는 단계와;상기 패시베이션층 위 반도체 기판의 상면에 금(Au)을 증착하여 베리어 금속층을 형성하는 단계와;상기 베리어 금속층 표면에 포토 레지스트층과의 계면 접착력이 우수한 접착층을 형성하는 단계와;상기 접착층 위 반도체 기판의 상면에 포토 레지스트층을 형성하고, 포토 레지스트층과 접착층을 패터닝하여 베리어 금속층을 노출시키는 비아 홀을 형성하는 단계와;상기 베리어 금속층 위 비아 홀 내부에 금(Au)을 전기 도금하여 범프를 형성하는 단계; 및상기 포토 레지스트층과 접착층 및 비아 홀 내부의 베리어 금속층을 제외한 나머지 베리어 금속층을 식각으로 제거하는 단계를 포함하는 반도체 소자의 범프 제조 방법.
- 제 1항에 있어서,상기 접착층이 SiOxNy막 또는 TiN막으로 이루어지는 반도체 소자의 범프 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0019242A KR100450243B1 (ko) | 2002-04-09 | 2002-04-09 | 반도체 소자의 범프 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0019242A KR100450243B1 (ko) | 2002-04-09 | 2002-04-09 | 반도체 소자의 범프 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030080554A true KR20030080554A (ko) | 2003-10-17 |
| KR100450243B1 KR100450243B1 (ko) | 2004-09-24 |
Family
ID=32378294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0019242A KR100450243B1 (ko) | 2002-04-09 | 2002-04-09 | 반도체 소자의 범프 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100450243B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101443922B1 (ko) * | 2008-10-31 | 2014-09-29 | 완-링 유 | 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620911B1 (ko) | 2004-11-11 | 2006-09-13 | 한국전자통신연구원 | 반도체 소자의 골드 범프 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| JPH03132036A (ja) * | 1989-10-18 | 1991-06-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0444232A (ja) * | 1990-06-07 | 1992-02-14 | Seiko Epson Corp | 集積回路の製造方法 |
| KR960004093B1 (ko) * | 1993-03-17 | 1996-03-26 | 금성일렉트론주식회사 | 반도체소자의 범프형성방법 |
| KR100220796B1 (ko) * | 1996-07-26 | 1999-10-01 | 구자홍 | 반도체 기판의 범프 에어리어 형성방법 |
-
2002
- 2002-04-09 KR KR10-2002-0019242A patent/KR100450243B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101443922B1 (ko) * | 2008-10-31 | 2014-09-29 | 완-링 유 | 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100450243B1 (ko) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7662670B2 (en) | Manufacturing method of semiconductor device | |
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| JP2008193064A (ja) | ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法 | |
| JP2008182225A (ja) | ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
| US6861749B2 (en) | Semiconductor device with bump electrodes | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| SG173447A1 (en) | Semiconductor chip with reinforcement layer | |
| JP3904496B2 (ja) | 半導体装置の製造方法 | |
| US20090032940A1 (en) | Conductor Bump Method and Apparatus | |
| KR100450243B1 (ko) | 반도체 소자의 범프 제조 방법 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
| KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| KR100561638B1 (ko) | 재배열 금속배선기술을 적용한 패키징 제조방법 | |
| KR100450242B1 (ko) | 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법 | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
| KR100523298B1 (ko) | 금 범프가 형성된 반도체 칩과 그 제조방법 | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 | |
| US7297624B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |