JP2614902B2 - Ｅｍａトレース方式 - Google Patents
Ｅｍａトレース方式Info
- Publication number
- JP2614902B2 JP2614902B2 JP63179615A JP17961588A JP2614902B2 JP 2614902 B2 JP2614902 B2 JP 2614902B2 JP 63179615 A JP63179615 A JP 63179615A JP 17961588 A JP17961588 A JP 17961588A JP 2614902 B2 JP2614902 B2 JP 2614902B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- ema
- processors
- internal information
- console
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】 〔概 要〕 複数のプロセッサにより交換制御が行なわれる電子交
換機において、各プロセッサの動作異常検出に対応する
EMAトレース方式に関し、 EMA処理におけるプロセッサの内部情報の効果的な収
集を可能にすることを目的とし、 交換制御を行なう複数のプロセッサの動作異常を検出
し、EMA処理を行なうEMA回路と、動作異常検出に応じ
て、プロセッサの内部情報を読み出すコンソール制御回
路とを備えた電子交換機において、コンソール制御回路
に、動作異常検出の回数を計数し、それが所定値に達し
たときに、全プロセッサに対して再開処理を停止させ、
全プロセッサの内部情報を読み出す全プロセッサトレー
ス手段、あるいはプロセッサの動作異常検出の回数を計
数し、それが所定値に達するまでその都度、指定プロセ
ッサの内部情報を読み出し保持する指定プロセッサトレ
ース手段を備えて構成する。
換機において、各プロセッサの動作異常検出に対応する
EMAトレース方式に関し、 EMA処理におけるプロセッサの内部情報の効果的な収
集を可能にすることを目的とし、 交換制御を行なう複数のプロセッサの動作異常を検出
し、EMA処理を行なうEMA回路と、動作異常検出に応じ
て、プロセッサの内部情報を読み出すコンソール制御回
路とを備えた電子交換機において、コンソール制御回路
に、動作異常検出の回数を計数し、それが所定値に達し
たときに、全プロセッサに対して再開処理を停止させ、
全プロセッサの内部情報を読み出す全プロセッサトレー
ス手段、あるいはプロセッサの動作異常検出の回数を計
数し、それが所定値に達するまでその都度、指定プロセ
ッサの内部情報を読み出し保持する指定プロセッサトレ
ース手段を備えて構成する。
本発明は、複数のプロセッサにより交換制御が行なわ
れる電子交換機において、各プロセッサの動作異常検出
に対応するEMAトレース方式に関する。
れる電子交換機において、各プロセッサの動作異常検出
に対応するEMAトレース方式に関する。
第６図は、交換機の制御系およびその監視系の概要構
成を示すブロック図である。
成を示すブロック図である。
図において、交換機の基本的な交換制御を行なう０系
および１系の基本プロセッサを含む複数のプロセッサ60
1〜603は、基本コンソール部（BCNS）605に収容され
る。基本コンソール部605には、監視系の構成としてコ
ンソール制御部（CNSC）610が接続され、さらに通信制
御部（COMC）621を介して監視情報処理部623が接続され
る。
および１系の基本プロセッサを含む複数のプロセッサ60
1〜603は、基本コンソール部（BCNS）605に収容され
る。基本コンソール部605には、監視系の構成としてコ
ンソール制御部（CNSC）610が接続され、さらに通信制
御部（COMC）621を介して監視情報処理部623が接続され
る。
このように複数のプロセッサ601〜603により交換制御
が行なわれている交換機では、現用系プロセッサ（60
1）に障害が発生した場合には、交換機の基本コンソー
ル部605にある緊急制御（EMA）回路が働き、プロセッサ
の異常を示す動作異常検出信号がコンソール制御部610
に送出される。
が行なわれている交換機では、現用系プロセッサ（60
1）に障害が発生した場合には、交換機の基本コンソー
ル部605にある緊急制御（EMA）回路が働き、プロセッサ
の異常を示す動作異常検出信号がコンソール制御部610
に送出される。
EMA回路は、プロセッサの動作異常検出の所定時間後
に再開処理起動をかけ、プロセッサのデータ初期設定お
よび固定番地からの再開を指示するが、プロセッサの障
害状態によっては現用系プロセッサを予備系へ切り替え
る系再構成を行ない、さらにプログラムをメインメモリ
に再ローディングする処理などが行なわれる。
に再開処理起動をかけ、プロセッサのデータ初期設定お
よび固定番地からの再開を指示するが、プロセッサの障
害状態によっては現用系プロセッサを予備系へ切り替え
る系再構成を行ない、さらにプログラムをメインメモリ
に再ローディングする処理などが行なわれる。
一方、コンソール制御部610は動作異常検出信号の受
信によりEMA割込処理を開始し、基本コンソール部605を
介してデータ初期設定前のプロセッサの内部状態の読み
出しを指示する。
信によりEMA割込処理を開始し、基本コンソール部605を
介してデータ初期設定前のプロセッサの内部状態の読み
出しを指示する。
なお、上述した一連の処理を以下、「EMA処理」とい
う。
う。
第７図は、従来のEMA処理の流れを説明するフローチ
ャートである。
ャートである。
EMA回路は、「動作」および「非動作」の指定が可能
であり、EMAサプレス（非動作）指定時にはプロセッサ
の動作異常検出は行なわれない。
であり、EMAサプレス（非動作）指定時にはプロセッサ
の動作異常検出は行なわれない。
EMA回路が動作状態にあるときに、プロセッサに障害
が発生した場合には、基本コンソール部（EMA回路）605
からの通知により、コンソール制御部610が対応するプ
ロセッサの内部情報の収集を指令する。一方、EMA回路
は所定時間後に再開処理起動をかけ、系切替が行われた
新現用系プロセッサのデータ初期設定を行ない、固定番
地からの処理再開を指示する。
が発生した場合には、基本コンソール部（EMA回路）605
からの通知により、コンソール制御部610が対応するプ
ロセッサの内部情報の収集を指令する。一方、EMA回路
は所定時間後に再開処理起動をかけ、系切替が行われた
新現用系プロセッサのデータ初期設定を行ない、固定番
地からの処理再開を指示する。
このように従来のEMA処理では、EMA回路がプロセッサ
の動作異常検出を行ない、所定時間後に新現用プロセッ
サのデータ初期設定および固定番地からの再開を指示す
るが、この所定時間内に行なわれるプロセッサの内部情
報の収集は、通常、対応するプロセッサのEMA検出時点
の内部情報のみであった。
の動作異常検出を行ない、所定時間後に新現用プロセッ
サのデータ初期設定および固定番地からの再開を指示す
るが、この所定時間内に行なわれるプロセッサの内部情
報の収集は、通常、対応するプロセッサのEMA検出時点
の内部情報のみであった。
ところで、EMA処理が行なわれるプロセッサの障害原
因の判定、あるいは初期設定をどの範囲まで行なうかの
判定処理などにおいて、プロセッサの内部情報は不可欠
であるが、従来方式では対応するプロセッサの一時点の
内部情報であり、必ずしも十分なものとは言えなかっ
た。
因の判定、あるいは初期設定をどの範囲まで行なうかの
判定処理などにおいて、プロセッサの内部情報は不可欠
であるが、従来方式では対応するプロセッサの一時点の
内部情報であり、必ずしも十分なものとは言えなかっ
た。
本発明は、このような従来の問題点に対して、EMA処
理におけるプロセッサの内部情報の効果的な収集を可能
にするEMAトレース方式を提供することを目的とする。
理におけるプロセッサの内部情報の効果的な収集を可能
にするEMAトレース方式を提供することを目的とする。
第１図は、本発明の原理ブロック図である。
図において、緊急制御（EMA）回路105は、交換制御を
行なう複数のプロセッサ101〜103の動作異常を検出し、
現用系プロセッサから予備系プロセッサへの系切替え、
新現用系プロセッサのデータ初期設定および再開指示の
各処理を行なう。
行なう複数のプロセッサ101〜103の動作異常を検出し、
現用系プロセッサから予備系プロセッサへの系切替え、
新現用系プロセッサのデータ初期設定および再開指示の
各処理を行なう。
プロセッサの動作異常検出に応じて、プロセッサの内
部状態を読み出すコンソール制御回路110には、本発明E
MAトレース方式に対応する構成として、全プロセッサト
レース手段111または指定プロセッサトレース手段が設
けられる。
部状態を読み出すコンソール制御回路110には、本発明E
MAトレース方式に対応する構成として、全プロセッサト
レース手段111または指定プロセッサトレース手段が設
けられる。
全プロセッサトレース手段111は、プロセッサの動作
異常検出の回数を計数し、それが所定値に達したとき
に、全プロセッサに対して再開処理を停止させ、全プロ
セッサの内部情報を読み出す構成である。
異常検出の回数を計数し、それが所定値に達したとき
に、全プロセッサに対して再開処理を停止させ、全プロ
セッサの内部情報を読み出す構成である。
指定プロセッサトレース手段113は、プロセッサの動
作異常検出の回数を計数し、それが所定値に達するまで
その都度、指定プロセッサの内部情報を読み出し保持す
る構成である。
作異常検出の回数を計数し、それが所定値に達するまで
その都度、指定プロセッサの内部情報を読み出し保持す
る構成である。
本発明は、プロセッサの動作異常検出に応じたEMA処
理において、コンソール制御回路110に設けられる全プ
ロセッサトレース手段111または指定プロセッサトレー
ス手段113により、プロセッサの内部情報の収集を効果
的に行なうことができる。
理において、コンソール制御回路110に設けられる全プ
ロセッサトレース手段111または指定プロセッサトレー
ス手段113により、プロセッサの内部情報の収集を効果
的に行なうことができる。
すなわち、全プロセッサトレース手段111は、プロセ
ッサの動作異常検出の回数が所定値に達したときの全プ
ロセッサの内部情報の読み出しを可能にする。また、指
定プロセッサトレース手段113は、その回数が所定値に
達するまで指定プロセッサの内部情報をその都度収集し
蓄積することができる構成である。
ッサの動作異常検出の回数が所定値に達したときの全プ
ロセッサの内部情報の読み出しを可能にする。また、指
定プロセッサトレース手段113は、その回数が所定値に
達するまで指定プロセッサの内部情報をその都度収集し
蓄積することができる構成である。
したがって、各トレース手段を用いることにより、EM
A処理にいたる障害原因の究明、あるいは再開処理にか
かわる初期設定情報の獲得を容易にすることができる。
A処理にいたる障害原因の究明、あるいは再開処理にか
かわる初期設定情報の獲得を容易にすることができる。
以下、図面に基づいて本発明の実施例について詳細に
説明する。
説明する。
第２図は、本発明の第一のEMAトレース方式の処理の
流れを説明するフローチャートである。
流れを説明するフローチャートである。
なお、基本的な交換機の構成は、第６図に示すものと
同様であるので、以下第６図に示す各部の構成を参照し
て説明する。
同様であるので、以下第６図に示す各部の構成を参照し
て説明する。
プロセッサに障害が発生すると、基本コンソール部60
5内で動作状態にあるEMA回路がそれを検出し、コンソー
ル制御部610に動作異常検出信号を送出する。コンソー
ル制御部610は、この動作異常検出信号の受信によりEMA
割込処理を起動する。
5内で動作状態にあるEMA回路がそれを検出し、コンソー
ル制御部610に動作異常検出信号を送出する。コンソー
ル制御部610は、この動作異常検出信号の受信によりEMA
割込処理を起動する。
EMA割込処理では、まずこのEMA割込（プロセッサの動
作異常検出）の発生回数が計数され所定値と比較され
る。EMA割込回数が所定値に達するまでは、その計数を
行なうだけにとどめる。
作異常検出）の発生回数が計数され所定値と比較され
る。EMA割込回数が所定値に達するまでは、その計数を
行なうだけにとどめる。
EMA割込の発生回数が所定値に達すると、コンソール
制御部610は基本コンソール部605に全プロセッサ601〜6
03に対するEMAサプレス指示を行ない、次いで全プロセ
ッサの動作停止を指令する。これにより、動作が中断し
ている交換機の再開処理は行なわれなくなり、続いて行
なわれる全プロセッサの内部情報の読み出しが可能とな
る。
制御部610は基本コンソール部605に全プロセッサ601〜6
03に対するEMAサプレス指示を行ない、次いで全プロセ
ッサの動作停止を指令する。これにより、動作が中断し
ている交換機の再開処理は行なわれなくなり、続いて行
なわれる全プロセッサの内部情報の読み出しが可能とな
る。
ところで、基本コンソール部（EMA回路）605では、プ
ロセッサの動作異常が検出されて、所定時間（16ms）後
に対応するプロセッサのデータ初期設定処理が並行して
行なわれる。この初期設定が行なわれるプロセッサは、
通常、基本的な交換制御を担当している二重化構成の基
本プロセッサ（０系、１系）であるので、それらのデー
タが初期設定される前に、その基本プロセッサから先に
内部情報の読み出しが行なわれる。続いて、他のプロセ
ッサの内部情報を順次読み出していく。
ロセッサの動作異常が検出されて、所定時間（16ms）後
に対応するプロセッサのデータ初期設定処理が並行して
行なわれる。この初期設定が行なわれるプロセッサは、
通常、基本的な交換制御を担当している二重化構成の基
本プロセッサ（０系、１系）であるので、それらのデー
タが初期設定される前に、その基本プロセッサから先に
内部情報の読み出しが行なわれる。続いて、他のプロセ
ッサの内部情報を順次読み出していく。
なお、プロセッサの再開処理はEMAサプレス指示を解
除し、別途改めて行なわれる。
除し、別途改めて行なわれる。
第３図は、本発明の第二のEMAトレース方式の処理を
流れを説明するフローチャートである。
流れを説明するフローチャートである。
コンソール制御部610では同様のEMA割込処理により、
基本コンソール部605に対して指定プロセッサの内部情
報の読み出しを指令する。ここで、読み出された内部情
報はメモリに格納されるが、メモリのアドレスはその都
度更新される。
基本コンソール部605に対して指定プロセッサの内部情
報の読み出しを指令する。ここで、読み出された内部情
報はメモリに格納されるが、メモリのアドレスはその都
度更新される。
また、EMA割込（プロセッサの動作異常検出）の発生
回数が計数され所定値と比較される。EMA割込の発生回
数が所定値に達するまでは、指定プロセッサの内部情報
の収集だけが行なわれ、続いて新現用系プロセッサのデ
ータ初期設定および再開処理がEMA回路の制御のもとで
行なわれる。
回数が計数され所定値と比較される。EMA割込の発生回
数が所定値に達するまでは、指定プロセッサの内部情報
の収集だけが行なわれ、続いて新現用系プロセッサのデ
ータ初期設定および再開処理がEMA回路の制御のもとで
行なわれる。
EMA割込の発生回数が所定値に達すると、EMAトレース
終了となり、メモリに格納されている各動作異常検出時
の内部情報の履歴が読み出される。なお、EMA回路によ
るデータ初期設定および再開処理は続行される。
終了となり、メモリに格納されている各動作異常検出時
の内部情報の履歴が読み出される。なお、EMA回路によ
るデータ初期設定および再開処理は続行される。
このように、第一のEMAトレース方式は、対象とする
プロセッサの動作異常検出が所定回数に達したときに、
その時点の全プロセッサの内部情報を読み出すことがで
きる。また、第二のEMAトレース方式は、対象とするプ
ロセッサの動作異常検出が所定回数に達するまで、その
都度読み出された内部情報が保持されているので、指定
プロセッサの内部情報の履歴を取り出すことができ、そ
れぞれの内部情報の比較を可能としている。
プロセッサの動作異常検出が所定回数に達したときに、
その時点の全プロセッサの内部情報を読み出すことがで
きる。また、第二のEMAトレース方式は、対象とするプ
ロセッサの動作異常検出が所定回数に達するまで、その
都度読み出された内部情報が保持されているので、指定
プロセッサの内部情報の履歴を取り出すことができ、そ
れぞれの内部情報の比較を可能としている。
なお、交換機の始動時に、故意にEMA処理を起動させ
て立ち上げる場合があるが、そのときのプロセッサの内
部情報の収集は不要である。したがって、第一のEMAト
レース方式では、動作異常検出の回数指定は、少なくと
も２回目以降に設定する必要がある。
て立ち上げる場合があるが、そのときのプロセッサの内
部情報の収集は不要である。したがって、第一のEMAト
レース方式では、動作異常検出の回数指定は、少なくと
も２回目以降に設定する必要がある。
第４図は、コンソール制御部（CNSC）のハードウェア
構成を示すブロック図である。
構成を示すブロック図である。
図において、基本コンソール部（BCNS）405とのイン
ターフェースをとるコンソール部インタフェース回路
（CNSIF）411、制御回路（MPC）412、演算処理回路（RA
LU）413、メモリ（BM）414および通信制御部（COMC）42
1との間のバス（IB）とのインターフェースをとるバス
インターフェース回路（IBIF）415により構成される。
なお、本発明の全プロセッサトレース手段（111）およ
び指定プロセッサトレース手段（113）は、制御回路412
のプログラム処理により実現される。
ターフェースをとるコンソール部インタフェース回路
（CNSIF）411、制御回路（MPC）412、演算処理回路（RA
LU）413、メモリ（BM）414および通信制御部（COMC）42
1との間のバス（IB）とのインターフェースをとるバス
インターフェース回路（IBIF）415により構成される。
なお、本発明の全プロセッサトレース手段（111）およ
び指定プロセッサトレース手段（113）は、制御回路412
のプログラム処理により実現される。
第５図は、コンソール部インタフェース回路（CNSI
F）の要部構成を示すブロック図である。
F）の要部構成を示すブロック図である。
図において、基本コンソール部（第４図、405）のEMA
回路から送出されるプロセッサの動作異常検出信号の受
信端501,503はそれぞれ０系および１系の各プロセッサ
に対応している。この受信信号は、ドライバ511,513お
よびインバータ515,517を介して、各Ｄフリップフロッ
プ521,523に入力される。Ｄフリップフロップ521,523
は、動作異常検出信号の受信に対応した論理「１」の信
号（EMA0,EMA1）を各出力端子525,527に送出する。オア
ゲート531は、各系のいずれかの動作異常検出信号の受
信により、EMA割込信号（EMAINT）として出力端子529に
送出する。
回路から送出されるプロセッサの動作異常検出信号の受
信端501,503はそれぞれ０系および１系の各プロセッサ
に対応している。この受信信号は、ドライバ511,513お
よびインバータ515,517を介して、各Ｄフリップフロッ
プ521,523に入力される。Ｄフリップフロップ521,523
は、動作異常検出信号の受信に対応した論理「１」の信
号（EMA0,EMA1）を各出力端子525,527に送出する。オア
ゲート531は、各系のいずれかの動作異常検出信号の受
信により、EMA割込信号（EMAINT）として出力端子529に
送出する。
コンソール制御部では、このEMA割込信号に応じて、
対応するプロセッサの内部情報を読み出す処理が起動さ
れる。
対応するプロセッサの内部情報を読み出す処理が起動さ
れる。
なお、０系および１系の各EMA割込信号のリセット信
号（EMA0R,EMA1R）は、Ｄフリップフロップ541,543を介
してノアゲート545,547に取り込まれ、初期設定リセッ
ト信号（NRST）との論理和出力により、Ｄフリップフロ
ップ521,523をリセットし、EMA割込信号をリセットす
る。
号（EMA0R,EMA1R）は、Ｄフリップフロップ541,543を介
してノアゲート545,547に取り込まれ、初期設定リセッ
ト信号（NRST）との論理和出力により、Ｄフリップフロ
ップ521,523をリセットし、EMA割込信号をリセットす
る。
上述したように、本発明によれば、動作異常が検出さ
れたプロセッサの内部情報の収集処理において、所定回
数の動作異常が検出されたときの全プロセッサの内部情
報、あるいは各検出時ごとに収集された指定プロセッサ
の内部情報の履歴がわかるので、EMA処理にいたる障害
原因の究明、あるいは再開処理にかかわる初期設定情報
の獲得が容易になり、継続的再開を可能にするなど実用
的には極めて有用である。
れたプロセッサの内部情報の収集処理において、所定回
数の動作異常が検出されたときの全プロセッサの内部情
報、あるいは各検出時ごとに収集された指定プロセッサ
の内部情報の履歴がわかるので、EMA処理にいたる障害
原因の究明、あるいは再開処理にかかわる初期設定情報
の獲得が容易になり、継続的再開を可能にするなど実用
的には極めて有用である。
第１図は本発明の原理ブロック図、 第２図は本発明の第一のEMAトレース方式の処理の流れ
を説明するフローチャート、 第３図は本発明の第二のEMAトレース方式の処理の流れ
を説明するフローチャート、 第４図はコンソール制御部（CMSC）のハードウェア構成
を示すブロック図、 第５図はコンソール部インターフェース回路（CNSIF）
の要部構成を示すブロック図、 第６図は交換機の制御系および監視系の概要構成を示す
ブロック図、 第７図は従来のEMA処理の流れを説明するフローチャー
トである。 図において、 101〜103はプロセッサ、 105は緊急制御（EMA）回路、 110はコンソール制御回路、 111は全プロセッサトレース手段、 113は指定プロセッサトレース手段、 601〜603はプロセッサ、 605は基本コンソール部（BCNS）、 610はコンソール制御部（CNSC）、 621は通信制御部（COMC）、 623は監視情報処理部である。
を説明するフローチャート、 第３図は本発明の第二のEMAトレース方式の処理の流れ
を説明するフローチャート、 第４図はコンソール制御部（CMSC）のハードウェア構成
を示すブロック図、 第５図はコンソール部インターフェース回路（CNSIF）
の要部構成を示すブロック図、 第６図は交換機の制御系および監視系の概要構成を示す
ブロック図、 第７図は従来のEMA処理の流れを説明するフローチャー
トである。 図において、 101〜103はプロセッサ、 105は緊急制御（EMA）回路、 110はコンソール制御回路、 111は全プロセッサトレース手段、 113は指定プロセッサトレース手段、 601〜603はプロセッサ、 605は基本コンソール部（BCNS）、 610はコンソール制御部（CNSC）、 621は通信制御部（COMC）、 623は監視情報処理部である。
フロントページの続き (56)参考文献 特開 昭60−260286（ＪＰ，Ａ) 特開 昭61−154297（ＪＰ，Ａ)
Claims (2)
- 【請求項１】交換制御を行なう複数のプロセッサ（101
〜103）の動作異常を検出し、現用系プロセッサから予
備系プロセッサへの系切替え、新現用系プロセッサのデ
ータ初期設定および再開指示の各処理を行なう緊急制御
（EMA）回路（105）と、 前記動作異常検出に応じて、プロセッサの内部状態を読
み出すコンソール制御回路（110）と を備えた電子交換機において、 前記コンソール制御回路（110）は、前記動作異常検出
の回数を計数し、それが所定値に達したときに、全プロ
セッサに対して再開処理を停止させ、全プロセッサの内
部情報を読み出す全プロセッサトレース手段（111）を
備えた ことを特徴とするEMAトレース方式。 - 【請求項２】請求項１に記載の電子交換機において、 コンソール制御回路（110）は、プロセッサの動作異常
検出の回数を計数し、それが所定値に達するまでその都
度、指定プロセッサの内部情報を読み出し保持する指定
プロセッサトレース手段（113）を備えた ことを特徴とするEMAトレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179615A JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179615A JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229145A JPH0229145A (ja) | 1990-01-31 |
| JP2614902B2 true JP2614902B2 (ja) | 1997-05-28 |
Family
ID=16068851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179615A Expired - Lifetime JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614902B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260286A (ja) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | プロセツサ状態読出し方式 |
| JPS61154297A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 電子交換機 |
-
1988
- 1988-07-19 JP JP63179615A patent/JP2614902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229145A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JP2001318807A (ja) | タスク切り替え制御方法及び装置 | |
| JP2614902B2 (ja) | Ｅｍａトレース方式 | |
| JP2856617B2 (ja) | プログラマブルコントローラ | |
| JP2772052B2 (ja) | 資源情報引き継ぎ処理方法 | |
| JPS5979370A (ja) | マルチプロセツサ制御方式 | |
| JPH0695731A (ja) | 障害要因診断方式 | |
| JPH1027115A (ja) | コンピュータシステムの障害情報採取回路 | |
| CN213122961U (zh) | 工控系统及电子设备 | |
| JPH07111700B2 (ja) | ダウン・コード収集回路 | |
| WO2024016864A1 (zh) | 处理器、获取信息的方法、单板及网络设备 | |
| JP3042034B2 (ja) | 障害処理方式 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0118460B2 (ja) | ||
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| KR100235570B1 (ko) | 2이상의 주전산기를 병립 연결한 시스템의 클러스터 관리 마스터 시스템의 클러스터 관리방법 | |
| JP3330261B2 (ja) | ディジタル保護・制御装置 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JP3016365B2 (ja) | 性能情報処理システム | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH0832676A (ja) | 障害情報収集可能な交換システム | |
| JPS6043745A (ja) | 計算機システム | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JPH05114035A (ja) | 応答情報処理方式 | |
| JPH02212948A (ja) | 中央処理装置の障害情報収集装置 |