JP2614226B2

JP2614226B2 - 情報印刷装置および方法

Info

Publication number: JP2614226B2
Application number: JP62086735A
Authority: JP
Inventors: ロナルド・マリア・ウイレム・ノーテルマンズ
Original assignee: オセ−ネ−デルランド・ベ−・ヴエ−
Priority date: 1986-04-09
Filing date: 1987-04-08
Publication date: 1997-05-28
Anticipated expiration: 2012-05-28
Also published as: EP0241091A1; DE3780494D1; US4771340A; JPS62294553A; EP0241091B1; DE3780494T2; NL8600888A

Description

【発明の詳細な説明】本発明は情報印刷装置に係わる。本発明の係わる装置
は、固定撮像部を有する画像形成用媒体上に画像を形成
し、かつその画像を１マシンサイクル時間（Ｔ）に相当
する繰返し頻度で受容シートに転写するように構成され
ているラスタ出力スキャナを用いて情報を印刷するため
の装置であって、ラスタ出力スキャナが、ページ設定信
号を送出し得るフロントエンドシステムに接続されてお
って撮像部が所定位置にある時ページ設定信号に応答し
て印刷の形成を開始する制御装置をも含み、前記フロン
トエンドシステムがフロントエンドプロセッサと、メモ
リと、ラスタイメージプロセッサと、ページサイズビッ
トマップメモリとを含み、前記フロントエンドシステム
が複数のサイズの文字等を含み、多数の微細部分を有し
ている複合ページに関する符号化情報を受信するように
構成されており、ラスタイメージプロセッサが、前記複
合ページに関する符号化情報を復合化し、かつそれをビ
ットマップメモリの対応場所に入れるように構成されて
おり、ラスタ出力スキャナが、ページ設定信号から一定
時間の後にビットマップメモリから発生する電気信号に
応答して固定撮像部を１行ずつ像の通りに露光する露光
装置を含んでいる。

本発明はまたこのような装置の方法にも係わり、その
方法はページ設定信号と同時に印刷形成を開始する段階
と、複合ページに関する符号化情報をフロントエンドシ
ステムに記憶させる段階と、この符号化情報を拡張し、
拡張した情報をビットマップメモリの対応場所に記憶さ
せる段階と、ページ設定信号が送出されてから一定時間
後にビットマップメモリを読み出してその読み出し情報
を用いて固定撮像部を一行ずつ画像の通りに露光する段
階とを含んで成る。

このような装置および方法は、印刷を行なうページに
関する情報を例えば接続のワークステーションを介して
入力することができ、かつパワード指向型ビットマップ
メモリを内蔵したフロントエンドシステムを介してラス
タ出力スキャナ（ROS）に送ることのできる電子印刷シ
ステムにおいて使用することができる。

この種のラスタ出力スキャナは、逐次提示されるデー
タを用いてページ全体を行の方向に印刷するように構成
される。

この種のラスタ出力スキャナの代表的なものが光線を
像の通りに変調するレーザプリンタであり、可撓性ベル
トに設けた酸化亜鉛結合剤層のような感光面の上で、前
記変調光線を多角形鏡を用いて偏向する。その上に周知
の方法により、変調光線を用いて潜像を描くことができ
る。この潜像を周知の方法で現像し、紙葉のような受容
材料に転写することができる。

ページに印刷したいテキストの入力は、ワークステー
ションを用いて行なうことができる。この（符号化され
た）入力テキストを、メモリに記憶されているフォント
データによりフロントエンドにおいて拡張し、拡張され
たテキストがページサイズのビットマップメモリに記憶
される。ワークステーションはディスプレイを備えてお
り、これを用いて印刷のためのページの構成を行なうこ
とができる。ページのレイアウトは、ワークステーショ
ンを介して自由に変えることができる。

多くの種類の可変サイズのフォントを、ビットマップ
メモリの所定位置に配置しておく必要がある。従って出
て来る文字全てを復合してページサイズビットマップメ
モリに配置するのにどれだけの時間を要するかは、ペー
ジの複雑性によって決まる。

例えば何種類かのページを連続的に印刷する印刷命令
が出されると、フロントエンドはそれを与えられた時間
内に実行せねばならない。複数の固定撮像部を含む感光
層は、連続使用の場合は早い段階にROSにおいて荷電す
る必要があるため、像の通りの露光を開始する前にペー
ジが複雑になり過ぎて、荷電撮像部が露光スリットに到
着してもフロントエンドがビットマップメモリの充填を
終了していない場合が生じ得る。すると荷電された像部
分が全部黒く現像されないように、１つまたは複数の光
源を用いて荷電層を完全に露光する必要がある。

このような無駄な荷電や露光は、感光ベルトの老化を
必要以上に早める結果となる。

本発明の目的は、このような不必要な老化をできるだ
け少なくすることである。

本発明によるとこの目的は本項冒頭に記載の装置であ
って、フロントエンドプロセッサが符号化信号を基にメ
モリに記載された予測アルゴリズムを用いて１マシンサ
イクル時間（Ｔ）またはその整数倍にあたる時間、ペー
ジセットアップ信号を延期するように構成されている装
置、および本項冒頭に記載の装置の方法であって、符号
化情報に基づく予測アルゴリズムを用いてこの情報を微
細フォーマットしかつこれをビットマップメモリに入れ
るのに要する復合化時間を測定し、さらにこうして測定
された復合化時間を基に１マシンサイクル時間（Ｔ）ま
たはその整数倍に当る時間だけページ設定信号を延期す
る方法において達成される。

その結果、複合ページの印刷を行なう場合でも感光ベ
ルトに無駄な荷電をすることにならず、しかも印刷速度
も大幅に短縮される。

添付図面を参照しながら次に行なう説明から、以上に
挙げたものも含めて本発明の利点が明らかになろう。

具体例第１図はフロントエンドシステム（前置システム）を
示す略図である。図中、フロントエンド制御器（FEC）1
0が操作卓19に接続されると共に、プリンタ20の制御シ
ステムにも接続されている。プリンタ20はラスタ出力ス
キャナであり、光線を画像通りに変調して感光素子の表
面上で行方向に偏向する。感光素子は画像全体をラスタ
状に書き込むように光線の偏向方向に対して垂直に駆動
される。ラスタ出力スキャナの一例がレーザプリンタで
あり、荷電した光導電体の表面上で変調レーザビームを
回転式多面鏡によって駆動する。この過程において光導
電体が画像通りに露光され、獲得された荷電像を公知の
方法でトナーを用いて現像した後、受容シートに転写し
て熱によって固定する。フロントエンド制御器10はMoto
rola68000を組込んだ16ビットマイクロプロセッサシス
テムを内蔵しており、局部ROMおよびランダムアクセス
メモリ（RAM）12と結合してフロントエンド用制御シス
テムとして機能する。フォント読取りメモリ13には、複
数の印字形式のビットピターンが記憶される。フロント
エンドは、やはりMotorala 68000型のマイクロプロセ
ッサを組入れた16ビットマイクロプロセッサを内蔵して
いるI/Oプロセッサを介して、ディスクメモリ、ワーク
ステーション、コンピュータおよび／またはクラスタ制
御器に接続できる。FEC10とI/Oプロセッサ11とRAM12と
フォントメモリ13とは標準VMEバス14を介して相互に接
続されている。フォント・メモリ13はRAMとして構成し
ても良いし、あるいはRAM12の１部としてもよい。フォ
ントのビットパターンをディスクメモリまたはフロッピ
ーディスクメモリから前記RAMに負荷する。

ラスタイメージプロセッサ（RIP）15もVMEバス14に接
続される。ラスタイメージプロセッサ15はさらに、ラス
タイメージバス（RIバス）17を介してラスタイメージメ
モリ（RIM）とも呼ばれるページサイズビットマップメ
モリ16にも接続される。RIP15はフォントメモリ13から
呼出して、これをビットマップメモリ16の正しい場所に
置いたタイプ文字でビットマップメモリ16（RIM）に画
像通り充填する働きをする。RIP15はこの他にも、メモ
リ12から図形情報を呼出してビットマップメモリ16の所
望の場所に配置することもできる。もしビットマップメ
モリ16が充填されてしまうと、再びRIP15を介して読出
され、読出されたデータが連続画素ビットストリームと
して線18を介してラスタプリンタの変調器に送られる。

光導電体上に書込まれる画像は0.05×0.05mmの画素で
構成されるため、A4版の白黒画像を印刷するためにはほ
ぼ4,000×6,000個の画素が必要である。このためビット
マップメモリ16は、ほぼ24メガビットまたは３メガバイ
トの大きさとなる。ビットマップメモリ16の読出し中で
は、線18を介してレーザプリンタの変調機へと進む画素
ビットの速度はほぼ25メガ画素／秒であるため、A4版ペ
ージの印刷をほぼ１秒で行なうことができる。

印刷するべきページに関する全データは、FEC10の制
御下で例えばワークステーションからI/Oプロセッサ11
を介してRAM12に記憶される。これは、色々な方法を用
いて行なうことができる。例えばA4版のページに「ポー
トレートモード」で印刷すべき場合から始めると、１ペ
ージ書込むのに必要なほぼ4,000本の走査線に対応して
ほぼ4,000個のサブテーブルが作られる。各サブテーブ
ルにタイプ文字または図形文字のタイプコードが記憶さ
れており、それらの始点は一定の走査線上に存在する。
各タイプコードはこの他にも、その文字が走査線でとる
Ｘ位置に関するデータ、フォント形式に関するデータ、
およびある文字の高さと幅に関するデータも含む。タイ
プコードはこの他フォントメモリ13での基底アドレスに
関するデータも含んでおり、フォントメモリ13において
前記文字のビット表示が16ビット語として記憶される。
こうして形成された１組のリストはプリミティブリスト
と呼ばれる。

印刷すべきページに関するデータをRAM12に記憶し終
わると、ビットマップメモリ16の充填を開始することが
できる。これを行なうために、RIP15によって文字記号
をRAM12から１つずつ読出すと共に関連するビット表示
もフォントメモリ13から読出し、拡張してビットマップ
メモリ16の正確なＸ−Ｙ位置に配置する。同様の方法で
全ての文字を１つずつ処理し、遂にはビットマップメモ
リ16に印刷すべきページの画素表示を完全に充填する。

これらのサブリストの形成は必要ない。印刷すべきペ
ージに関するデータはRAM12の中にランダムな手順で記
憶させることもできる。ビットマップメモリ16の充填
中、プリミティブがランダムな順序で配置されているRA
M12が連続的に読出され、拡張されてビットマップメモ
リ16のそれぞれの場所に配置される。さらに別の方法に
よると、ページに出て来る全ての文字が１回だけ記憶さ
れると共に各文字がページ上でとる色々な位置に関する
データが与えられる。例えば英字ｅのように頻出する文
字に関するデータはRAM12に１回だけ記憶し、この英字
がページ上で引き受ける全ての位置を別表に挿入する。

通常の場合、RAM12またはフォントメモリ13に記憶さ
れた図形文字が最初にビットマップメモリ16に配置さ
れ、タイプ文字はその後で配置される。

ラスタイメージプロセッサ第２図に示す過程はRIP15によって実行することがで
きる。システムを始動した後（段階24）、RIP15をシス
テムリセットまたはフロントエンド制御器10からのINIT
命令によって初期化する（段階25）（INIT命令）。その
後「自己テスト」過程（段階26）を開始する。この「自
己テスト」は各種のRIP機能およびビットマップメモリ
（RIM）機能のテストを行なうことから成る。自己テス
ト中はFEC10がRAM12とフォントメモリ13のテスト用にVM
Eバス14を要するため、RIP15がVMEバス14にアクセスし
てはならない。RIP15が「自己テスト」プログラムを問
題なく実行し終えると、FEC10に割込み信号が伝送さ
れ、RIP15は待機モードに入る（段階27）。自己テスト
プログラムにおいて欠陥が検出された場合もやはりRIP1
5は待機モードになる（段階27）が、FEC10に対して割込
み信号が発生することはない。このためフロントエンド
制御器10は、RIP15の「自己テスト」において欠陥診断
が成されたことを知る。オペレータに対してもLEDの点
灯によって欠陥が知らされる。

FEC10からRIP15に対して「RIP診断」命令が出される
と、RIP診断プロセス30を開始する。RIP15は幾つかの内
部テストと幾つかのRIM16のテストを行なう。これらの
テストの結果はRAM12に記憶されると共に操作卓19にも
送ってその上で可視化することができる。RIP診断プロ
セスはVMEインタフェースに試験も行なう。RIP診断プロ
セスの方が広範な性格であるのに対し、自己試験プロセ
スは機能面でのハードウェア試験を行なう。RIP診断プ
ロスの終了後、RIP15がRAM12に状況情報を記憶させ、FE
C10に対する割込み信号を生成し、かつVMEバス14を解放
する。

RIP15がFEC10から「ビットマップ充填」命令を受けた
後は、RIP15がVMEバス14上のデータ転送をチェックす
る。こうしてRIP15は、印刷すべきページのプリミティ
ブを含むRAM12にアクセス可能になる。

RIP15がフォントの画素表示を介してプリミティブの
リストを拡張し、これらをビットマップメモリ（RIM）1
6に入れる。RIP15はRIバス17を介してRIM16にアクセス
する。RIM16はその他に修正変更論理も内蔵しており、
この論理はRIPがAND、ORおよびINVERT演算などビットマ
ップメモリ16に関するデータの各種演算操作を行なう際
にこれを支持する働きをする。ビットマップの充填を終
わると（段階28）、RIP15が状況情報をRAM12に記憶さ
せ、FEC10に対する割込み信号を生成し、VMEバス14を解
除する。

次にFEC10が「ビットマップ読取り」命令を生成し、R
IP15はレーザプリンタから制御インタフェースを介して
生じるページ同期化信号を待つことになる。ページ同期
化が終わると、RIP15はRIM16の読出しを開始し（段階2
9）連続画素ビットストリームを生成してこれをビデオ
インタフェースを介してレーザプリンタの変調器に送
る。ビットマップの読取りプロセスを終了すると（段階
29）、RIP15が再びRAM12に状況データを記憶させ、FEC1
0に対する割込み信号を生成した後、VMEバス14を解放す
る。

RIP15（第３図）は、内部バスシステムであるラスタ
イメージプロセッサバス（RIPバス）46を中心に構築さ
れる。RIPバス46は同期バスであり、排他的に16ビット
語のみ転送するように構成される。RIPバス46はデータ
線47、アドレスおよび制御線48、条件線49を含む。RIP
バスはVMEバスインタフェース41を介してVMEバス14に接
続され、RIバスインタフェース45を介してRIバス17に接
続される。このRIバス17は特にデータおよびアドレス線
58、使用中線57、RIバスアドレス可能線56、クロック線
54、修正変更線を含む。RIPバス46はさらにレーザ走査
モジュールインタフェース（LSMインタフェース）44
と、RIP15の専属中央処理装置（CPU）43にも接続されて
いるレーザ走査モジュールLSMインタフェース44は、プ
リンタから出る各種線、即ち同期化信号を供給して印刷
すべき行の始めを示す「走査開始」線（SOS）52、所望
の画素周波数に相当する信号を供給するバースト線53、
ビットマップメモリ16の読出しと同時にレーザプリンタ
から変調器へ連続画素ビットストリームを送るビデオ線
18等に接続される。アドレスおよび制御線48と条件線49
は、さらにページ同期化インタフェース42にも接続され
る。線50を介して「ページ使用可能」信号（PAV）がプ
リンタの制御装置に送られる。この信号はビットマップ
メモリ16においてページのフォーマットが完全に行なわ
れたことと、プリントの制御装置から引出される線51を
介して「ページ開始」信号（SOP）を受信すると同時にR
IP15がビットマップメモリ16の読出しを開始できること
を示す。

ラスタ出力スキャナ光導電層を備えたエンドレスベルト405をコロナ装置4
23により均等に荷電した後、このベルトをローラ406か
らローラ468および緩衝ローラ465を介して露光ローラ46
3に送る。ベルト405は露光ローラ463上で、レーザモジ
ュール462からの変調レーザとビームによって１行ずつ
画像の通りに露光される。画像通りの変調はフロントエ
ンドシステム461によって達成される。次に静電荷潜像
の形成されている部分のベルトをローラ466およびロー
ラ467を介して現像装置407に通し、ここで潜像を粉末像
に変換させる。露光ローラ463と現像装置407の間にフレ
ーム露光装置（不図示）が配置されている。この装置
は、画像の通りに露光した画像のすぐ外側にある荷電ベ
ルト部分を露光するために従来から使用されている。例
えば制御装置が「ページ使用可能」信号（PAV）を受信
してなかったなどの理由により、荷電された画像の部分
を画像の通りに露光できない事態が生じた場合は、フレ
ーム露光装置によって像全体が露光される。

緩衝ローラ465,466はシャフト469を中心に回転する固
定アーム464を介して相互接続されている。アーム464が
シャフト469の周りで回転することによって、露光中は
速度を落してベルトを露光ローラ463上に通すことがで
きる。像通りの露光を行なう間、露光ローラ463の円周
速度、ひいてはその場所でのベルト速度はその他のラス
タ出力スキャナの部分でのベルト速度のちょうど半分に
なる。

駆動ローラ408は必要に応じて押圧用ローラ409を備え
ると共に、ベルトに対して摩擦係数の高い外表面を有す
る。この駆動ローラ408がベルト405を連続的に駆動す
る。ベルトが次に通るローラ410は、案内部411に沿って
ベルトに向って往復運動、即ち第12図で見て上下に運動
する。ためにオランダ国特許出願第7502874号に記載し
たように、粉末像をローラ425の周りに巻いた転写ベル
ト424に転写する間ベルトを転写ベルト424に押圧したり
しないようにさせ得る。

その後ベルト405は、押圧ローラ413を備えたり備えな
い場合があるローラ412を通過し、さらに別のローラ415
との間にループ414の形に懸架される。ベルト405は次に
クリーニング装置419を通って周知の方法により残留粉
末を除去された後、ローラ420を回ってコロナ装置423を
通過してローラ406に達する。

ローラ425はベルト424の駆動ローラとして作用する。
ベルト424をローラ426,427と428,429の間からベルト424
を整合する働きをする静止表面430へ引出して、ローラ4
28,429と静止表面430との間で自由にたるませる。ベル
ト424は表面430から偏向ローラ434へ、さらにローラ435
へ進んだ後駆動ローラ425へ戻る。

参照番号436は加熱装置を示している。加熱器436は放
射熱により、ローラ410,425においてベルト405からベル
ト424に転写された粉末像を粘着性粉末像に変える。従
ってこの粉末像はベルト424から複写紙に容易に転写で
きる。用紙はスタック437からローラ438、案内部439、
ローラ440、案内部441を介してベルト424とローラ427の
間の間隙へと送られる。次に紙は案内部442からローラ4
43へと取出され、ローラ443からテーブル444上に載置さ
れる。

図示の実施態様では、光導電性ベルト405を有端ベル
トで形成し、これを縫合してエンドレスベルトとする。
縫合部に標識を設けて、この標識を検出器450により検
出できるようにし、検出器450の生成する信号パルスを
制御回路460への入力信号の１つとして用いる。標識は
例えば穿孔の形でもよく、あるいは小さな面にベルトと
異なる光反射特性を持たせても良い。あるいはまた、適
当な個所に標識を付けたシームレスベルトを用いてもよ
い。ローラ408は所謂パルスディスクも備えており、こ
れが例えば米国特許第3,912,390号に詳細に記載されて
いるようなパルス発生器の一部を形成する。このパルス
発生器を用いて、ベルト405の運動速度に比例する周波
数で信号パルスを生成することができる。信号パルスは
制御回路460用の外部入力信号としても使用することが
できる。

ベルト405を奇数個の撮像部に分割し、これらの撮像
部が常時標識に関して固定位置にあるようにする。例え
ば同一の複合ページを何枚か印刷したい場合、１分間に
23枚での反復時間は2.62秒である。この2.62秒という時
間を１マシンサイクル時間Ｔと称する。これはベルトの
長さにして約708mmに相当する。連続的に印刷を行なう
間、撮像部が常時１度に１つずつ送られるため、撮像部
n,n＋2,n＋４……が印刷される。ベルト405に含まれる
撮像部の数が奇数であるため、連続してベルトを進める
と全ての撮像部が使用されることになる。

開始信号が出された後、フロントエンドシステム461
は一定の撮像部の前縁部が一定の位置470に達していれ
ば、制御回路460に対してページ設定信号（SUP）を出
す。次にコロナ装置423が作動され、そこを通過するベ
ルトが均等に荷電される。ほぼ220mmのベルトが通過し
た時点でコロナ装置423を停止する。記憶させた撮像部
の前縁部がローラ463の露光スリットに達するまでは、
ローラ463上での露光を開始できない。荷電プロセスの
開始からここまで約2.6秒かかる。従ってページ設定信
号から2.6秒後に最初の撮像部の露光が開始される。こ
の目的で、制御回路460がページ開始信号（SOP）をフロ
ントエンドシステム461に送り、ビットマップメモリ16
の読出しを開始する。

１つの複合ページから同じプリントを何枚も作成する
ためには、コロナ装置423を2.6秒毎に作動し、次に撮像
部が通る後毎に停止すると共に、露光も2.6秒毎に再開
させる。

ページの印刷を行なうためには、FE制御器10がまず複
合ページのビット表示がビットマップメモリ16に入って
いることを確認する必要がある。このためにFEC10は所
謂微細フォーマットプロセスを開始する。符号化形式で
FEC10に送られる各文字が、この目的で幾つかのプロセ
スを経る。FEC10はメモリから文字を検索し、後にそれ
に関連する位置データを検索し、次にその文字の正確な
位置を算出して全部の結果をRAM12の命令表に入れねば
ならない。

微細フォーマットプロセスが終わると、「ビットマッ
プ充填」命令が出される。命令表から最初の符号化文字
が検索され、関連文字のビット表示に関するデータで拡
張された後、ページサイズビットマップメモリ16の正し
い位置に配置される。次にこのメモリ16を１行毎に読出
して、正しい速度でレーザプリンタの変調器に送る。

異なるページを連続して印刷する場合、微細フォーマ
ットプロセスに使用できる時間は最長で1.6秒であり、
ビットマップの充填に１秒、読出しに1.6秒を常時使用
できる。

細かい文字を多数含むページなどを印刷する場合もあ
るが、この時は微細フォーマットプロセスに1.6秒以
上、ビットマップ充填プロセスに１秒以上要する。この
場合ページサイズビットマップメモリ16の充填を終える
前に荷電撮像部の前縁部が露光ローラ463の露光スリッ
トに到達する。それで像通りの露光を開始できないた
め、荷電撮像部は現像システム407において全体的に現
像され、全体に黒いプリントが出来上がる。またこの方
法をとるとベルト405が非常に汚れる結果となる。

これを除くために、予測アルゴリズムを用いて微細フ
ォーマットプロセスに要する時間を算出する。この演算
は撮像部の前縁部が出発位置470に達する前に行なう。
予測アルゴリズムによる計算の結果、微細フォーマット
プロセスが1.6秒以上続くと分かった場合は、前縁部461
は制御回路460にSUP信号を送らない。そのため制御シス
テムはサイクル荷電等を開始しない。微細フォーマット
プロセスおよびそれに対応するビットマップ充填過程の
所有時間の算出結果に基づき、ちょうど１マシンサイク
ル時間（Ｔ）またはその整数倍の時間経過後にSUP信号
が送出される。

第13図は連続して２ページ印刷するのに使用できる時
間を表わしており、水平列550は第１ページ、水平列560
が次のページに対応し、線566は時間軸を表わす。

時間t₀においてFEC10が予測アルゴリズム551を開始
し、その終わり（t₁）にSUP信号を送出するかしないか
を決定する。時間t₁において微細フォーマットプロセス
（552）を開始する。このプロセスもFEC10によって実行
され、時間t₂において終了せねばならない。次にRIP15
がビットマップメモリ16の充填を開始する（553）。ビ
ットマップメモリが完全に充填されると、フロントエン
ドシステム461がPAV信号を制御信号460に送出する。

制御回路460がSOP信号をフロントエンドシステム461
に送出した後の時間t₄において、RIP15がページサイズ
ビットマップメモリ16を１行ずつ読出し始める（55
4）。時間t₅において、記憶されたページ全体の読出し
を終わる。

時間t₃において、FEC10が再び次のページの予測アル
ゴリズム（561）を開始する。時間t₄において再びSUP信
号が送出され、FEC10による微細フォーマットプロセス
（562）が時間t₅まで行なわれる。次にRIP15が（時間t₆
まで）ビットマップメモリを充填し（563）、時間t₇とt
₈の間で第２ページ目のビットマップメモリ16からの読
出しが行なわれる（564）。

次に微細フォーマットプロセスに１マシンサイクル時
間Ｔ以上の時間がかかる場合に、さらに多くのページを
印刷する方法について、第14図を参照しながら説明する
ことにする。

曲線490〜495は、いつ且つどれだけの時間にわたり関
連機能をオンにするかを概略的に示す。即ち曲線490は
予測装置の動作を表わし、曲線491は微細フォーマット
プロセスの動作を、曲線492はページ設定信号を、曲線4
93はコロナ装置の動作を、曲線494はビットマップ充填
装置の動作を、曲線495はビットマップメモリの読出し
を表わす。Ｔは１マシンサイクル時間を指す。

開始信号が出されると、予測装置は計算を行なって
（501）微細フォーマットプロセス（502）が使用可能時
間に入るかどうかを予測する。使用可能時間に入る場合
はページ設定信号503が送出されて、それと同時にコロ
ナ装置が始動される（504）。微細フォーマットプロセ
ス（502）の完了後、ビットマップメモリが充填される
（505）。次にビットマップメモリの読出しを行なう（5
06）。一方で予測装置が再び計算を行なって（511）、
新しいページの微細フォーマットが使用可能時間内に行
なえるかどうかを予測している。もし時間内に行なえる
場合は微細フォーマットを行ない（512）、ページ設定
信号513が送出される。コロナ装置を始動し（514）、ビ
ットマップの充填プロセス（515）を実行し、それが終
わると再びビットマップメモリを読出して（516）、１
行ずつレーザモジュールの変調器に送る。その間に予測
装置が再び計算を行なって、次の複合ページの微細フォ
ーマットが使用可能時間内に納まるかどうかを予測して
いる。これが使用時間内に入らないと仮定すると、予測
（521）の後に微細フォーマットプロセスを開始するが
ページ設定信号523は速出されないため、コロナ装置が
始動されず、従って光導電層が荷電されない。微細フォ
ーマット過程（522）の完了後、ビットマップが再び充
填される（525）。その一方でページ設定信号527を正確
な時間に送出し、それと同時にコロナ装置を始動し（52
4）、ビットマップを正確な時間に読出す（526）。その
間に新たなサイクルが予測（531）から開始されてお
り、微細フォーマット（532）、ページ設定信号533、コ
ロナ装置による荷電（534）、ビットマップの充填（53
5）、その読出し（536）と続く。

次に予測アルゴリズムの作製例について、文字のみを
含む複合ページの場合を例にとって説明する。フロント
エンドプロセッサが複合ページを処理するのに要する時
間が算出される（複合化時間）。文字がRAM12のページ
内容待ち行列の中に記憶される。このページ内容待ち行
列の内容を微細フォーマットした後、その結果を命令表
の中に入れる。この命令表は「文字ブロック」としても
知られている。従ってこの文字ブロックの中に１ページ
全体の中に出て来る文字全部が形式、場所、大きさ等に
関するデータと共に含まれることになる。文字ブロック
はまたスペース、ラインストッパ（改行復帰＋改行、CR
LF）の他、媒体終端（EM）、改行（LF）、水平欄送り
（HT）、垂直欄送り（VT）、部分行上げ（PLU）、部分
行下げ（PLD）などの制御文字も含む。文字ブロックは
幾つかの制御機能にも反応する。

一例として、各行80文字ずつ75行、即ち、6,000文字
の場合を基本に取る。通常これらのうち20％がスペース
文字（1200）であり、残り約4800個が図形文字である。
CRLFも75あるため、これによって１ページにつき150個
の余分の文字が加わる。文字、制御文字、スペース文
字、CRLF等を微細フォーマットする処理時間は、個別微
細フォーマット時間（IFFT）として知られるもので、1/
10マイクロ秒の単位でメモリのシステム表に記憶され
る。従って微細フォーマットの全時間（FFT）は、全て
の個別の微細フォーマット時間を加算した和になるはず
である。

ある文字またはミラー文字のビットマップ充填時間
は、その幅、高さ、向き、およびそのページに出て来る
同一文字の総数によって決まる。処理時間は個々の文字
をビットマップメモリに入れるのに要する時間に基づい
て決まる。平均的文字に関する平均処理時間（ACPT）を
式、 ACPT＝C1×ACH＋C2×ACW＋C3 によって算出する。式中のACHは文字の平均高さ、ACWは
文字の平均幅、C1は１走査線内にある語の処理時間、C2
は１走査線の処理時間、C3はオーバヘッドタイムを表わ
す。

各文字の種類毎に文字の大きさまたはフォントの大き
さも文字ブロックに記憶される。ここから、次のように
平均文字高と平均文字幅を算出することができる。

ACH＝0.6×フォントの大きさ ACW＝0.4×フォントの大きさ ACPTは文字時間としても知られるものである。特定の
フォント毎に複合ページに出て来る対応文字全部の処理
時間（FT）は式、 ET＝出現文字数×文字時間によって算出される。

従って予測アルゴリスムを用いて算出したビットマフ
ップの充填時間は、個別の処理時間FT全部の和に相当す
ることになる。よって予測アルゴリズムを用いて算出し
た総復号化時間は、FETと個別処理時間全部を合計した
ものとの和になる。

VMEバスインタフェース第４図にVMEバスインタフェース41のより詳細な略図
を示す。VMEバス14に主インタフェース100、従インタフ
ェース101、割込み装置102が接続されている。RIPバス4
6からのデータ線47が、主インタフェース100に接続され
ている。アドレスおよび制御線48が、RIPバス46からの
条件線49と同様に主インタフェース100、従インタフェ
ース101、割込み装置102に接続されている。VMEバスイ
ンターフェス41の仕事は、RIP15を非同期VMEバス14から
遮断することである。VME主インタフェース（VME−MI）
100は、内部制御システムを内蔵しており、それを用い
て存在するバッファおよびレジスタを制御する。このイ
ンタフェースを介して、VMEバス14上でアクセスサイク
ルを実行することができる。制御システムにはプログラ
ム可能論理が使用されている。従インタフェース101の
制御を行なうべき、割込み装置102もプログラム可能論
理を備える。

VME−MI100（第８図）もデータベースマスタ（DTB−
マスタ）やデータペースリクエスタ（DTB−リクエス
タ）のようなデータ転送機能を含んでいる。所望の速度
でデータ転送を行なうために、前記VME−MI100には幾つ
かの付加機能が加えられている。

第１機能はアドレスハイカウンタ132とアドレスロー
カウンタ133とで構成されるアドレスアップダウンカウ
ンタである。フォントメモリ13またはRAM12の中にそれ
ぞれ別々に連続アドレスで記憶されている各種文字また
は図形文字をRIM16にロードする際は、カウンタ132,133
は各文字に関して例えばRAM12内の当該文字の基底アド
レスで事前設定される。ハッファ134とVMEバス14のVME
アドレスバス14とを介して、前記基底アドレスがRAM12
に供給され、またそれぞれのメモリ位置にある最初の16
ビット語が、VMEバス14のVMEデータバス142を介して双
方向バッファ135に供給され、その後にRIM16の正確な位
置に配置される。RAM12の次のアドレスがカウンタ133の
数値を１つ増加することによって生成され、また２つめ
の16ビット後がVME−MI100を介してRIM16に供給され
る。

同様の方法で、一定の文字に関連するアドレス全部が
生成され、遂にはその文字が完全にRIM16の中に書込ま
れる。

その結果、CPU43は１つの文字について１回した基底
アドレスの生成を要さなくなるため、例えば画素処理や
RIMアドレス決定など、ローディング中他の機能を行な
うことができる。

１つの文字が終ると、次の文字の基底アドレスが新た
にカウンタ132,133に送られ、上述のサイクルが繰返さ
れる。

第２機能であるミラー機能は、ミラー回路136によっ
て行なわれる。ミラー回路はEPLAまたはPALのようなプ
ログラム可能論理で構成され、RIM16の中で文字を180度
回転して設定したい時に使用される。ミラー回路136は1
6ビット語のビット０をビット15と交換し、ビット１を
ビット14と、ビット２をビット13と順々に交換する。

CPU43は従って基底アドレスを生成せず、ある文字の
長さおよび幅と基底アドレスに関するデータから、RAM1
2において当該文字に関する最高の発生アドレスを算出
する。この最高アドレスをカウンタ132と133にロードす
る一方、カウンタもVME−MI制御器130によってダウンカ
ウンタに切換える。RAM12のメモリにアクセスする毎に
カウンタ133の数値を１つずつ減らして行き、RAM12から
の16ビット語をミラー回路136において反転した後デー
タインレジスタ137を介してRIM16に入れる。これらのサ
イクルは当該文字の元の基底アドレスに達するまで継続
される。VME−MI100においては、データカウントレジス
タ138もデータ線47を介してRIPバス46に接続されてお
り、上記の方法でデータを例えばFEC 10やRAM 12に送
る。

VME−MI制御器130は、制御線48と条件線49を介してRI
Pバス46に接続される他、バッファ131を介してVMEバス1
4のアドレス、データおよび制御線139とバス指定線140
に接続される。

CPU43は「バス解放」、「多重アクセス」、「単一ア
クセス」、「変更」などの各種モードをVME−MI100に呼
出すことができる。VME−MI 100を単一アクセスモード
または多重アクセスモードに切換え可能にするに、まず
読取りか書込みか、正常か反転か、所望アドレスおよび
処理すべきデータをも特定する必要がある。このような
特定を変更できるのは、「バス解放」モードと「変更」
モードの間に限られる。但し、処理すべきデータは常時
変更できる。これは「CHANGE ACKNOWLEDGE（変更承認
応答）」線によっても支持することができる。VMEバス1
4からの読取りデータを含むレジスタも「REGISTER FUL
L」線が使用中であれば常時読出すことができる。

「バス解放」モードを読出した後、VME−MI 100はVME
バス14を解放する。

このことはVMEバス駆動装置が使用不能となり、VMEバ
スからの「使用中（BUSY）」信号が無効力になることを
意味する。VMEバス14の解放は、最後のアクセスサイク
ルを完了した場合にのみ行なうことができる。「CHANGE
ACKNOWLEDGE（変更承認応答）」信号は「バス解放」
モードが確立されたことを示す。インタフェースがこの
モードにある時は、VMEバス14へのアクセスを行なうこ
とができない。「変更」要求の後は、VME−MI 100はVME
バス14がまだ捕捉されていなければそれを捕捉するよう
に命令される。これはバス裁定線140によって達成され
る。

「変更」モードの設定は「CHANGE ACKNOWLEDGE」線
を介して命令される。次にVMEバス14へのアクセスを行
なうことができる。

アドレスおよびデータレジスタの内容も、「変更」モ
ードで変更することができる。「変更」モードは、VME
バスを解消せずに一時的にVMEバスへのアクセスを停止
する可能性を与える。VMEバスへの単１アクセスは、
「単１サイクル」モードを呼び出すことによって開始す
ることができる。その前のモードが「バス解放」モード
であった場合は、VMEバスは任意裁定論理からの対応す
るアクティブ信号を介してのみ捕捉される。その後はVM
Eバスへのワードアクセスしか行なうことができない。

読取り／書込み表示器が読取りサイクルを行なうのか
書込みサイクルを行なうのかを決定する。

読取りサイクルは、VMEバス14からのデータがミラー
回路136を介してデータインレジスタ137にクロックされ
ることを意味し、ミラー回路の作動は正常／反転表示器
を用いて行なうことができる。データがデータインレジ
スタ137にクロックされている間にREGISTER−FULLフラ
ッグが設定され、CPU43に対してデータの転送が完了し
かつデータが当該レジスタに入ったことを指示する。RE
GISTER−FULLフラッグの設定は、データがデータインレ
ジスタ137に読込まれた瞬間に行なわれ、このアクセス
後アドレスカウンタの内容が１つ増加される。もしミラ
ー機能が動作可能とされていれば、アドレスカウンタの
内容を１つ減じる。もしREGISTER−FULLフラッグがまだ
作動しており、かつデータがVME−バスから読取られて
いる場合は、通常のVMEサイクルは、データインレジス
タ137の読出しが完全に終わり、かつ新しいデータがデ
ータインレジスタ137に読込まれるまで延期される。

書込みサイクルも原理的には読取りサイクルと同じで
ある。唯一の相違はデータストリームの方向である。書
込みサイクルにおいては、データアウトレジスタ138の
中のデータがVMEバス14に転送される。ミラー回路136は
書込みデータ中では何をも変更しない。データインレジ
スタ137はもう読取りを終わってREGISTER−FULLフラッ
グを消せるようになっていなければならない。

「多重アクセス」モードと「単１アクセス」モードは
多くの点で類似する。「単１アクセス」モードはFECか
ら命令を読み取り、FECに状況情報を書込むことを目的
とする。「多重アクセス」モードは当初図形データとフ
ォントデータを読み取ることを目的とするが、その後の
アクセスはVME−MI 100によって自動的に開始される。
新しいアドレスはアドレスカウンタによって発生され
る。この場合に実行を要する動作は、データインレジス
タ137の読取りだけである。

上に挙げた各種モードの選択は、CPU43の信号線の幾
つかに接続されるVMEモード線によって行なわれる。

読取り／書込みセレクタと正常／反転セレクタも、こ
れらの信号線に接続される。CHANGE−ACKNOWLEDGEおよ
びVME REGISTERFULL信号はCPU43の待機（WAIT）線から
出される。VMEアドレスは24ビットカウンタ132,133に記
憶され、入力データと出力データが２つの16ビットレジ
スタ137,138に記憶される。「アドレスハイ」カウンタ1
32と「アドレスロー」カウンタ133、データアウトレジ
スタ138は、レジスタクロック線を介してロードされ
る。データインレジスタ137は、CPU43から出るレジスタ
有効線を介して読取ることができる。

LSMインタフェース第５図にLSMインタフェース44のより詳細な略図をし
めす。RIM16を読出すと、RIP15は前記メモリから16ビッ
ト語を取り出しかつそれをRIPバス46のデータ線47を介
してレジスタ111に送る。制御ブロック110が線115を介
して「ロード」信号をシフトレジスタ112に送り、また
レジスタ111の内容がシフトレジスタ112と平行してロー
ドされる。レーザプリンタがほぼ24MHzの周波数でバー
ストパルスを出し、これが線53およびI/Oバッファ113を
介してシフトレジスタ112と制御ブロック110に供給され
る。このパルスによってシフトレジスタ112の内容が逐
次的にシフトアウトされ、I/Oバッファ113および線18を
介してROSの変調器に供給される。

バーストパルスは制御ブロック110の16ビットカウン
タに供給される。そしてパルス15個を計数した後、ある
いは16個めのパルスを計数中にレジスタ111に新たに設
定された語がシフトレジスタ112と平行して伝送され、
かつシフトフアウトされる。前記16ビット語のシフトア
ウト動作を開始する前に、レジスタ111に新しい16ビッ
ト語がロードされる。シフトレジスタ112へのデータ設
定が終わると「EMPTY（開き）」フラッグが設定され、
新しいデータをレジスタ111へ書込むことができる。「E
MPTY」フラッグはRIP15のCPU43の「待機線」に接続され
る。こうして走査線全体を連続してROSに伝送する。制
御ブロック110が、RIPバス46の条件線49を介してCPU43
に条件信号を出す。走査線の伝送を完了した後でかつRO
Sから線52を介して制御ブロック110にSOS信号を提供す
る前にRIM16からのデータ取出しがRIP15によって一時停
止される（待機状態）。

この間に線114を介してレジスタ111のクリアが行なわ
れる。SOS信号に応答して上述したようなレジスタ111の
充填、シフトレジスタ112への伝送、シフトアウト等の
サイクルが次の走査線に関して再度繰返えされる。レジ
スタ111に語をロードした後、条件線49を介して「フ
ル」状況信号も同様にCPU43に伝送され、CPU43はレジス
タ111の内容が再びシフトレジスタ112にロードされ終わ
るまで新しい語の取出しを延期する。PAV信号の後、SOS
パルスの数をCPU 43のカウンタにより計数する。この
方法によっていつROSへのページの伝送が終了したかを
確認することができる。

中央処理装置第６図にRIP 15のCPU 43のより詳細な略図を示す。
前記CPUはマイクロプログラム式マイクロプロセッサで
あるAm29116形プロセッサ74とそれに付随する2910A形ア
ドレスシーケンサ70を中心として構築される。前記装置
は何れもアトバンスト・マイクロ・デバイス社（Advanc
ed Micro Devices）の製品である。

各クロックサイクルに応答して実行すべきマイクロ命
令がマイクロ命令レジスタ72に設定される。前記マイク
ロ命令はマイクロPROM 71から出されるものであり、マ
イクロPROM 71が再びアドレスシーケンサ70によってア
ドレスされる。プロセッサ74では、マイクロ命令ビット
の幾つかによって全機能が制御される。前記マイクロ命
令は、アドレスシーケンサ70用、プロセッサ74用、分岐
アドレス制御装置79用、条件セレクタ75用、待機セレク
タ77用有効化ブロック78用の各ビットに分割できる。

マイクロPROM 71に記憶されているマイクロ命令を実
行する順序も、同様にアドレスシーケンサ70によって制
御される。各アドレスに連続的にアクセスできることに
加えて、マイクロPROM 71の4096サイズのマイクロ語領
域にある各マイクロ命令に対する条件付き分岐命令を実
行することもできる。LIFOスタッフがマイクロサブルー
チンにおいて、戻り結合およびループインを行なうこと
を可能にする。スタックの深さは７段階である。アドレ
スシーケンサ70は、各マイクロ命令毎に12ビットのアド
レスを提供するが、これは次の４つのソースの何れか１
つから開始される。

−マイクロプログラムアドレスレジスタ（PC）。通常取
扱うアドレスより１大きいアドレスによってアドレスを
示す。但し、待機セレクタ77が「待機」モードを生成し
ている場合は、PCが増加されない。

−線92に接続される外部入力。

分岐アドレス制御装置79からデータを獲得する。

−深さ９段階のLIFOスタック。その前のマイクロ命令中
に、マイクロプログラムアドレスレジスタ（PC）の内部
がロードされる。

−レジスタ／カウンタ。その前のマイクロ命令中に外部
入力からロードされたデータを保持する。プロセッサ74
はAm2916形のマイクロプログラム方式16ビットマイクロ
プロセッサであり、図形用途に最適化された命令が設定
されている。プロセッサ74に設定した命令は、特に単一
オペランドおよび二重オペランド、ｎビットの回転およ
び回転組合わせから成る。

プロセッサ74はその操作実行の命令を、マイクロ命令
レジスタ72からバス83および命令変更回路73を介して受
ける。

命令入力は「即値」命令のデータ入力としても使用さ
れる。プロセッサ74の「命令エネイブル」（IEN）入力
が線94を介して作動された場合は、実行された命令の結
果がプロセッサ74のアキュームレータおよび状況レジス
タに保持される。線95を介して「出力エネイブル」（O
E）信号が作動されると、CPU43のデータ線が出力にも切
換えられて、データ線はプロセッサ74のALUの内容を含
むようになる。逆にもし線95を介して「出力エネイブ
ル」が無効にされると、CPU 43のデータバスが16ビッ
ト入力として機能して、RIPバスにあるデータがデータ
線47を介してプロセッサ74に供給できるようになる。そ
の後そのデータを内部レジスタに保持することができ
る。プロセッサ74のデータバスは、RIPバスのデータ線4
7に直接接続される。

ALUの状況（例えばけた上げ、負、ゼロ、オーバフロ
ー等）は、各サイクル中プロセッサ74の「状況」バス87
において入手できる。命令変更回路73は、マイクロPROM
71に記録されている命令を採用して、例えばその命令
が「ｎビット回転」であれば回転を行なうべきビットの
数を指示することができるようになる。次にビット数
が、プロセッサデータ線47からの複数の線（91）を介し
て特定される。

線94のIEN信号がプロセッサ74の命令入力を無効化す
ると、バス83上をプロセッサ74に供給されたのと同じプ
ロセッサ命令ビットをバス84を介して分岐アドレス制御
装置79にも供給して、これを用いてアドレスシーケンサ
70を無作為的に異なるアドレスに分岐させることができ
る。通常の場合、制御装置79は、バス90を介してデータ
線47からデータを充填されたレジスタの内容から分岐ア
ドレスを受信する。

条件セレクタ75は８から１選択マルチプレクサを組込
んでおり、その出力が線89を介してアドレスシーケンサ
70に接続される。RIPバスの条件線49またはプロセッサ
状況線87から状況バッファ76および線88を介して条件セ
レクタ75の入力に印加された８種類の条件から１つを選
択することができる。アドレスシーケンサ70が選択した
条件を用いて所望の条件付き命令を実行する。選択有効
化信号（SLE）を線85を介して状況バッファ76に供給す
ることによって、新しい条件を状況バッファ76にロード
することができる。

「待機セレクタ」77も同様に８から１選択マルチプレ
クサを組込んでおる。このマルチプレクサがアクティブ
モードにおいて、８本の「待機」線97のうち１本を線93
を介してアドレスシーケンサ70に接続する。待機線上の
ゼロのレベルが、プログラムアドレスレジスタのプログ
ラムカウンタを停止する。待機線はRIPバスの条件線に
接続される。

エネイブルブロック78は各種機能を有する上に、RIP
バスの制御線に必要な全信号を生成する。エネイブルブ
ロック78は次の３種類の機能を有する。

ａ）「エネイブル信号」の生成。エネイブル信号は、
その出力によってRIPバスに接続されているデータレジ
スタのうちどれを作動するべきかを決定する。各レジス
タ毎に１つのエネイブル線がある。

ｂ）レジスタクロックの生成。クロック線は、その入力
によりRIPバスに接続されているデータレジスタのうち
どれがデータにクロックすべきかを決定する。各レジス
タ毎に１本のクロック線がある。

ｃ）その他の信号の生成。信号線の信号が、RIPバスに
接続されているインタフェースモジュールのフラッグお
よび機能をセレクタとして使用される。

ラスタイメージバスインタフェース RIPバス46とRIバス17の接続部がRIバスインターフェ
ース45によって形成される（第７図）。前記インタフェ
ースが、双方向データ、呼出すべきアドレス、変更修正
コードを緩衝する。緩衝はレジスタを介して行なわれ
る。RIPバス46から「データアウト」レジスタ120、「ア
ドレスロー」レジスタ122、「アドレスハイ」レジスタ1
23、修正変更レジスタ124をロードすることができる。
ローディングは、CPU 43のエネイブルブロック78のア
ドレスおよび制御線の制御下で行なわれる。エネイブル
ブロック78のエネイブル線を介して制御案内下で「デー
タイン」レジスタ121の読出しを行なうことができる。
「アドレスハイ」レジスタ123がアドレスの中で最も重
要な（significant）ビットを含み、「アドレスロー」
レジスタ122が重要性の低いビットを含む。

「アドレスハイ」レジスタ123のローディング後、RI
バスの読取り／書込みサイクルが自動的に開始される。
このことは、次のプロセスが制御器125によって実行さ
れることを意味する。

サイクル１−RIバスにアドレスを設定し、RAVを作動（R
Iバスアドレス有効）サイクル２−RIバスにデータアウトを設定し、RAVを非
作動化、サイクル３−RIバスのデータを「データイン」レジスタ
121に読込む。

RIバスサイクルを開始する前に、CPU 43はRIバス使
用中線57が非動作中かどうかテストしなければならな
い。前記使用中線57はCPU43の待機線の１つに接続され
る。

ラスタイメージバス（RIバス） RIバス17はRIP 15をビットマップメモリ（RIM）16に
接続するもので、64本の線で構成される。それは32ビッ
トの広域マルチプレックスアドレス／データバスを含
む。RIP 15はRIバス17に対してマスタとして作用す
る。１つまたはそれ以上のRIMボードから成るRIM16は、
それ自体はバスに対して何らイニシアチブを取らない。
RIバス17に対してRIバスDMA装置がさらに接続される場
合もある。

RIバスDMA装置はRIP 15に対してバスに対する制御を
得たいとの要求を出すことができる。

RIバス17は同期バスである。RIP 15によってクロッ
ク信号（BCLK）がRIバスに提出される。バスの作用は全
て２相クロックの縁部で行なわれる。従ってRIPの全作
用がクロック信号（BCLK）の立上り縁部で、RIMの全作
用が下降縁部で行なわれる。RIバス17のその他のモード
については、３つの信号レベル、即ちハイ、ロー、ハイ
インピーダンスの各レベル（トリステート）によって説
明することができる。信号レベルの変更は全て、２相ク
ロックのアクティブエッジによって開始されて後に行な
われる。従ってクロック信号、アドレス／データ信号、
残りの信号と３組の信号が存在することになる。

バスに生じる信号を次のように定義する。

−BCLK:RIPからRIバスに提出される対称形クロックパル
ス。

−RAD 00〜RAD 31（RIPアドレス／データ線）：トリ
ステート駆動装置を有する全てのバス装置によって駆動
されるマルチプレックスアドレス／データ進路。

全ての線が「ハイ」の時に有効化する。

−RMC 0〜RMC 3（RIM変更修正コード）：これらの線上
でRIPまたはDMA装置からRIMボードに対してコードが提
出される。このコードは、アドレスされたメモリ語の内
容に関してRIMボード上で論理動作が行なわれる間に行
なう「変更修正」機能を特定するものである。これらの
信号もトリステート形式である。

−PROFF（RIバスリフレッシュ−オフ）：この信号はRIMボードがリフレッシュをオフに切換え
てサイクル時間を最小にできることを示す。データ損失
を防止するため、RIMボードとRIPの間に特別のアドレス
シーケンスが維持される。

−RBR 0,RBR 1（RIバスのバス要求）：これらのオープ
ンコレクタ信号により２つのDMA装置がバス裁定器にバ
スへのアクセスを要求できる。装置の優先順位は異な
る。

−RBG（RIバスのバス許可）：この線を用いてバス裁定
装置が、最終先順位で要求中の装置に対しバスが使用可
能であることを指示する。

−RBUSY（RIバスのバス使用中）：このオープンコレク
タ信号を用いて、アドレスされたRIMボードが、当該ボ
ードを一定時間新しいバスサイクルの処理をできないこ
とを示す。

−RAV（RIバスのアドレス有効）：ローの時に有効とな
るこのトリステート信号が、RIバスに有効アドレスがあ
ることを示す。

RIバスは32ビットの広域データおよびアドレス進路で
あり、RAD 00〜RAD 31に分割される。これらの線の割
振りは下記の通りである。

A24−D16:この状態でアドレスRA 00〜RA 23が使用さ
れる。その時の線RA 24〜RA 31は「ドントケア（don'
t care）」モードにある。データ用としてはRAD 00〜R
AD 15が使用される。その時点では線RAD 16〜RAD31が
「ドントケア」モードにある。こうして16ビット語を基
にデータ転送が行なわれ、アドレスの幅が24ビットとな
る。

32本のデータおよびアドレス線を使用するもう１つの
方法が下記のものである。

A24−D16−D16:この状態はアドレス線に関してはA24−D
16の状態と同じである。線RAD16〜RAD31を介してバスを
通るデータが流れる同一のアドレス空間に２つめのボー
ドを加えることによって、内部的に幅16ビットのボード
２つで幅32ビットのデータバスを作り出すことが可能と
なる。RIMボードでは、データを転送するアドレス／デ
ータバスの部分を選択することが可能である。

RBRO,RBRI,RBGの各信号を用いることによって、RIバ
スへのアクセスをRIPと選択的DMA装置との間で調整する
ことができる。この裁定は完全にRIM16の外で行なわれ
る。

バス上の各サイクルが書込み／読取りサイクルから成
る。もしバスが空いていれば（RBUSY休止中）、RIPはバ
スの線（RAD 00〜RAD 23）上にアドレス（ADR
［ｎ］）を設定することができる。これは線RMC 00〜R
MC 03を介してRAV信号とRIバス変更コード（RMコー
ド）を提出するのと同時に行われる。アドレス後、RIP
はそのデータ（DATAO［ｎ］）をバスの線（RAD 00〜RA
D 15）に対して提出する。

ADR［ｎ］によりアドレスされたRIMボードが、RBUSY
信号を有効化する。次にRIPはRIバスを解放して、ADR
［ｎ−１］によりアドレスされたRIMボードに対しバス
にDATA Ｉ［ｎ−１］を設定する機会を与え、RIPがこ
れらのデータを読込めるようにする。書込み／読取りサ
イクルを２回連続すると、それらのサイクルが言わば相
互に押し込まれる結果になる。RIPのRBUSYが休止中とな
ったがどうかの決定所要時間を、現行サイクルでADR
［ｎ］によってアドレスされたRIMボードの最後の処理
相と一致させることでこれがさらに最適化される。この
ことは、RIMボードが完全に準備完了となる前に既にRBU
SYを休止させることによって達成される。しかしRIPが
これを確認できた時に準備完了していることが既に確実
である時は除く。従って最初のサイクルは無効データを
含むため、RIMから最終データを取出すために別のサイ
クルが必要となる。

上述の方法でバスに関して最小サイクル時間が達成さ
れる。「最小サイクル時間」とは、そのバスで最大の転
送速度が達成されるバスモードのタイミングシーケンス
を意味する。

RIMを再生する結果、RIMボードが最小サイクル時間を
達成できなくなる場合もあり得る。RIMボードはこれら
をRBUSY信号によって指示する。一定数のクロックサイ
クル（BCLK）によってRBUSY信号を拡張することによ
り、RIPは整数のクロックサイクル時間で次のメモリへ
のアクセスを延期する。

RIPがある仕事を終えていない場合にも同じ事態が生
じ得る。RIPはRAV信号を整数のクロックサイクルだけ延
期することによってこれを指示する。

ラスタイメージメモリ RIM 16（第11図）は16ビット語で組織される24メガ
ビットダイナミックメモリ220を含んで成り、ページサ
イズビットマップメモリとして使用される。メモリ220
の中の各メモリの位置が、最終的に印刷されたページの
上での正確な位置１つ１つに対応する。RIM 16はRIバ
ス17を介してRIP 15に接続されており、RIP 15から拡
張されたフォントデータおよび図形データを充填され
る。RIM 16において行なわれる重要なプロセスの１つ
がアドレスされた語に関して行なわれる修正変更プロセ
スである。修正変更過程は16種類の論理演算から成り、
これを入って来るデータおよび既に一定のアドレスにあ
るデータに適用することができる。RI修正変更コードを
RIバス17の線RMC ０〜RMC3 221に提出することによっ
て１つの特定の修正変更機能が選択される。

前記修正変更コードがRMCレジスタ222の中に設定さ
れ、次にプログラム可能論理で構成される論理処理装置
（ALU）223に供給される。新たなデータ（ND）をDATAレ
ジスタ227からデータ線225を介してALU223に供給する一
方、既にメモリ220内にある旧データ（OD）がデータ出
力線226を介してALU223に供給される。ALU223における
処理結果（MD）が線224を介してメモリ220に書込まれ
る。

下の表は、修正変更機能の幾つかをそれと関連するRM
コードおよび対応する論理機能と共に示す。

RIバス17が多重送信式バスであるため、レジスタ中の
個別のアドレスとデータをクロックする必要がある。こ
のためRIバス17はアドレス／データバスバッファ228に
接続されており、RIバス17に対してアドレスが提出され
ると、そのアドレスはバッファ228を介してアドレスレ
ジスタ229に供給される。データが提出されると（１ク
ロックサイクル遅れて）、前記データがバッファ228を
介してDATOレジスタ227に記憶される。データインレジ
スタ230（RIPに関しては「イン」だがRIMに関しては
「アウト」になる）が加算されて、メモリ220から出る
データで先に提出されたアドレスに属するものをRIバス
17に設定できるようにする。

RIM16の制御はメモリ制御回路231によって行なわれ
る。メモリ制御回路231はRAV信号に応答して幾つかの動
作を開始する状況シーケンサを含んでおる。これらの動
作の中にはアドレスのクロックイン、それに関連するデ
ータのクロックイン、修正変更コードのクロックインRI
バス17の先のアドレスに属するデータの設定がある。ま
たメモリ制御回路231は、バス状況シーケンサと同期化
されたメモリ状況シーケンサも組込んでいる。メモリ状
況シーケンサの初期化は、再生（リフレッシュ）要求ま
たはメモリアクセス用バスサイクルによって行なうこと
ができる。再生サイクルを実行する場合は、次のバスサ
イクルは延期する必要がある。回路231はプログラム可
能論理を使用している。

メモリ220は256Kダイナミックメモリチップから構成
され、16ビットの256K語から成る「バンク」６個で組織
されている。バンクの選択はアドレスマルチプレクサ23
2のアドレス線A18,A19,A20を復号化することで行なう。
１つのバンクのメモリ位置のアドレッシングを、アドレ
ス線A0〜A7,A16と制御回路231からの行アドレスストロ
ーブ（RAS）の生成とによって行なう。その後アドレス
線A8,A15,A17がアドレスマルチプレクサ232を介してメ
モリアドレス線に供給され、列アドレスストローブ（CA
S）も制御回路231によって発生される。

ダイナミックメモリを使用しているため、メモリ220
の全メモリ位置を少なくとも４ミリセカンド１回再生す
る必要がある。これは「RASオンリー」サイクルを周期
的に加えることによって行なう。このサイクル中に行ア
ドレスが全バンクに提出される。行での再生アドレスは
各再生サイクル毎に１増される９ビットカウンタを介し
て誘導される。

RIバス17のPROのFF線を作動することによって、正常
再生サイクルが割り込みを受けて、RIP15が次のサイク
ルの最小サイクル時間の生成を保証する。次にアドレス
されていないメモリバンクが、RIバス17のアドレスを使
用して再生を行なう。アドレスされたバンクでは、選択
アドレスへのアクセスによって再生が行なわれる。

１ページ１コピーのみ作成する場合は、「CLEAR」修
正変更コードがRIM16の読出し中にRIバス17に設定され
る。それは読出し後は、RIM16を完全にゼロで充填しな
ければならにためである。もしそのページをもう一度印
刷するために保持すべき場合は、RIバス17に「ノーオペ
レーション」（NOP）修正変更コードを設定することに
なる。

図形命令ビットマップ充填器28（第２図）は、CHAR,MCHAR,LIN
E,CIRCLE等、種々のテキスト命令および図形命令を実行
するように構成される。

これらの命令は全てマイクロPROM71（第６図）に記憶
されているもので、CPU 43へのマイクロ命令として実
行される。これらの命令のアルゴリズムは、ビットマッ
プ充填速度をできるだけ高くできるように作成する。

CHARは文字をビットマップメモリ16の正しい位置に配
置するための命令である。文字のワード境界とビットマ
ップメモリのワード境界は一致しないのが普通であるた
め、変位を行なう必要がある（第９図参照）。フォント
メモリ13では、文字201のビットマップ表示200が16ビッ
ト語で記憶されている。普通は１つの文字が203,204,20
5で示したような複数の16ビット語を含む。ここでは文
字201の角の点202を基準点としている。最初の16ビット
語203が16ビット含んでおり、その最初のビットを
「０」で、最後のビット「Ｆ」で示す。従って最初の語
のビット表示は 0000 0000 0001 1111である。

この文字201をビットマップメモリ16の所望のｙ位置
に置いた場合、ビットマップメモリのワード境界207が
文字201のワード境界０′と一致することはほとんどな
い。従って文字201のビットマップ表示を図中△ｙで示
されるように（ｎ）の数だけ変位する作業が必要とな
る。

マイクロ命令のレベルでは、この目的のために次の順
序の作業が必要となる。

回転：ビット０からビットＦまで△ｙだけ回転する
（n:＝△ｙ）組合せ：マスク＝１回転：マスク＝０回転しない MCHARは文字をビットマップメモリ16に反転して入れ
る命令である。文字のビットマップ表示のVMEバスイン
タフェースによる読出しを逆の順序で行なう。ビットマ
ップメモリ16での文字のワード境界の変位を、CHARに関
して記載したのと同じ方法で行なう。反転を行なうため
の回路も、VMEバスインタフェースに収容しておく。

文字、線、円等をビットマップメモリ16に書込むため
に、フロントエンドシステムは幾つかのオーバーレー選
択肢を備える（第10図）。この選択肢をＶの文字（21
0）に関して概略的に表わしたのが第10図である。斜線2
11はRIM16の内容が変更されていないことを意味する。R
IMの「０」が「白を」、RIMの「１」が「黒」を生み出
すと仮定する。

WRITE:RIM16の既存内容を「０」にし、文字のビットマ
ップ表示を１で書込む（212）。

INVERT:RIM16の既存内容を「１」にし、文字のビットマ
ップ表示を０で書き込む（216）。

PAINT:RIMの内容が消去されず、文字の１がRIMの内容と
「OR」機能を受ける（213）。

MASK:文字がゼロを含んでいる個所でRIMの内容を「０」
にし、文字が１を含んでいる個所はRIMの内容をそのま
まにする（214）。

ERASE:文字が１を含んでいる個所でRIMの内容を「０」
にし、文字がゼロを含んでいる個所RIMの内容をそのま
まにする（215）。

INVERTING PAINT:文字が「０」を含む個所でRIMの内容
をそのままとし、文字が「１」を含む個所でRIMの内容
を反転する。

本発明は上述の方法および実施態様に限定されるので
はなく、当業者であれば多くの方法で実施することがで
きる。これらも全て本発明の特許請求の範囲に該当する
ものである。

【図面の簡単な説明】

第１図はフロントエンドシステムの略図、第２図はラス
タイメージプロセッサの実行し得る各種プロセス図、第
３図はラスタイメージプロセッサを示す略図、第４図は
VMEバスインタフェースを示す略図、第５図はレーザ走
査モジュールインタフェースを示す略図、第６図はラス
タイメージプロセッサの16ビットプロセッサシステムを
示す略図、第７図はラスタイメージバスインタフェース
を示す略図、第８図はVMEバスインタフェースのVMEマス
タインタフェースを示す略図、第９図はビットマップメ
モリへの文字配置方法を示す図、第10図はビットマップ
メモリにおいて可能な幾つかの動作の結果を示す図、第
11図はラスタイメージメモリを示す略図、第12図はレー
ザプリンタの断面図、第13図は２ページ印刷する場合の
時間図、第14図は本発明による装置の各種機能に関する
時間図である。 10……フロントエンドプロセッサ、12,13……メモリ、1
5……ラスタイメージプロセッサ、 16……ビットマップメモリ、460……制御回路、461……
フロントエンドシステム、462……露光装置。

Claims

(57)【特許請求の範囲】

【請求項１】固定撮像部を有する画像形成用媒体上に画
像を形成し、かつその画像を１マシンサイクル時間に対
応する繰り返し頻度で受容シートに転写するよう構成さ
れているラスタ出力スキャナを用いて情報を印刷するた
めの装置であって、前記ラスタ出力スキャナは、撮像部が所定位置にある時
ページ設定信号に応答して印刷を開始する制御装置も含
み、かつページ設定信号を送出し得るフロントエンドシ
ステムに接続されており、前記フロントエンドシステム
がフロントエンドプロセッサと、メモリと、ラスタイメ
ージプロセッサと、ページサイズビットマップメモリと
を含み、また該システムが多数の微細部分を有している
複合ページに関する符号化情報を受信するよう構成され
ており、前記ラスタイメージプロセッサが、前記複合ペ
ージに関する符号化情報を復号し、かつそれをビットマ
ップメモリのビッオマップメモリの対応場所に入れるよ
うに構成されており、前記ラスタ出力スキャナがページ
設定信号から一定時間の後にビットマップメモリから発
生する電気信号に応答して固定撮像部を１行ずつ画像の
通りに露光する露光装置を含んでいる印刷装置におい
て、前記フロントエンドプロセッサが、復号化信号に基づき
前記複合ページの復号化時間を計算する予測装置を備え
ており、前記フロントエンドプロセッサは計算された復
号化時間が１マシンサイクルより長い際にページ設定信
号の発生を１マシンサイクル時間又はその整数倍の時間
延期することを特徴とする装置。
【請求項２】固定撮像部を有する画像形成用媒体上に画
像を形成し、かつその画像を１マシンサイクル時間に対
応する繰り返し頻度で受容シートに転写するよう構成さ
れているラスタ出力スキャナを用いて情報を印刷するた
めの装置の方法であって、前記ラスタ出力スキャナは、撮像部が所定位置にある時
ページ設定信号に応答して印刷を開始する制御装置も含
み、かつページ設定信号を送出し得るフロントエンドシ
ステムに接続されており、前記フロントエンドシステム
がフロントエンドプロセッサと、メモリと、ラスタイメ
ージプロセッサと、ページサイズビットマップメモリと
を含み、また該システムが多数の微細部分を有している
複合ページに関する符号化情報を受信するよう構成され
ており、前記ラスタイメージプロセッサが、前記複合ペ
ージに関する符号化情報を復号し、かつそれをビットマ
ップメモリのビットマップメモリの対応場所に入れるよ
うに構成されており、前記ラスタ出力スキャナがページ
設定信号から一定時間の後にビットマップメモリから発
生する電気信号に応答して固定撮像部を１行ずつ画像の
通りに露光する露光装置を含んでおり、前記方法は、ページ設定信号と同時に印刷の形成を開始
する段階と、前記複合ページに関する符号化情報をフロ
ントエンドシステムに記憶させる段階と、該符号化情報
を拡張し、拡張した情報をビットマップメモリの対応場
所に記憶させる段階と、ページ設定信号の送出から一定
時間後にビットマップメモリを読みだしてその読み出し
情報を用いて固定撮像部を画像の通りに１行ずつ露光す
る段階とを含んでおり、符号化情報に基づく予測アルゴリズムを用いてこの情報
を微細フォーマットしてそれをビットマップメモリに要
する復号化時間を測定し、測定した復号化時間に基づい
てページ設定信号を１マシンサイクル時間又はその整数
倍の時間延期することを特徴とする方法。
【請求項３】複合ページ上に出て来る各文字の個別の微
細フォーマット時間を測定し、これらの各文字の個別の
微細フォーマット時間を全部合計することによって情報
の微細フォーマットに要する時間を測定することを特徴
とする、特許請求の範囲第２項に記載の復号化時間測定
方法。
【請求項４】一定の大きさの文字をビットマップメモリ
に入れるのに要する平均時間として文字時間又は平均処
理時間を測定し、該ページに出て来る文字の数をその大
きさ毎に測定し、これらの文字時間に関連数を掛けて合
算することによってビットマップメモリ充填時間を測定
することを特徴とする、特許請求の範囲第２項又は第３
項に記載の復号化時間測定方法。