JP2575227B2

JP2575227B2 - 印刷装置

Info

Publication number: JP2575227B2
Application number: JP13979690A
Authority: JP
Inventors: 昌登長田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPH0433872A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、印刷用データを画像メモリに格納し、これ
を読出しながら用紙上に印刷を行なう印刷装置に関す
る。

（従来の技術）コンピュータやワードプロセッサ等の上位制御装置に
よって作成された印刷用データを、用紙上に印刷する装
置としては、電子写真方式のプリンタ、サーマルプリン
タ、ワイヤドット式プリンタ等、種々のものが知られて
いる。

第２図に、従来の電子写真方式を採用した印刷装置の
ブロック図を示す。

この装置は、上位制御装置１にインタフェース２を介
して接続されたシステムバス３に対し、プロセッサ４、
プログラムメモリ５、ワーキングメモリ６、フォントメ
モリ７、画像メモリ８及びプリントエンジンインタフェ
ース９が接続された構成のものである。プリントエンジ
ンインタフェース９には、プリントエンジン10が接続さ
れている。

上位装置１は、印刷用データを作成するコンピュータ
やワードプロセッサ、画像読取装置等の装置である。イ
ンタフェース２は、いわゆるRS232Cインタフェースやパ
ラレルインタフェース等から構成される既知の回路であ
る。プロセッサ４は、この印刷装置全体の制御を行なう
回路で、その実行用プログラムがプログラム５に格納さ
れている。ワーキングメモリ６は、インタフェース２に
より送受信されたデータを記憶管理するためのメモリで
ある。フォントメモリ７は、上位制御装置１から送り込
まれた文字キャラクタコードやその他のコードを、印刷
用のフォントデータに変換するメモリである。

又、画像メモリ８は、編集処理されイメージ化された
印刷用データを、例えば１ページ分格納するランダム・
アクセス・メモリから構成される。プリントエンジン10
は、画像メモリ８に格納された印刷用データに基づい
て、印刷用の用紙に印刷を行なう装置で、用紙搬送系や
電差写真プロセス等を含む装置である。プリントエンジ
インタフェース９は、プロセッサ４の指示に従って画像
メモリ８から印刷用データ9aを読出してプリントエンジ
ン10に転送し、あるいはプリントエンジン10から出力さ
れるプリントコトローラ信号9bを受け入れ、これをプロ
セッサ４等に送信するインタフェース回路である。

以上のような印刷装置は、上位制御装置１からインタ
フェース２を介して受信された制御コマンドや文字キャ
ラクタコード、グラフィックコマンド、ビットイメージ
データ等を、必要に応じてワーキングメモリ６に一時格
納し、プロセッサ４を制御に従ってイメージ化された印
刷用データを画像メモリ８上に作成する。

こうして作成された画像メモリ８内の印刷用データ
は、次のように処理される。

第３図は、従来の画像メモリからの印刷出力の読出し
動作を説明する概念図である。

図に示すように、画像メモリ８に対して読出しアドレ
ス8aが入力すると、画像メモリ８中の各ラスター，
，，…に対応するデータが順に読出され、これが
その順番に印刷されて、（，，，…）印刷出力
20を得る。即ち、画像メモリ８から読出されたデータ
は、各ラスター毎にビットストリーム化して第２図のプ
リントエンジン10に送り込まれ、その読出しと１対１に
対応した印刷動作が行なわれて印刷出20が得られる。
尚、通常、画像メモリ８からのデータの読出しは、ビッ
ト単位でなくワード単位で行なわれる。

第４図は、従来の画像メモリからの印刷出力の読出し
方法をより具体的に示した説明図である。

図のように、画像メモリは、各ラスター，…毎に
それぞれ１ワード（例えば８ビット）単位で区切られて
いる。データは、このワード単位で順番に、（１），
（２），（３）…というように読出され、その右側に示
したような印刷出力が得られる。

この図からも分るように、画像メモリ８に格納された
データとその印刷出力20とは、完全に１対１に対応して
いる。通常、画像メモリ８は、１ページ分程度の印刷出
力20が可能なメモリ容量に設定されており、印刷出力中
の情報量が非常に少ない場合でも、必ずいったん１ペー
ジ分の印刷用データが画像メモリ８に格納され、その後
印刷を行なうという処理がなされていた。

ところで、電子写真方式の印刷装置においては、外周
に感光体層を形成した感光ドラムを一定速度で回転させ
ながら、その感光体上に印刷用データに対応する静電潜
像を形成していく。その静電潜像は、トナーを用いて現
像されて用紙上に転写され定着されるが、このような印
刷工程は連続した動作で行なわれ、中断することができ
ない。従って、通常、画像メモリ８に印刷用データを完
全に編集し終わってから、用紙の搬送を開始し印刷工程
を始動するようにしている。

第５図は、このような印刷工程を実行するプリントエ
ンジンの動作説明図である。

図において、トレー11a,11bには、印刷されるべき用
紙12が収容されている。この用紙12は、ホッピングロー
ラ13aあるいは13bによって引き出され、搬送路14上を搬
送される。

搬送路14の前方には、感光ドタム15と、その外周に静
電潜像を書込む書込み装置16が配置されている。この書
込み装置16は、例えば発光ダイオードアレイあるいはレ
ーザヘッド等から構成される。

この装置では、用紙12が搬送路14を搬送され、転写位
置W₀に達すると、感光ドラム15上のトナーが転写され、
図示しない定着器によって定着されて排出される。通
常、用紙12は、搬送路上の１点W_Pにおいて、図示しない
レジストローラによっていったん搬送を停止されて待機
し、書込み装置16による静電潜像の書込み開始と同時に
搬送が再開される。即ち、感光ドラム15がl₀だけ（角度
αだけ）回転する間に、用紙12がl₀′だけ搬送されてち
ょうど転写位置W₀に達する。

このようなタイミングを制御するために、第２図の画
像メモリ８から書込み装置16へ印刷用データを転送する
タイミングは、ホッピングローラ13aが用紙12をl₁だけ
搬送し、あるいはホッピングローラ13bが用紙12をl₁＋l
₂だけ搬送した後となる。

第６図は、画像メモリへのデータの書込みとデータを
読出すタイミングを表わすタイムチャートである。

図のように、時刻t₀に書込みを開始し、１ページ目の
印刷用データの画像メモリへの書込みが時刻t₁に終了す
ると、時刻t₂で第５図のホッピングローラ13aあるいは1
3bが用紙12の搬送を開始する。その後、時刻t₃まで待機
した後、その１ページ目の印刷用データの画像メモリか
らの読出しが開始される。時刻t₂〜t₃までの間に、第５
図に示したトレー11a,11bから引き出された用紙12が、
搬送路14上の１点W_Pまで搬送される。そして、レジスト
ローラ等によりタイミングを合わせて転写位置W₀（第５
図）へ向けて搬送される。こうして第１ページ目の印刷
工程が進められる。

一方、画像メモリへの印刷用データの書込みと読出し
を交互に行なうと、プリントエンジン側の待ち時間が増
加する。

従って、処理の高速化のために、第１ページ目のデー
タの読出しが開始され、その読出しが終了する前に、２
ページ目のデータの書込みが開始される。時刻t₃から時
刻t₃′までの時間は、１ページ目の読出しが開始され
て、２ページ目のデータを書込むための一定のメモリエ
リアを確保するための時間である。通常、図のように、
画像メモリからのデータの読出し時間と画像メモリへの
書込み時間とを比較すると、書込みの場合にはライトマ
ージンのチェックや書込みアドレス計算、フォントメモ
リのアクセス等の時間が必要となり、合計処理時間はや
や長めになる。

このような点を考慮すると、従来、画像メモリを最大
限に有効に利用しようとした場合、書込み動作を基準に
して動作タイミングを設定する必要がある。

第７図は、従来の画像メモリ書込み動作のタイミング
を表わすタイミングチャートである。

図にように、画像メモリへの１ページ分の書込み動作
に毎に、それぞれ，，…という符号を付すと、
各書込み動作の間に、それぞれt_x1の時間だけ待ち時間
を設ける必要がある。

この待ち時間は、即ち第６図に示した時刻t₁〜t₃′ま
での間の時間であり、用紙の搬送と画像メモリからの一
定量のデータの読出しを待つ時間である。従って、画像
メモリのメモリ容量を１ページ分とした印刷装置におい
ては、この第７図に示したタイミングが最大効率のタイ
ミングであり、これ以上の高速化を図ることができなか
った。

これに対して画像メモリを２ページ分設ければ、１ペ
ージ分の画像メモリからデータの読出しと印刷を行なっ
てる間に、もう１ページ分の画像メモリにデータの書込
みを行なうことができ、第７図に示した待ち時間t_x1〜t
_x5を無くすことができる。

第８図は、そのような最も望ましい画像メモリの書込
み動作を示すタイミングチャートである。

この図に示すように、画像メモリの容量アップにより
印刷の高速化を図ることができる。ところが、画像メモ
リの容量アップは装置のコストを上昇させる原因とな
る。特に、印刷画像の解像度が上がれば上がるほど大容
量の画像メモリが必要となり、１ページ分の容量の画像
メモリを有する印刷装置と、２ページ分の容量の画像メ
モリを有する装置との価格差はますます大きくなる。

従来、以上の点に着目して、画像メモリの容量増大を
伴なわずに印刷の高速化を図った印刷装置を提供するた
めに、特願昭63−053555号公報等に係る発明が紹介され
た。

第９図は、その発明に係る印刷装置の一例を示すブロ
ック図である。この装置の全体構成は、第２図と同様の
ものであるが、この装置においては、図に示したような
印刷制御部40によって、画像メモリ30のデータの書込み
と読出しが制御される。

この装置には、印刷用データ60を受け入れるブロック
判定部41と、そのデータの画像メモリ30への書込みアド
レスを割り当てるメモリブロック割り当て制御部42と、
ブロックアドレスを発生するブロックアドレス発生部43
と、所定のアドレス変換等を行なうアドレス変換部44
と、画像メモリ30への書込みデータの入力あるいは読出
しデータの出力経路を切り換える接続切換回路45と、印
刷部50とが設けられている。

第10図を用いて、この装置の原理的な動作説明を行な
う。

第10図において、この例は、２枚の仮想ページ，
の印刷が要求されている場合を示している。

先ず、ここで仮想ページととをそれぞれ複数のブ
ロック62,62′に分割する。このブロックは、例えば１
つが128×128ビット構成のブロックとする。このように
して、仮想ページを複数のブロックに分割すると、各ブ
ロックはそれぞれ、空白データのみからなる空白ブロッ
ク62′と、有効データを含む有効ブロック62とに分類さ
れる。そして、第９図に示した印刷制御部40は、画像メ
モリ30に対し、各仮想ページ，の有効データを含む
有効ブロック62のみを書込むようにする。このようにす
れば、それぞれ仮想ページ，のイメージはバラバラ
に分解されてしまうが、１ページ分の容量の画像メモリ
30に対し、２ページ分の有効ブロック62が十分余裕をも
って格納されることになる。

このようにして、画像メモリ30に印刷用データを書込
んだ後、その第10図右側に示すような印刷出力，を
得るためには、仮想ページの第１番目のブロック（座
標（0,0）のブロック）が空白ブロック62′であるか否
かを判断し、空白ブロックであれば第９図のメモリブロ
ック割り当て制御部42がそこに空白データを生成して印
刷部50に向けて出力し、有効ブロック62であれば画像メ
モリ30からその有効ブロックに対応するデータを読出し
て印刷部50に出力するようにする。

これにより、仮想ページとに対応する印刷出力
と印刷出力を再現することができる。又、これにより
仮想ページの印刷出力を印刷中に、仮想ページの
印刷用データの画像メモリ30への書込みを並行して行な
うことができ、処理の高速化を図ることができる。

（発明が解決しようとする課題）ところで、第９図において、画像メモリ30をちょうど
印刷用紙の１ページ分程度の大きさに選定した場合、１
ページ内に均一に印刷するデータが存在する場合、従来
通り、印刷内容とメモリとを１対１に対応させて印刷す
る方式と、印刷速度があまり変わらなくなってしまう。
即ち、有効ブロックの数が増加し、空白ブロックが極め
て少ないような印刷用データでは、第９図に示した装置
を用いた効果が得られない。

また、所定の容量に設定された画像メモリ30に対し、
多くの仮想ページを割付けた場合、各仮想ページが非常
に多くの有効データを含む場合、やはり十分な印刷速度
の向上を図ることができない。このような場合、その使
用状況に適したメモリ容量を設定し、画像メモリ30の増
設等を図ることが好ましい。

第９図に示す装置では、少量の画像メモリを追加する
ことで、大きな速度改善を図ることが可能となる。

ところが、画像メモリを増設すれば、予め、一定の容
量の画像メモリへの書込みを想定して動作する、メモリ
ブロック割当て制御部42の動作プログラムを変更しなけ
ればならない。実際に、画像メモリの増設量は、その使
用状況や用途、許容されるコスト等を加味すると、ユー
ザー毎に多様であり、個々のユーザーの任意のメモリ増
設に対しプログラムを変更するのは、煩雑であって実用
的でない。

本発明は以上の点に着目してなされたもので、印刷内
容や用途に応じて画像メモリの容量を自由に変更し、煩
雑なプログラム変更等をせずに印刷の高速化を図ること
ができる印刷装置を提供することを目的とするものであ
る。

（課題を解決するための手段）本発明の印刷装置は、印刷用データを格納する画像メ
モリと、この画像メモリに印刷用データを書込む印刷制
御部と、前記画像メモリから印刷用データを読出しなが
ら印刷を行なう印刷部とを有し、前記印刷制御部は、印
刷出力に対応させて仮想的に設定された１ページ分の画
像から成る仮想ページを、複数のブロックに分割して、
その各ブロック毎に、それが空白データのみから成る空
白ブロックか、有効データを含む有効ブロックかを判定
するブロック判定部と、前記ブロック判定部の判定結果
に基づいて、前記有効ブロックのみを選択して、そのブ
ロック単位で新たなブロックアドレスを割当てて、前記
画像メモリにデータの書込みを行なう書込み制御部と、
前記有効ブロックの前記仮想ページ中でのブロックアド
レスと、前記有効ブロックを書込んだ前記画像メモリの
ブロックアドレスとを対応付け、かつ、前記仮想ページ
中で、前記有効ブロックと前記空白ブロックとを識別す
るマッピングフラグと、前記画像メモリに書込まれた有
効ブロックの属する仮想ページを識別するページ識別フ
ラグとを格納したアドレス変換部と、前記画像メモリの
実装容量に従って、メモリ容量を設定して表示する画像
メモリ容量設定部と、前記メモリブロック割当て制御部
が前記画像メモリにアクセス動作を行なう際、前記最大
メモリ容量を参照して、アクセス動作の当否を判定し、
判定結果を前記メモリブロック割当て制御部に通知する
画像メモリアドレス判定部とを設けたことを特徴とする
ものである。

（作用）本発明の印刷装置は、印刷すべきページをブロックに
分割し、空白ブロックと有効ブロックとに区別して、有
効ブロックのみを画像メモリに格納する。そして、印刷
の際は、アドレス変換部を参照して、空白ブロックを補
充しつつ有効ブロックを読出して印刷を行なう。上記書
込み制御の際、メモリブロック割当て制御部は、最大メ
モリ容量をその都度参照し、有効ブロックに割当てた新
たな書込みアドレスの当否を判定する。これにより、画
像メモリの実装容量を変更しても、最大メモリ容量の設
定変更のみで、書込みアドレスの割当て範囲を自由に増
減できる。

（実施例）以下、本発明を実施例によって具体的に説明する。

第１図は、本発明の印刷装置の実施例を示すブロック
図である。この装置の全体構成は、第２図と同様のもの
であるが、この装置においては、図に示したような印刷
制御部40によって、画像メモリ30のデータの書込みと読
出しが制御される。

この装置には、印刷用データ60を受け入れるブロック
判定部41と、そのデータの画像メモリ30への書込みアド
レスを割り当てるメモリブロック割り当て制御部42と、
ブロックアドレスを発生するブロックアドレス発生部43
と、所定のアドレス変換等を行なうアドレス変換部44
と、画像メモリ30への書込みデータの入力あるいは読出
しデータの出力経路を切り換える接続切換回路45と、最
大メモリ容量を設定して表示する画像メモリ容量設定部
46と、メモリブロック割当て制御部42の割当てた書込み
アドレスの当否を判定する画像メモリアドレス判定部47
と、印刷部50とが設けられている。

第１図において、印刷用データ60は、その仮想ページ
61について見た場合、多数のブロック62に分割され構成
されている。

書込み動作を行なう場合そのデータは、１ワード（例
えば８ビット）単位で、ブロック判定部41と接続切換回
路45とに入力する。ブロック判定部41は、仮想ページ61
を構成する各ブロック62が空白ブロックが有効ブロック
かを判定する回路である。即ち、ブロック判定部41に設
けられた比較器41bには、書込みデータと基準値41a（空
白データのレベルに設定されたデータ）とが入力する。
そして、１ブロック分のデータについてこの比較を行な
った後、その判定結果がメモリブロック割り当て制御部
42に対して出力される。

メモリブロック割り当て制御部42は、画像メモリ30へ
のデータの書込み等を制御するマイクロプロセッサ等か
ら構成される回路である。このメモリブロック割り当て
制御部42は、比較器41bの出力した判定結果を基に、仮
想ページ61のブロックが全て空白データのみからなる空
白ブロックである場合、そのデータの画像メモリ30への
書込みを阻止し、有効データを含む有効ブロックの場合
に接続切り換え回路45を介して、画像メモリ30に入力す
る書込みデータを所定のアドレスに書込むよう制御す
る。

ブロックアドレス発生部43は、仮想ページ61のデータ
を１ワードずつ読出すために、そのアドレスを発生しメ
モリブロック割り当て制御部42に出力する回路である。

アドレス変換部44は、仮想ページ61のブロックアドレ
ス順に、各ブロックが有効ブロックか空白ブロックかを
識別するマッピングフラグＴと、各有効ブロックを書込
んだ画像メモリ30のブロックアドレスRMとを対応付ける
ためのアドレス変換用メモリ44aを有している。このア
ドレス変換用メモリ44aは、複数の仮想ページ分のフラ
グ等を格納できる容量を備えている。又、この他に、画
像メモリ30のブロックアドレス順に、そのブロックアド
レスにはどの仮想ページの有効ブロックが書込まれてい
るかを識別するページ識別フラグP₁〜P_Xを格納するため
の、空きブロック指示用メモリ44bを備えている。

尚、この空きブロック指示用メモリ44bは、本発明の
場合、画像メモリ30の増設に対応できるよう、例えば、
装置に実装可能な最大の画像メモリ容量に対するブロッ
クアドレスを格納できる大きさとする。

画像メモリ容量設定部46には、例えば、ディップスイ
ッチやレジスタ等から成る最大メモリ容量表示器46aが
設けられている。この最大メモリ容量表示器46aには、
現実に装置の実装されている画像メモリの実装容量に従
って、例えば画像メモリの最大アドレスを設定してお
く。

画像メモリアドレス判定部47には、比較器47aが設け
られ、この比較器47aには、先に説明した最大メモリ容
量表示器46aの出力と、メモリブロック割当て制御部42
の発生する画像メモリブロックアドレスとが、入力する
よう結線されている。この比較器47aは、比較結果を、
メモリブロック割当て制御部42に向けて出力するよう構
成されている。画像メモリブロックアドレスは、メモリ
ブロック割当て制御部42が、画像メモリ30をアクセス動
作する際に発生する。比較器47aは、この画像メモリブ
ロックアドレスが、最大メモリ容量表示器46aで表示さ
れた画像メモリ30の最大アドレスよりも大きい場合に
は、アクセスを禁止すべくメモリブロック割当て制御部
42に通知する構成とされている。

メモリブロック割り当て制御部42は、アドレス変換部
44を参照しながら、画像メモリ30に、各仮想ページのデ
ータを書込み、かつ、そのデータを接続切り換え回路45
を介して印刷部50に向けて読出す。印刷部50は、第５図
で説明したような機構のプリントエンジンである。

以上の構成の本発明の印刷装置は次のように動作す
る。

先ず、アドレス発生部43から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部42はこの
アドレス順に仮想ページ61のデータをワード単位で読出
し、ブロック判定部41において得られた判定結果に基づ
き、空白ブロックを構成するデータの場合には画像メモ
リ30への書込みを行なわず、有効ブロックを構成する場
合には画像メモリ30への書込みを行なう。読出されたデ
ータが有効ブロックに含まれるデータであるという判定
結果が、メモリブロック割り当て制御部42に入力する
と、メモリブロック割り当て制御部42はアドレス変換部
44のアドレス変換用メモリ44aを参照する。

第11図に、アドレス変換部の詳細な動作説明図を示
す。

このアドレス変換用メモリ44aには、今、読出された
データを含むブロックが、空白ブロックが有効ブロック
かを示すマッピングフラグＴと、そのブロックを書込む
画像メモリ30のブロックアドレスRMとが格納されてい
る。有効ブロックを構成する最初のデータを画像メモリ
30に格納する場合、マッピングフラグは初期値ゼロであ
り、画像メモリ30のブロックアドレスRMも未定である。
そこで、この場合には、マッピングフラグを１にし、画
像メモリ30のブロックアドレスRMには画像メモリ30の最
初のブロックアドレスを書込み、次いでその１ワード分
のデータを画像メモリ30のそのブロックアドレスに書込
む。

その１ワード分のデータに続いて、仮想ページ61から
連続して読出される１ブロック分のデータは、全て同一
の有効ブロックに含まれ、マッピングフラグＴを参照し
た場合、それが１であって、マッピング済みであること
を示すから、アドレス変換用メモリ44aに既に書込まれ
たブロックアドレスRMにそのデータを書込んでいく。
尚、画像メモリ30については、図示しないアドレスポイ
ンタが設けられ、１ワード分のデータが書込まれる毎に
インクリメントされて書込みアドレスが制御されるもの
とする。

一方、画像メモリ30の所定のブロックアドレスに仮想
ページ61の所定の有効ブロックが書込まれると、アドレ
ス変換部44の空きブロック指示用メモリ44bには、その
画像メモリ30の各ブロックアドレス毎に、どの仮想ペー
ジのデータが格納されたかを識別するために、ページ識
別フラグが書込まれる。このページ識別フラグは、マッ
ピングフラグと同様に、マッピングされていれば１、マ
ッピングされていなければゼロ、という内容のものであ
る。従って、画像メモリ30の各ブロックについて、ペー
ジ識別フラグが全てゼロの場合には、なにもマッピング
されていないブロックであることが分り、いずれかのペ
ージ識別フラグが１であれば既にマッピングされたブロ
ックであることが分る。新たに有効ブロックを書込むブ
ロックアドレスを割当てる場合、この空きブロック指示
用メモリ44bを参照する。

この空きブロック指示用メモリ44bを参照する際に
は、画像メモリアドレス判定部47において、先に説明し
た判定を行なう。

即ち、比較器47aは、メモリブロック割当て制御部42
が出力した画像メモリブロックアドレスと、最大メモリ
容量表示器46aから出力される画像メモリ30の最大アド
レスとを比較し、例えば、画像メモリブロックアドレス
のほうが大きい場合に、ハイレベルの信号をメモリブロ
ック割当て制御部42に出力する。メモリブロック割当て
制御部42は、この判定結果に従って、万一、画像メモリ
30の実装容量以上の画像メモリブロックアドレスを発生
した場合、画像メモリ30のアクセス動作を抑止する。

従って、画像メモリアドレス判定部が、画像メモリブ
ロックアドレスを正当なものと判定した場合、メモリブ
ロック割当て制御部42は、通常の処理に従って、画像メ
モリ30への有効ブロックの書込みあるいは読出しを実行
する。このようにすれば、メモリブロック割当て制御部
42は、画像メモリ30の容量を意識することなく、画像メ
モリ30へのアクセスが可能となる。

ユーザーは、印刷用データの用途や内容に応じて、印
刷速度の向上を図るべく、コスト上許される範囲で、任
意の量だけ画像メモリ30の実装容量を増加させることが
できる。この場合にも、メモリブロック割当て制御部42
の動作プログラム自体は変更する必要がなく、単に最大
メモリ容量表示器46aの設定内容を変更すれば足りる。
如何なる範囲で経済的に印刷速度の向上が図れるか、最
大メモリ容量表示器46aの設定内容を種々変更して、実
験的に求めることも可能である。

このようにして、第１図のアドレス発生部43が１ペー
ジ分のアドレスをメモリブロック割り当て制御部42に供
給すると、１ページ分の仮想ページの画像メモリ30への
データ書込みが完了する。そして、続いて次の仮想ペー
ジのデータの書込みが行なわれる。

これと並行して、既に書込まれたページの印刷を実行
することができる。この場合には、先ず、第１図のアド
レス発生部43が仮想ページ61のラスター方向にアドレス
を発生させる。メモリブロック割り当て制御部42は、こ
のアドレスを基にアドレス変換部44のアドレス変換用メ
モリ44aを参照する。

ここで、そのブロックアレスに対応するマッピングフ
ラグＴが１であれば、それに対応する画像メモリ30のブ
ロックアドレスRMを参照して、画像メモリ30からその有
効データを読出し、接続切り換え回路45を介して印刷部
50に印刷用データを出力する。又、アドレス変換用メモ
リ44aを参照して、そのマッピングフラグＴがゼロであ
る場合には、メモリブロック割り当て制御部42が自ら空
白データを生成し、これを接続切り換え回路45を介して
印刷部50に出力する。

このような動作を、１ブロック単位で順に実行すれ
ば、第10図に示したように、仮想ページ61上のイメージ
を印刷出力として再生することができる。読出しが完了
すると、その仮想ページのマッピングフラグＴは全てゼ
ロクリアされ、次の仮想ページの書込みを可能にする。

上記のような印刷制御の場合にも、メモリブロック割
当て制御部42が、画像メモリ30の実装容量を越える画像
メモリブロックアドレスを発生しないよう、画像メモリ
アドレス判定部47が、そのアクセス動作の当否を判定す
る。具体的な動作は、画像メモリ30への書込み動作と同
様である。

本発明は以上の実施例に限定されない。

アドレス変換部44は、上記のように有効ブロックの仮
想ページ61中でのブロックアドレスと、有効ブロックを
書込んだ画像メモリ30のアドレスとを対応付け、更に、
仮想ページ中で有効ブロックと空白ブロックとを識別す
るマッピングフラグを設け、又、画像メモリに書込まれ
た有効ブロックの属する仮想ページを識別するページ識
別フラグを設ければよい。

従って、第１図に示したように、アドレス変換用メモ
リ44aと空きブロック指示用メモリ44bとを、必ずしも別
々に設ける必要はない。

第12図には、アドレス変換部の変形例を示す。

このアドレス変換部は、仮想ページブロックアドレス
に対応して、ページ識別フラグP₁,P₂,P₃,P₄と、マッピ
ングフラグＴと、画像メモリブロックアドレスRMとを格
納するようにしている。

ここでは、例えば画像メモリに４ページ分（通常の画
像の場合、多くて４ページ程度が限度だから）の仮想ペ
ージが各のされるものとして、アドレス変換部を構成し
ている。即ち、ページ識別フラグはP₁〜P₄までの４ビッ
ト、これにマッピングフラグＴを１ビットと残り10ビッ
トのブロックアドレスRMが用意されている。

このようなテーブルをアドレス変換部44のメモリに格
納しておけば、第１図において説明した処理が実行され
る。

このようにテーブルデータを１つにまとめると、コン
トローラ信号の簡素化を図り、又、メモリ容量も少量化
できるので、この回路の高集積化（LSI化）も可能にな
る。又、マッピングフラグＴをデータ化すれば、４ペー
ジ分のマッピングフラグを２ビットで表示することもで
きる。

又、仮想ページの内容が更に簡単な場合には、より多
くの仮想ページの書込みが１ページ分の画像メモリ30に
対して可能となる。

第13図は、このように多数の仮想ページを書込む場合
のアドレス変換部の変形例を示す。

アドレス変換部のデータ幅は、第12図のものと同様16
ビットとし、ここではページ識別フラグP₁〜P_Xを必要な
ビット数取り、その次にマッピングフラグＴを１ビット
取って、ブロックアドレスRMに２つに分割し、次の16ビ
ットのデータを含めて１つのブロックアドレスを表示す
るようにしている。この場合、仮想ページブロックアド
レスは１つおきに設定されることはいうまでもない。

このような方法によって、アドレス変換部44自体の構
成を簡単にし、メモリブロック割り当て制御部42の動作
を簡潔にすることができる。

また、上記実施例では、画像メモリ容量設定部46の最
大メモリ容量表示器46aを、ディップスイッチ等で構成
した例を示したが、例えば、上位装置から画像メモリ30
の最大アドレスを転送し、これを格納するレジスタ等に
よって構成されていても差し支えない。また、オペレー
タが、キーボード等により入力するデータを保持するレ
ジスタ等から構成していても差し支えない。

画像メモリアドレス判定部47は、比較器47aで構成さ
れるよう説明したが、これは論理回路等から成るハード
ウェアによる比較器でもよく、又、プログラムによるソ
フトウェア的な比較器でもよい。そして、この画像メモ
リアドレス判定部47は、メモリブロック割当て制御部42
の中に内蔵されるようにしても差し支えない。

更に、印刷部の構成は電子写真のみならず、サーマル
プリンタ方式、ワイヤドット方式等いずれの方式のもの
でもよい。又、印刷制御部は、同様の性能を持つ種々の
回路におきかえて差し支えない。

（発明の効果）以上説明した本発明の印刷装置によれば、比較的小容
量の例えば１ページ分程度の画像メモリを使用して、２
ページ分以上の印刷用データを格納し、待ち時間等を短
縮して高速で印刷処理が可能になる。又、メモリ容量の
減少により印刷装置の低価格化を実現することができ
る。

更に、メモリブロック割当て制御部の動作プログラム
変更等を伴なわず、画像メモリの容量を任意に増設する
ことができるため、印刷状況や用途に応じて、印刷速度
の高速化のための最適なメモリ増設をユーザーレベルで
も行なうことが可能になる。これによって、装置の汎用
性を向上させ、用途に応じた有効利用を図ることができ
る。

【図面の簡単な説明】

第１図は本発明の印刷装置の実施例を示すブロック図、
第２図は従来の印刷装置のブロック図、第３図は従来の
画像メモリからの印刷出力の読出し制御を説明する概念
図、第４図は従来の画像メモリからの印刷出力の読出し
動作の具体例を説明する説明図、第５図はそのプリント
エンジンの動作説明図、第６図は従来の画像メモリの書
込み読出しタイミングを説明するタイムチャート、第７
図は従来の画像メモリの書込み動作を説明するタイムチ
ャート、第８図は望ましい画像メモリの書込み動作を説
明するタイムチャート、第９図は従来装置の一例を示す
ブロック図、第10図は第９図の装置の動作説明図、第11
図は本発明の装置のアドレス変換部の詳細な説明図、第
12図及び第13図は本発明の装置のアドレス変換部変形例
説明図である。 30……画像メモリ、40……印刷制御部、 41……ブロック判定部、 42……メモリブロック割り当て制御部、 43……アドレス発生部、44……アドレス変換部、 44a……アドレス変換用メモリ、 44b……空きブロック指示用メモリ、 45……接続切換回路、 46……画像メモリ容量設定部、 46a……最大メモリ容量表示器。 47……画像メモリアドレス判定部、 47a……比較器、50……印刷部、 60……印刷用データ、61……仮想ページ、 62……ブロック、Ｔ……マッピングフラグ、 RM……画像メモリブロックアドレス、 P₁,P₂‥P_X……ページ識別フラグ。

Claims

(57)【特許請求の範囲】

【請求項１】印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書込む印刷制御部と、前記画像メモリから印刷用データを読出しながら印刷を
行なう印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の
画像から成る仮想ページを、複数のブロックに分割し
て、その各ブロック毎に、それが空白データのみから成
る空白ブロックか、有効データを含む有効ブロックかを
判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、前記有効ブ
ロックのみを選択して、そのブロック単位で新たなブロ
ックアドレスを割当てて、前記画像メモリにデータの書
込みを行なうメモリブロック割当て制御部と、前記有効ブロックの前記仮想ページ中でのブロックアド
レスと、前記有効ブロックを書込んだ前記画像メモリの
ブロックアドレスとを対応付け、かつ、前記仮想ページ
中で、前記有効ブロックと前記空白ブロックとを識別す
るマッピングフラグと、前記画像メモリに書込まれた有
効ブロックの属する仮想ページを識別するページ識別フ
ラグとを格納したアドレス変換部と、前記画像メモリの実装容量に従って、最大メモリ容量を
設定して表示する画像メモリ容量設定部と、前記メモリブロック割当て制御部が前記画像メモリにア
クセス動作を行なう際、前記最大メモリ容量を参照し
て、アクセス動作の当否を判定し、判定結果を前記メモ
リブロック割当て制御部に通知する画像メモリアドレス
判定部とを設けたことを特徴とする印刷装置。