JP2610508B2

JP2610508B2 - ウインチェスタ型ディスクドライブ装置

Info

Publication number: JP2610508B2
Application number: JP63502506A
Authority: JP
Inventors: ヴィガミ，ビピン; ダンスタン，エリクソン
Original assignee: マイクロポリスコーポレーション
Priority date: 1987-02-26
Filing date: 1988-02-26
Publication date: 1997-05-14
Anticipated expiration: 2012-05-14
Also published as: WO1988006786A1; EP0305479A1; DE3852590D1; EP0305479A4; JPH01503182A; EP0305479B1; US4839754A; DE3852590T2

Description

【発明の詳細な説明】発明の分野および背景発明の分野本発明は、コンピュータディスクドライブに関し、よ
り詳しくいうと、コンピュータディスクドライブシステ
ムおよび駆動モータとヘッド位置決め回路のための電力
供給装置に関する。

発明の背景デジタルデータは、フレキシブルディスク、例えば
「フロッピー」ディスク、あるいはハードディスク、例
えばウインチェスタ型ディスクが回転される際、磁気ヘ
ッドにより、ディスク磁気面の連続小領域を磁化させる
ことによって記憶される。ハードディスク記憶装置のデ
ジタル記憶密度は、フロッピーディスク記憶装置のおよ
そ10〜20倍程度である。

ウインチェスタ型ディスクドライブ装置とも呼ばれる
ハードディスク装置における剛性ディスクは、通常、ア
ルミ合金から形成され、その上面と下面には、磁化可能
なコーティングが施されている。

磁気記憶用剛性ディスクは、最初、直径が相当に大き
かったが、近年、その大きさは小さくなり、現在では、
５−1/4インチのディスクが広く普及している。５−1/4
インチのウインチェスタ型ディスクが、個々の工業標準
寸法として採用されており、大きさは、高さが82.6mm
（3.25インチ）、幅146mm（5.75インチ）、厚さが203mm
（8.00インチ）である。

標準環境条件も決められており、作動時の温度は５℃
〜50℃であり、また非作動時、即ち保管温度は、−40℃
〜65℃となっている。

特に、ウインチェスタ型ハードディスクドライブは、
より多くのデータを記憶しうるように、絶えず改良がな
されている。

最近の一連のディスクドライブは、標準５−1/4イン
チ型ディスクシステムにおいて、380Mバイト（Ｍバイト
は、100万バイトのデジタル記憶を表わす。）以上のデ
ータを提供できる。各バイトは、２進８桁、即ち８ビッ
トのデータを含む。

高性能位置決め装置は、平均18msec（ミリ秒）のアク
セス時間が可能である。更にディスクを追加して記憶容
量を多くする際、スペースを節約するために、駆動モー
タをスピンドル・ハブに組み入れ、記憶板に利用しうる
垂直スペースが、より広くされている。

好適なモータは、アーマチュア抵抗１オーム、および
トルク定数2.6 oz−in/ampのスピンドル装着式４極デル
タ巻きDCブラシレスモータである。ドライプ内部のエネ
ルギー放散は、アイドリング中が20ワット、シーキング
中が29ワット以下でなければならない。

スペースの点や、モータがスピンドル・ハブの内側に
設けられているため、この種の大容量ディスクドライブ
は、冷却用ファンを使用せず、周囲温度50℃（122゜F）
にて運転されなければならない。また、ドライブ内部の
温度は、65℃（149゜F）以下に保たれる。これは、各種
の電子装置ならびに材料が、65℃を大幅に超えない条件
で定格化されているため、大切なことである。

上記のパラメータの範囲で、ディスクドライブを作動
させるべく、12Vの電力供給源からの電流を制限しなけ
ればならない。そのため、例えばモータ電流を、モータ
始動の際３アンペアに、またディスクドライブの通常作
動時には２アンペアに制限する必要がある。

また、変動負荷があると適切に作動しない、現在使用
されているスイッチングレギュレータの電力供給として
多く用いられている＋12V線路では、リプル電流が少な
くされることが望ましい。

更に、一定量のドライブ内部の平均電力放散に対し、
電力線路におけるリプル電流を減らすことも、電力供給
装置に対するピーク電力条件を低減させる。

ウインチェスタ型ハードディスクドライブに対する電
力供給方法として通常考えられるのは、速度を制御する
ための線形電圧レギュレータである。

線形レギュレータは、常に、電子回路において相当の
電力放散がある。モータ始動の際、必要とされる機械的
電力が小さい時でさえ、電力供給装置から流される電力
は、非常に大きくなったままである。

線形速度レギュレータに高電力放散が発生されると、
電子回路の温度が上昇する。これは、冷却用ファンを用
いる余地がないほど小さくつくられている場合、簡単に
処理できない。

更に、従来、ディスクドライブに使用されてきた線形
電圧レギュレータは、モータに与えられる初期電力を甚
だしく制限するため、ユニットが情報記憶使用の準備に
入る前に、加速度の低下をもたらし、そのため、始動に
相当に長い時間をとってしまう。

そのほか、速度制御装置の要件として、適切なブレー
キ作用と、停止−始動の迅速な転換性とがある。ディス
ク面に静止している磁気ヘッド、即ちスライダーが、ヘ
ッド−ディスク界面に「ボンド（bond）」とほぼ同じ高
始動摩擦を有している場合に発生する「締めつけ−摩
擦」現象を克服するべく、始動時に、大きな初期トルク
が必要とされる。

いったん、ディスクが普通の速度で回転すると、磁気
ヘッド即ちスライダーは、ヘッドとディスク面との間に
薄い空気クッションを伴ない、「フライング（flyin
g）」を始める。

停止時および始動時に、改良ウインチェスタ型ドライ
ブでは、ヘッド−ディスクの接触時間を最小にすること
が望ましい。

機械ブレーキは、スピンドル・ハブの内部にモータが
装着されているウインチェスタ型ディスクドライブでは
使用できない。駆動トランジスタを介して巻線を短絡さ
せる発電制御が、制動に使用しうる最善の方法である。

ディスクドライブを含むという記載はなされていない
が、可変速度モータに対するレギュレータとしては、ゴ
トウ（Gotou）による米国特許第4,359,674号明細書に記
載のものがある。

同米国特許明細書の第６図に、ボックス（52）とし
て、ダイオード、およびインダクタ・コンデンサ回路に
よる二極式電力制御スイッチが開示されている。

この種のレギュレータにおけるスイッチング速度は、
相当に低い周波数範囲で実行されている。このようなシ
ステムでは、スイッチングの方法は、速度制御、および
電流制御要素に無関係である。スイッチングレギュレー
タのデューティサイクルは、出力トランジスタの電圧降
下を最小にするべく、トランジスタを線形作動範囲にさ
せておく予め決められた小さい値に制御される。

速度制御作用は、トランジスタを線形作動範囲で制御
することにより、実行される。また、この速度制御作用
は、上記米国特許明細書の第６図示のコイル（Ｘ）
（Ｙ）（Ｚ）の電流を、発生源が特定されない命令信号
（60）により制御されているように思われる。

そのため、スイッチングレギュレータの主目的は、モ
ータに印加される電圧（VC）を、駆動トランジスタが線
形作動範囲で作動しうる最小可能レベルに下げることで
ある。

また、トランジスタ（100）によって電流を切り換え
るスイッチングレギュレータは、電力線路に直接作用す
る。電流変動を滑らかにする手段がないので、入力DC電
圧ソースからの出力電流パルスが発生してしまう。

更に収容面に関していえば、このような従来のスイッ
チング装置では、ウインチェスタ型ディスクドライブシ
ステムの限られたスペースには入り切れない大容量のコ
ンデンサおよびインダクタが必要である。

本発明の主な目的は、ウインチェスタ型ディスクドラ
イブの狭小スペースに収容しうる程度に十分小型で、か
つ過熱の心配がなく、しかも、モータに最大電力を与
え、ヘッドが浮き上がるまでディスクを加速することが
できる低熱放散の電力供給装置を提供することである。

いったん、運転速度となると、小レベルの電力が与え
られる。従って、電力供給装置は、必要に応じ、付加電
力のみを流すこととなる。

目的な主なものは、優れた効率性を有し、あらゆる電
子装置における電力放散が少なく、かつディスクを加速
するとともに、回転させるため電力を保存しうる電力供
給・制御装置を得ることである。

発明の要約本発明による回路は、ハードディスク・アセンブリ
（HDA）の動作を調整するため、ハードディスクドライ
ブ装置に対する調整電力供給手段を含んでいる。

ヘッド位置決めアセンブリ、およびディスクを作動さ
せるDCモータは、HDAの内部に収蔵されている。

調整電力供給手段は、スイッチングレギュレータ回路
へ接続されるDC電力供給部を備えている。

スイッチングレギュレータ回路は、パルス幅が、レギ
ュレータ回路のスイッチングトランジスタの動作を変え
るようになっているデューティサイクル制御装置によっ
て制御されるスイッチングデューティサイクルを有して
いる。

スイッチングレギュレータ回路は、完全な飽和状態で
作動する複数のパワーMOSFET（金属酸化膜半導体電界効
果トランジスタ）からなるモータ駆動回路に対して、調
整供給電圧を与える。

モータ駆動回路は、モータに必要なトルクを発生させ
て3600rpmの回転を達成させるよう、デルタ巻き４極ブ
ラシレスDCモータの各コイルを選択的に付勢するため、
モータ駆動論理回路により、順次作動される。

モータ駆動回路が、モータステータの選択されたコイ
ルを付勢する際、電流検出レジスタは、DCモータに流さ
れる電流量（従って、電力）に応じて、モータのデュー
ティサイクル制御装置にフィードバックをかける。

タコメータは、モータの実速度に応じて、モータの速
度制御装置にフィードバックをかけ、測定速度を、プリ
セットされた基準速度と比較する。この比較の結果、エ
ラー信号であるとされたものは、速度制御装置により、
デューティサイクル制御装置へ送られる。

モータのデューティサイクル制御装置は、パルス幅変
調信号を発生させ、デューティサイクルが、モータ始動
時のヘビーデューティサイクルから、モータの定常速度
3600rpm達成時のライトデューティサイクルへ変えられ
るように、レギュレータ回路のスイッチングトランジス
タを作動させるため、（モータ速度に対する）速度制御
装置からのフィードバック情報と、検出レジスタにより
検出される電流とを利用する。

電流制限作動は、検出レジスタにより検出される実電
流を、始動時における最大値から定常状態持続時の小さ
い値まで変わる基準値と比較するコンパレータによって
行なわれ、それにより、可変セット−ポイント（可変設
定）基準を与えることができる。

初期のモータ始動時、速度制御装置は、最大電流を流
す。速度制御装置に必要な電流は、プリセット制限値を
超えてはならない。そのため、電流制限コンパレータ
は、デューティサイクルコンパレータへの入力を制御す
ることにより、デューティサイクルの制御を行なう。

モータが速度を上げていく際、プリセットされた電流
制限値は、指数関数的に減少して、より小さい定常値に
なり、約８秒後、速度は3600rpmにされる。

回転速度が3600rpmに達すると、電流条件が定常状態
でプリセット電流制限値以下に下がるため、速度制御装
置は、デューティサイクルの制御を行なう。

仮りに、速度制御装置が、常時、3600rpmよりも遅い
回転速度を示すような場合、速度制御装置によってデュ
ーティサイクル制御装置へ送信されるエラー信号は、プ
リセット電流制限値に至るまで、付加電流がモータに流
れるようにする。

デューティサイクル制御装置は、デューティサイクル
・コンパレータに与えられた駆動制御信号が、定常DCレ
ベルになるよう、速度制御装置および電流制限コンパレ
ータの出力を安定化させることにより、スイッ
チングレギュレータ回路のデューティサイクルの比例と
積分の制御を行なう。

好適実施例において、スイッチングレギュレータ回路
は、入力低域フィルター（誘導性および容量性）、イン
ダクタ、コンデンサ、およびスイッチングトランジスタ
が100kHzで作動するのを可能にするショットキー・ダイ
オードから構成される。

100kHz信号は、発振器によってデューティサイクル制
御装置で発生され、かつそれは、パルス幅変調信号をス
イッチングレギュレータへ与えられるため、制御電圧へ
接続される。それにより、従来のスイッチングレギュレ
ータでは達成しえなかった電流変換を行なうことができ
る。

スイッチング調整のほかに、電流がオフにされる際、
デューティサイクル制御装置により、発電制動が行われ
る。

回路は、アーム位置決め装置が、情報の記録されてい
るデータゾーンから離隔した走行（landing）ゾーンへ
磁気ヘッドを引っ込める時間を見込めるよう、発電制動
回路の動作中に２秒の遅れを与える。

２秒の遅延後、モータ駆動論理手段と関連して作動し
ている発電制動回路は、モータのコイルを短絡接地さ
せ、かつ、従来の発電制動方法のように、電流を高イン
ピーダンスレジスタに流す必要なく、永久磁石ロータを
停止させる。

本発明は、ハードディスクドライブに対するモータの
スイッチング型電力供給レジスタのパルス幅を変調する
ため、可変設定を用いる。その際、初期即ち始動時の最
大電流レベルは、相当に高く、かつヘッドがいったん浮
き上がり、通常の速度が達成されると、低レベルに変え
られる。

本発明によれば、冷却ファンを使わない密閉式大容量
記憶ハードディスク駆動装置用ハウジングは、ハブ装着
式モータを備えている。このモータは、80,000Hzを超え
る周波数で作動するスイッチング型電力供給装置によっ
て給電される。更に、それに対応する小誘導性・容量性
のフィルター回路を備えている。

本発明によるウインチェスタ型ディスクドライブは、
相当に高い記憶密度を有している。約2459cm³（150立方
インチ）につき、380Mバイトの記憶容量がある。従っ
て、記憶密度は、16.4cm³（１立方インチ）当り2Mバイ
ト以上である。

380メガバイトユニットに関し、高周波スイッチング
型ACR計算用電力供給部と関連するフィルター回路のコ
ンデンサおよびインダクタの容積は、16.4cm³（１立方
インチ）以下、即ち、約6.6cm³（0.4立方インチ）であ
る。これは、電力供給フィルター手段が、単位容積の半
分以下の容積しか必要としないことを意味する。

ディスクドライブに対する本発明の優れた特徴は、モ
ータの高加速化が達成されるよう、相当に高い初期電力
がモータに与えられることである。また、線形レギュレ
ータを利用する従来のディスクドライブと比べ、磁気ヘ
ッドが、非常に短時間に「フライング（flying）」を開
始し、そのため、ヘッドと記憶媒体との界面の寿命を長
持ちさせることも、特徴の一つである。

従って、12Vの供給電力からの最大許容電流により、
始動時のモータへの初期電流は、スイッチングレギュレ
ータを用いて、２倍以上も大きくなるため、モータの高
加速化が可能であるとともに、ヘッドのフライング速度
を急速に達成できる。

結果として生ずる初期の高トルクはまた、多重ディス
クドライブに対する始動時の「締めつけ−摩擦」を克服
するのに好都合である。

本発明の他の目的、特徴および利点は添付図面を参照
しての以下の詳細な説明から明らかになると思う。

図面の簡単な説明第１図は、本発明によるウインチェスタ型ディスクド
ライブの電力供給装置の回路図である。

第２図は、デューティサイクル制御装置の詳細な回路
図である。

第３図は、ライトデューティサイクル出力信号および
ヘビーデューテュサイクル出力信号のため混ぜられる鋸
歯状発信出力信号を示すタイムチャートである。

第４図は、時間に対するモータ速度およびモータ電流
を示すタイムチャートである。

第５図は、本発明による電力供給装置のブロック図で
ある。

第６図は、本発明によるディスクドライブアセンブリ
を収蔵するキャビネットの斜視図である。

第７図は、第６図示の線VII−VIIにおけるハードディ
スクドライブアセンブリの縦断面図である。

第８図は、キャビネットに無駄なく配置された本発明
による電力供給装置の要部を示す部分斜視図である。

第９図は、本発明によるブラシレスDCモータの作動の
様子を示す回路図である。

好適実施例の詳細説明第１図示の閉ループ電力供給装置において、レギュレ
ータ回路（12）が、MOSFETモータ駆動回路（14）に対し
て調整出力電圧（Vm）を発生すると、それにより、第９
図示の好適実施例のようなブラシレスDCモータは、全速
力で駆動される。

MOSFET駆動回路は、３つのＰ−チャネル（15）、およ
び３つのＮ−チャネル（17）のエンハンスメント・モー
ドトランジスタから構成されている。

装置の比例と積分の制御は、モータのデューティサイ
クル制御装置（16）によって行なわれる。デューティサ
イクル制御装置（16）の詳細な説明は、第２図を参照し
て後述する。要するに、デューティサイクル制御装置
（16）は、レギュレータ（12）のデューティサイクルを
設定するため、電流検出回路（18）及び速度制御回路
（20）からのフィードバックを受ける。

レギュレータ（12）のデューティサイクルの設定が、
MOSFET駆動回路（14）へ供給される調整電圧（Vm）の制
御および安定化を可能にするとともに、モータの電流お
よび速度を制御する。

動作説明のため、第１図示の閉ループ電力供給装置の
制御に従うDCモータの概略を第９図に示す。これは、永
久磁石ロータ（49）を有する４極デルタ巻きブラシレス
モータである。なお、第７図示の好適実施例において、
ロータ（180）は、ステータ（182）を囲繞し、また、モ
ータのステータは、永久磁石によって取り囲まれている
とともに、切替え可能な論理制御式巻き線を有してい
る。

「発明の背景」の項で述べたように、従来の放散式線
形パワーレギュレータは、好ましくない熱を放出した
り、ウインチェスタ型ディスクドライブの特定条件に必
要とされる効率性を欠くことがよくある。選択レギュレ
ータ（12）は、スイッチング型レギュレータである。DC
電圧は、インダクタ（26）およびコンデンサ（28）から
なる低域フィルター回路を介して、Ｐ−チャネルMOSFET
パワースイッチングトランジスタ（24）のソース（22）
へ印加される。

MOSFETパワースイッチングトランジスタ（24）、ショ
ットキー・ダイオード（32）、インダクタ（34）、およ
びコンデンサ（36）から構成されるスイッチングレギュ
レータは、MOSFET駆動回路（14）に調整電圧（Vm）を与
える。

コンデンサ（38）は、スイッチングレギュレータによ
って発生されるRFノイズを濾波する働きをする。スイッ
チングトランジスタ（24）は、回路（16）から導電路
（42）を介して送られ、かつゲート（40）に加えられる
一定周波数のパルス幅変調信号に応じて作動する。好適
実施例においては、スイッチングレギュレータは、100k
Hzで作動する。

デューティサイクル制御装置（16）内部の回路（第２
図参照）は、モータ電流、およびモータ速度のフィード
バックに応じて、各固定全サイクル範囲内のデューティ
サイクルを変化させる。

デューティサイクル変調信号は、10μｓの一定周期を
有し、かつ、信号の一つの全サイクルに対する時間が、
ゲート（40）を制御する。しかし、各サイクル内におい
て、信号が「オン」状態である時間、および「オフ」状
態である時間は、サイクルからサイクルまで、10μｓの
範囲で変化する。

始動時におけるように、モータの作動により多くの電
流を必要とする場合、サイクルごとに、より大きな「オ
ン」状態持続時間を与えるため、デューティサイクルが
変えられる。

スイッチングトランジスタ（24）が、ゲート（40）を
介して「オン」状態および「オフ」状態に急速に変えら
れるので、電圧（Vm）の調整は、レギュレータ（12）に
よって達成される。スイッチングトランジスタ（24）が
「オン」状態にされると、電流は、コンデンサ（28）か
らインダクタ（34）に流される。インダクタ（34）を流
れる電流が増加されるため、インダクタは、駆動回路
（14）を介し、コンデンサ（36）、および誘導負荷（ブ
ラシレスDCモータ、図示せず）に対して電流を与える。

デューティサイクル制御装置（16）が「オフ」状態に
なると、スイッチングトランジスタ（24）のゲート（4
0）への信号、更には、インダクタ（34）への電流の増
加はなくなる。そこで、ショットキー・ダイオード（3
2）は、モータの負荷電流が、インダクタの電流より大
きくなるまで、出力電圧（Vm）を増大させながら、蓄め
られたインダクタ（24）の電流を流す。

この時点で、コンデンサ（36）は、放電を開始し、か
つVmが、デューティサイクル制御装置（16）の内部に設
定されている予め決められた基準電圧以下に下がるま
で、負荷（モータ）に対して電流（コンデンサ（38）に
より濾波されたRF）を供給する。この過程は、繰り返え
し行なわれる。

スイッチ（24）が理想的に働けば、電力損失は、レギ
ュレータ回路（23）によっては発生せず、誘導負荷（モ
ータ）においてだけになる。

しかし実際には、スイッチングレギュレータ（12）の
効率は、線形放散型電力供給装置よりも、はるかに高
い。スイッチング周波数（この場合、100kHz）が高けれ
ば高いほど、インダクタ（34）およびコンデンサ（36）
は、小さくなければならない。

スイッチ（24）が「オン」状態にある際、電流は、イ
ンダクタ（34）を流れ、かつインダクタ（34）において
電力を殆んど放散せず、駆動回路（14）に流れて誘導負
荷（モータ）を作動させる。

同様に、コンデンサ（36）およびダイオード（32）
が、電力放散を最小にするように作動するため、電力ロ
スは、主として、誘導負荷であるモータにおけるものに
なる。このように、低電力（I²R）、即ちレギュレータ
（12）自身における銅損は、効率向上と、レギュレータ
における低熱放散と置き換えられる。

従来のスイッチングレギュレータの構成による以外
に、電流変換は、インダクタ（26）およびコンデンサ
（28）からなる低域フィルターの導入により達成され
る。

高周波では、レギュレータ（12）に入る＋12V電力供
給が、スイッチングトランジスタ（24）の作用からのリ
プルを戻さないよう、コンデンサーは、スイッチングト
ランジスタ（24）からの高調波を通過させて、接地させ
る。

より高いバイアス数出力が低アンペア数入力から得ら
れるような電流変換は、レギュレータ（12）に対するこ
の独特な構成の結果から得られるものである。

本発明において重要なことは、急速な電流・電圧の変
化を研究するよりも、トランジスタ（24）の急速なスイ
ッチングを高めるとともに、それに応答するレギュレー
タ（12）に対しての要素を決めることである。特に、ス
イッチングトランジスタ（24）に対してのパワーMOSFET
の選択が大切である。何故なら、パワーMOSFETは、両極
性トランジスタと違って、電流をくってしまったり、熱
暴走することがないからである。

パワーMOSFETは、高い入力インピーダンスを示すの
で、利用可能な駆動手段を殆んど必要とせず、また関係
をもたなくなる。レギュレータ（12）の出力に、いった
ん、調整電圧（Vm）が発生すると、この電圧は、選択的
に順次、MOSFET駆動回路（14）へ加えられる。

第１図に示すように、順次作動式スイッチは、第９図
示のデルタ巻きモータステータの各種スイッチを作動さ
せる。DCモータの永久磁石ロータを作動させるため、コ
イル（44）（46）（48）は、駆動スイッチ（50A）（50
B）（50C）（50AA）（50BB）（50CC）の動作により、順
次作動させられ、その後、放電されなければならない
（第９図参照）。

一般に、一定の周期を超えると、スイッチ（50A）（5
0CC）（50B）（50AA）（50C）（50BB）は、順次充電さ
れ、その後で、コイル（44）（46）（48）を順次正しく
放電させるため、コイルに囲まれた永久磁石ロータを作
動させる。

ロータ駆動シャフト（図示せず）には、信号（S₁）
（S₂）（S₃）を発生させる３つの分離ホール効果検出器
を内蔵するプレートもしくはカムが固定されている。

検出器が、コイル（44）（46）（48）における、ある
電流から逆起電力の放電までに変化する磁界を検出する
ので、位置情報は、それぞれ（S₁）（S₂）（S₃）でのモ
ータのデューティサイクル制御装置（16）により与えら
れる。

このようにして、デューティサイクル制御装置（16）
は、モータのサイクル移送情報を決めることができ、か
つ内部通信論理回路（52）（第２図参照）を作動させる
ことができる。

検出器のゲート回路（54）と関連して作動する際、次
のスイッチのシーケンス動作は、検出器からの信号
（S₁）（S₂）（S₃）（この場合、例えばS1は、変換され
たS1を意味する。）の次のような積の論理組合わせによ
って達成される。

S1・S3は、スイッチ（50A）を作動、 S2・S3は、スイッチ（50B）を作動、 S1・S2は、スイッチ（50C）を作動、 S1・S2は、スイッチ（50AA）を作動、 S2・S3は、スイッチ（50BB）を作動、 S1・S2は、スイッチ（50CC）を作動。

入力（S₁）（S₂）（S₃）は、それぞれ、回路（54）の
２入力式NANDゲートへ接続され、そこで、変換信号（S
1）（S2）（S3）が、回路（54）の各結合入力NANDゲー
トの出力側に発生される。

転流論理回路（52）の６つの分離NANDゲート（56）
は、回路（14）を順次作動させるための前記積の論理組
合わせを出せるよう、配線式論理を与える。

次に、ORゲート（58）によって閉じられる（各ORゲー
トは、インバータと同じ働きをし、かつ結合入力を有し
ている。そこで、トランジスタ（50CC）（50BB）（50A
A）を作動させる出力パルスは、これらのトランジスタ
を作動させるため、論理「high（高）」である。）。

電流検出手段（18）は、導電路（60）に接続される。
好適実施例において、これは、電流検出手段（18）に存
在する電流量を検出するための検出レジスタである。

この低インピーダンスの検出レジスタは、モータのス
テータ・コイル（44）（46）（48）を流れる電流の量に
応じて、モータのデューティサイクル制御装置（16）に
実時間情報を与える。

デューティサイクル制御装置（16）に対して情報を与
えるコイル電流検出手段（18）のほか、速度制御装置
（20）は、導電路（62）を介してエラー信号を与えると
ともに、モータが所望の速度で作動しているかどうか
（基準位置決め装置（64）によって設定され、実速度イ
ンディケータ（66）と比較される）、制御装置（16）に
指示を出す。

好適実施例において、実速度インディケータ（66）
は、デジタル回路（20）で計算され、そこで、基準速度
（64）は、結晶制御クロックにより、設定される。

上述により明らかなように、ループ安定化を比例と積
分の制御で行なう閉ループ・フィードバック装置は、安
定した調整電力をブラシレスDCモータへ与える。この閉
ループ装置は、調節電力（Vm）をMOSFET駆動回路（14）
へ与えるレギュレータ（12）を含んでおり、この回路
（14）は、転流論理回路（52）の動作により、順次作動
される。

駆動回路（14）が、モータのコイルを付勢する際、始
動時および定常作動時のモータに流れる電流量に応じ、
電流検出手段（18）を介して、制御装置（16）にフィー
ドバックがかけられる。

速度制御装置（20）は、デューティサイクル制御装置
（16）に正確なモータ速度データを与え、また、ホール
効果検出器信号（S₁）（S₂）（S₃）は、モータコイルを
順次作動させるための検出を行なう。

ホール検出器は、速度インディケータ（66）の入力に
対する実速度を決めるため、最初に用いられる。初期加
速後、3600rpmの定常速度は、ディスクのサーボ面を光
学的、あるいは磁気的に検知して得られる情報により監
視される。

これらのパラメータは、即ち速度およびコイル電流
は、デューティサイクル制御装置（16）に入力を与え
る。

速度制御装置（20）には、あらゆる種類のものが使用
できるようになっているが、所望のモータ速度の設定電
圧表示を実測定速度と比較される。アナログコンパレー
タも利用できる。

また、デジタル検出回路も、ディスク回転の計数によ
り、速度を決めるのに使用することができ、デジタル・
カウンタもまた、結晶制御装置から得られる設定速度
（66）と比較するため、パルス速度を制御装置（20）内
部に記憶させるのに使用することができる。いずれの場
合も、制御装置（20）は、導電路（62）を介して、デュ
ーティサイクル制御装置へ送られるエラー信号を得るよ
うになっている。

本発明の好適実施例における別の特徴として、放散型
レギュレータよりもむしろ、スイッチングレギュレータ
を使用していることのほか、モータのデューティサイク
ル制御装置（16）は、従来の装置が比例制御を行なって
いるのとは異なり、比例と積分の制御法を採用してい
る。

そのため、アンダーダンプ応答を変化させうる装置
は、必要に応じ、基準設定値および動作モードにおける
変化量によって、より速やかにかつ正確に変化させる。

本発明の装置および制御装置（16）の比例・積分応答
は、放散型調整電力供給装置よりも、はるかに効率的で
あり、かつ、3600rpmのディスク駆動における急停止、
急発進、ならびに加速化のような変化に一層よく反応す
る。

モータ駆動回路が定常エラーを発生することは、よく
知られている。「発明の背景」の項で述べたように、比
例制御では、モータ速度を制御する一手段として、どう
しても電圧の放散制御が前提になる。高い電圧（Vm）
は、速度を大きくする。そこで、速度を監視させ、かつ
基準と比較させる。

基準速度は、固有の電力供給抵抗でもたらされる内部
電圧降下があるのと同様に、モータの摩擦、および負荷
トルクのような定常状態エラーがあるため、真の出力速
度を正確に示していない。

本発明によれば、所望の速度および電圧に設定される
基準を考慮に入れ、この情報を、比例・積分装置により
積分される定常状態エラーと組み合わすことができる制
御装置を提供され、フィードバックループ安定性が得ら
れる。

本発明によれば、デューティサイクル制御装置（16）
からの出力電圧が提供される。そこにおいて、定常状態
エラーと、制御装置の出力との和は一定になっているた
め、定常状態エラーは、比例・積分の装置によって受け
とられ、出力に加えられる。そのため、過渡周期後、エ
ラーと出力電圧の和は、エラー信号がゼロに近ずくにつ
れ、出力電圧と同じになる。

このように、デューティサイクル制御装置は、過渡周
期中、減少する定常状態エラーの存在に使用する制御回
路を提供する。

デューティサイクル制御装置（16）は、Ｐ−チャネル
MOSFETスイッチングトランジスタ（24）のゲートに対す
る信号のデューティサイクルを制御するべく作動する。

比例と積分の制御は、ハードディスク駆動モータを始
動させたり停止させ、またディスクを急速に加速させた
り停止させ、更に必要に応じて、ディスクの方向を逆転
させるための急速変化を円滑に調整して、装置のラグを
補償する。

第１図示の全制御装置は、装置の設定を大きく変えな
ければならない場合、３から２アンペアの間で、電流負
荷を大きく変化させるのに有用である。

制御装置（16）は、装置系の不安定性を回避するため
制御されている状態の下にある場合を除けば、負荷式始
動および停止動作のような装置系の変化に急速に応答し
うる。

第２図乃至第４図から明らかなように、電流レベル
は、電圧制御電流感度（VCS）接続端子（68）を介し
て、電圧レベルとして検出される。

第１図示の電流検出手段（18）は、好適実施例におい
て、１ワット、0.1オームの電流検出レジスタからなっ
ている。３アンペアの電流に対して、電力方程式Ｐ＝VI
を適用すると、電流検出手段（18）による電圧降下は、
0.3ボルトである。同様に、検出手段（18）による0.2ボ
ルトの電圧降下は、２アンペアの電流として示される。

このように、電圧信号は、VCS接続端子（68）を介
し、DCブラシレスモータのアンペア数を示している特定
電流レベルに対応するコンパレータ（70）の逆転端子へ
直接加えられる。

「始動」時点において、DCモータは、３アンペアの電
流を必要とする（第４図参照）。速度（74）が大きくな
るにつれて、電流は、制御装置（16）によってゆるやか
に下げられ、２アンペアになる。

検出手段（18）（第１図参照）を経てVCS接続端子（6
8）により与えられる電圧は、コンパレータ（70）の非
反転入力端子において、回路（78）により、好ましくは
0.3ボルトになっている現在基準電圧と比較される。

例えば、コンパレータ（70）は、各入力端子に加えら
れる電圧を比較する。もし、VCS接続端子（68）の電圧
が、回路（78）による基準電圧0.3ボルトに等しいか、
それ以下であれば、コンパレータの出力は「high」のま
まになっている。しかし、もし、接続端子（68）からの
逆転入力信号が、0.3ボルトの非反転基準電圧を超える
と、コンパレータ（70）の出力は、論理「low（低）」
になる。

このようにして、コンパレータ（70）は、モータのス
テータコイルによるアンペア数が、始動装置の３アンペ
アの範囲を超えているかどうかについて検出する。も
し、この範囲を超えているとすれば、論理「low」信号
は、コンパレータ（70）から、安定回路（82）を経てコ
ンパレータ（80）へ送られる。

回路（82）は、主に、低域フィルターとして使用し、
かつ、コンパレータ（80）にDC信号（Vc）を与えるとと
もに、リプルもしくはフラッタ信号が取り除かれるよ
う、速度制御装置（20）およびコンパレータ（70）を補
償する。回路（82）もまた、比例・積分制御を行なう。

低減濾波が行なわれた後、コンパレータ（70）からの
出力信号は、導電路（84）を通り、コンパレータ（80）
の逆転端子へ送られる。コンパレータ（80）は、導電路
（84）からの制御入力信号（Vc）を、タイマー（86）
（非安定動作のための555タイマー）により発生する100
kHz（好適実施例の場合）の鋸歯信号と組み合わせる。
この鋸形信号は、導電路（88）を経てコンパレータ（8
0）の非逆転端子へ送られる。

コンパレータ（80）に対する入力波形および出力波形
を第３図に示す。

鋸歯状波形（90）は、コンパレータ（80）の非反転
（＋）端子に対する入力となる。電圧レベル（94）（9
2）は、それぞれ、始動アンペア数（３アンペア）（9
4）、および定常電流条件（２アンペア）（92）を表わ
している。

コンパレータ（80）の出力「low」となり、スイッチ
（24）がオンになるので、第３図のグラフに示すよう
に、方形波（98）は、コンパレータ（80）の出力波形を
表わし、かつ「始動」の際のヘビー・デューティ動作に
対するデューティサイクルである。また、定常デューテ
ィサイクルは、方形波のパルス信号（96）で示され、こ
れは、定常状態のモータ作動時のデューティサイクルに
相当する。

第３図示のサイクル波形を、区間（100）について説
明する。始動電圧レベル（94）が鋸歯状波形（90）を横
切る間の時間周期は、ヘビー・デューティサイクル（9
8）の「オン」（low）時間に対応しており、また、定常
電圧（92）が鋸歯状波形（90）を横切る間の短い時間周
期は、定常サイクル（96）の「オン」（low）時間に対
応している。

３アンペアのヘビー・デューティモータ始動を表わし
ているサイクル（98）の長い時間周期は、サイクル区間
（100）内で、２アンペアの定常電流の「オン」（low）
時のデューティサイクル（96）よりも、かなり長い「オ
ン」（low）状態になっている。電力＝I²Rを使って、対
比を鮮明にすることができる。つまり、電力は、電流の
２乗に比例する。これが、デューティサイクル制御装置
の出力側において、波形（96）（98）を、鋸歯状波形
（90）の「オン」（low）時間特性に従わせる必要性が
ある理由である。

そのため、鋸歯状波は、コンパレータ（80）により、
制御電圧（Vc）と組み合わされる。コンパレータ（80）
の出力は、コンパレータ（80）における入力（84）（8
8）の重ね合わせ効果を制限する電流の関数である。し
かし、第３図示の（96）（98）のような方形波は、コン
パレータ（80）が、アナログ入力信号をデジタル出力信
号へ変換するようになっているために発生するものであ
る。

コンパレータ（80）からの出力は、導電路（102）を
経て直列結合トランジスタ（104）（106）に加えられ、
次に、結合トランジスタ（104）（106）は、コンパレー
タ（80）の出力のバッファを行ない、かつ、SRC（スイ
ッチング・レギュレータ・コントロール）接続端子（10
8）を介してのスイッチングトランジスタ（24）のゲー
ト（40）への送信のため、低インピーダンス信号を発生
する。

導電路（84）の入力電圧（Vc）の振幅は、コンパレー
タ（70）によって決められる。既に論議したように、コ
ンパレータ（70）は、回路（78）における「始動」時の
0.3ボルト基準電圧を、VCS接続端子（68）からの検出信
号と比較することにより、比例電流制御を行なう。

本発明による電流制御装置の可変基準制御は、RC回路
（110）によって行なわれる。初期の「始動」におい
て、RC回路（110）のコンデンサ（112）は、回路（78）
が、コンパレータ（70）の非反転入力側に0.3ボルトの
電圧を印加しうるよう、短絡として作用する。

コンデンサ（112）が、時間の経過とともに変化する
と、0.2ボルトの電圧が、コンパレータ（70）の非反転
入力側に加えられる。電圧レベルは下降シフトし、それ
に応じて、作動電流レベルは、定常は２アンペアにもっ
ていかれる（第４図における（72）、（76）を参照）。
このシフトは、RC回路（110）の時定数特性に対応して
いる。

このようにして、コンパレータ（70）の反転端子に対
する電流検出信号は、基準電圧（＋）に従って下降し、
かつ回路（110）のレジスタ（115）と関連して作動する
コンデンサ（112）の働きによって与えられる可変基準
値と比較される。

可変基準制御は、「始動」に対する高電流と、定常に
対する低電力時電流との間の８秒の遅れを変えるため、
コンパレータ（70）の非反転（＋）入力に対する基準信
号のラッチング、もしくは時間依存信号変動を行なうこ
とができる。

このラッチング、およびコンパレータ（70）の基準変
動作用のほか、モータのデューティサイクル制御装置
（16）は、モータ速度を検出するとともに、装置系をモ
ータ速度条件に適合させるための手段を提供する。

第２図から明らかなように、コンパレータ（70）の出
力は、反転トランジスタ（114）のコレクタに接続され
る。速度制御装置（20）（第１図参照）が、より多くの
電流を必要とする導電路（62）に或る信号を発生させる
と、この信号は、反転トランジスタ（114）のベースに
加えられる。トランジスタ（114）は、コンパレータ（7
0）の出旅を接地させる。

従って、DCモータの速度を増大させるため、更に電流
を必要とする場合、反転トランジスタ（114）は、コン
パレータ（70）に対し、その端子入力のコマンド信号に
関係なく、電流リクエスト信号を与えることができる。

作動しているコンパレータ（70）は、コンパレータ
（80）に対する導電路（84）の信号を、始動電圧に上昇
させ、それにより、レギュレータ（12）のデューティサ
イクルパルス幅を大きくする。

前述のように、検出手段（18）によう電圧検出か、あ
るいは制御装置（20）により速度制御によって、電流制
御を行なうことができる。いずれの制御信号も、コンパ
レータの出力を「low」にさせたり、電流を上限許容ア
ンペア数に制限させる働きができる。

12ボルトの電力供給により、制御装置（16）およびDC
モータを作動させることができる。接続端子（116）を
介して、12ボルトの電力がツェナーダイオード（118）
に与えられる。

ツェナーダイオード（118）は、制御装置（16）の各
種機能副回路に対し、例えば、RC回路（110）に供給さ
れる5.1ボルトと同じように、5.1ボルトの規定電圧をク
ランプする役目を果たす。

始動および定常化動作のほか、制御装置（16）は、発
電制動回路（124）により、DCモータの停止動作を実行
させる。発電制動は、モータの制御システムであり、こ
れには、DCモータのステータコイルに対する電力が遮断
された際、初期駆動モータロータが発電器の働きをする
ので、逆EMFが発生するという利点がある。

モータが停止する前の長い楕行周期を回避させるた
め、逆EMFを、発電制動回路（124）と関連して用いる
と、機械制動によることなく、電子工学的にモータを停
止させることができる。この機械制動は厄介で、費用が
かかるばかりでなく、発明の背景の項で論じたように、
小型化できないため、バードディスクドライブの設計要
件に適合しない。アーム位置決めヘッドにより、ハード
ディスクを構成している薄い膜に傷をつけないようにす
るためにも、発電制御が不可欠である。

発電制動回路（124）は、導電路（126）を介し、転流
論理回路（52）と関連して作動し、ブラシレスDCモータ
ロータを急速に減速させる。

始動か、または定常のいずれかで、通常のパワーアッ
プ動作が持続している間、導電路（128）を介しての電
力供給装置による電流が流され、大容量コンデンサ（13
0）を限度一杯に充電する。

それによりコンデンサ（130）に蓄えられた電圧は、
（128）における12ボルトの電力が回路（124）に供給さ
れている間、漏れを殆んどが全く生じさせない状態で、
ダイオード（132）によってクランプされる。

更に、高レジスタ（134）は、パワーアップにより作
動している間、コンデンサ（130）のクランプを助け
る。

モータおよび制御装置の電力が、図示してない他の手
動式スイッチにより遮断されると、コンデンサ（130）
およびレジスタ（134）のところでダイオード（132）に
よってクランプされた12ボルトの電圧は、電力「オフ」
にされて消去し、コンデンサ（138）の放電が行なわれ
る。

コンデンサ（138）の放電に少なくとも２秒かかるた
め、駆動モータが発電制動回路（124）の作用で停止さ
れる前に、ヘッドを位置決めアームへ引っ込めるための
アーム位置決めモータの時間が提供される。

コンデンサ（138）の時定数は、コンデンサ（130）の
ものよりも、相当に短かい。レジスタ（134）は、コン
デンサ（138）が放電される前に、導電路（140）に信号
が加えられるのを防止するため、コンデンサ（130）の
放電を遅らせる働きをする。

コンデンサ（138）の放電が持続する間、駆動信号
は、導電路（142）を介して、Ｐ−チャネル22空乏モー
ド（内部成端ソース）MOSFETパワースイッチングトラン
ジスタ（144）のゲートへ送られる。いったん作動する
と、パワートランジスタ（144）は、パワートランジス
タ（146）のベースをいっぱいに引き下げる（パワーが
オンになっている際のトランジスタ（146）は、ベース
−コレクタ接合において逆バイアスがかけられてい
る。）。

「オン」になった際、トランジスタ（146）は、レジ
スタ（134）を接地し、かつ導電路（140）を介してコン
デンサ（130）を放電させるため遅延させる。いったん
放電されると、コンデンサ（138）は、トランジスタ（1
46）の接地を解き、トランジスタ（146）の「スイッ
チ」を開にするため、コンデンサ（130）からの電流
は、導電路（140）を経て転流制御回路（52）の（126）
へ送られ、駆動レジスタ（148）の結合端子に供給され
る。

駆動レジスタ（148）は、制御スイッチ（50AA）（50B
B）（50CC）を作動させ、それにより、モータコイル（4
4）（46）（48）を接地し、かつモータステータを短絡
させる（第９図参照）。

すべてのモータコイルを同時に接地することにより、
モータロータも急速な減速が得られる。このように、制
御装置（16）もまた、モータ制御を開始させ、かつ制御
する。

前にも論議したように、第５図示の電極供給装置（15
0）は、ディスクドライブモータ（152）、ヘッド位置決
め装置（154）、および他の関連回路に対して、電流を
供給する。

ディスクドライブ装置系全体の回路以外のものすべ
て、第１図乃至第４図示の回路によって得られる調整電
力により、うまく作動される。

第６図乃至第８図は、上で述べた電子回路が、無駄の
ないスペースにきちんと収納され、かつ本発明による大
容量ディスクドライブの温度条件に適合しうるようにな
っている様子を示す図である。

第６図示のキャビネット（156）は、ディスク駆動装
置、および本発明による回路基板を内蔵している。

キャビネット（156）は、周囲に放熱羽根を備え、内
部ファンとか、複雑な熱吸込みは使われていない。キャ
ビネットの上部スペースには、本発明による回路基板
（162）上方のヘッド・ディスク駆動装置が収められて
いる。

第６図の断面を示す第７図は、シャフトおよびモータ
（164）を内蔵するディスク駆動装置（160）を示す。

ディスクは、ロータ（180）に一体的に取り付けられ
る。ロータは、ステータアセンブリ（182）を囲繞して
いる。

ハードディスク（166）は、シャフトを取り囲むとと
もに、位置決めアームにより制御されるヘッドに接近し
ている。

本発明の発電制動により、これらのヘッド（168）
は、第９図示のコイル（44）（46）（48）が短絡される
前に、ディスク（166）から引っ込められる。

回路基板（162）は、ヘッド・ディスク駆動装置（16
0）の下方か、あるいは上方に収容される。

構成要素（172）の大部分は、基板の下側に、駆動装
置（160）の底部に対向するように配設され、また、第
８図示のコンデンサ（36）（28）およびインダクタ（3
4）は、基板（162）の反対側に、駆動装置（160）に隣
接して位置している。従って、コンデンサ（36）（28）
およびインダクタ（34）は、基板（162）上で、キャビ
ネットスペースの内方に向く唯一の電子要素である。

ディスク駆動装置（160）は、キャビネット（156）の
内部に方形状を呈し、かつそのコーナー（176）は、丸
味を帯びている（第８図参照）。そのため、ディスク駆
動装置（160）の湾曲縁部（176）と、コーナーがとがっ
ているキャビネット壁部（178）との間に空間部（174）
が形成される。

デットスペースともいうべきこの空間部（174）は、
２つのコンデンサ（36）（28）、およびチョークインダ
クタ（34）に対する収容部を提供する。

このようにして、構造的に小さく、しかもよくまとま
ったディスクドライブ・パッケージができる。仮りに、
コンデンサ（36）（28）、およびインダクタ（34）の寸
法を小さくしたが故に、レギュレータ（12）の高速スイ
ッチングが得られないとすれば、コンデンサ（36）（2
8）、およびインダクタ（34）を空間部に収容させるこ
とは不可能となる筈である。

以上、本発明の好適実施例について説明を行なってき
たが、本発明は、この好適実施例に限定されるものでは
ない。

さまざまな変更が可能であり、それらの変更も、本発
明の範囲に含まれるものである。例えば、速度制御装置
（20）は、アナログ式か、あるいはデジタル式にでき
る。同様に、コンパレータ（70）（80）の代わりに、こ
の分野において公知のデジタルハードウエアを用いれ
ば、接続端子（108）における実出力と同じようにスイ
ッチングレギュレータ（12）に作用するコンパレータ
（80）の出力と同じパルス変調デューティサイクルを得
ることができる。

従って、以上開示した回路、またはディスクドライブ
装置の構成は、一例に過ぎず、更に、本発明の概念に逸
脱することなく、種々の変形を加えて本発明を実施する
ことができる。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−85467（ＪＰ，Ａ) 特開昭63−52375（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】ヘッド位置決め装置と、ハードディスクドライブアセンブリと、ディスクをドライブするため、可動ロータに囲まれてい
る固定ステータを有するDCモータと、 DC電力供給装置と、前記電力供給装置に作動可能に接続されるスイッチング
レギュレータと、前記DCモータを作動させ、かつ前記スイッチングレギュ
レータから調整電源電圧を受けるモータ駆動回路と、前記モータ駆動回路を順次に作動させ、かつモータ位置
検出手段を含んでいるモータ駆動論理手段と、所望基準速度と実際のモータ速度との差を表すエラー信
号を発生させるためのモータ速度制御装置と、前記スイッチングレギュレータのパルス幅変調制御を行
わせるためのデューテイサイクル制御装置と、モータへの電流の流れを制御するために、セット−ポイ
ントを変えるための手段を備えている可変セット−ポイ
ント電流制限装置と、 DCモータに流れる電流量を検出するため、前記モータ駆
動回路と前記可変セット−ポイント電流制限装置との間
に接続されている電流検出手段、とからなるハードディ
スクドライブ装置であって；前記デューテイサイクル制御装置は、（１）前記モータ
速度制御装置の前記エラー信号、および（２）可変セッ
ト−ポイント電流制限装置の出力の関数である安定な高
周波デューテイサイクル制御信号を前記スイッチングレ
ギュレータに与え、前記電流検出手段は、前記デューテ
イサイクル制御装置のセット−ポイントを変えるため、
前記電流制限装置にフィードバックをかけ、それにより
前記スイッチングレギュレータのデューテイサイクルを
変えるようにしたことを特徴とするハードディスクドラ
イブ装置。
【請求項２】調整電力供給装置において、スイッチング
レギュレータが、インダクタ、コンデンサ、およびダイ
オード発振回路へ接続される電子スイッチ手段と、前記
インダクタ、コンデンサ、およびダイオード発振回路を
介して、DC電力供給装置からの電流のパルスを供給する
ため、少なくとも80kHzの周波数でスイッチング回路を
作動させるための手段とを備えていることを特徴とする
請求項１記載のハードディスクドライブ装置。
【請求項３】調整電力供給装置において、スイッチ手段
が、MOSFETパワートランジスタであることを特徴とする
請求項２記載のハードディスクドライブ式磁気記憶装
置。
【請求項４】当該装置を包囲する密閉式ハウジングを備
え、かつユニットの低熱放散作用が、過熱を防止しうる
ようになっていることを特徴とする請求項１記載のハー
ドディスクドライブ装置。
【請求項５】調整電力供給装置が、モータ駆動論理手段
と作動可能に関連する発電制動装置を含み、前記発電制
動装置は、複数のディスクの面から記録ヘッドの待避を可能にする
べく、ある一定時間、前記発電制動装置の動作を遅延さ
せるための遅延回路と、前記遅延回路と関連して作動し、かつDCモータステータ
のコイルに接続される蓄電手段とを備えており、前記遅
延回路が完全に放電された際、前記コイルに接続されて
いる前記蓄電手段が、前記コイルを短絡接地させ、それ
により、ロータを発電制動するとともに、ヘッドとディ
スクとの接近を最小限に保ってモータを停止させるよう
になっていることを特徴とする請求項１記載のハードデ
ィスクドライブ装置。
【請求項６】スイッチングレギュレータのインダクタお
よびコンデンサが、ディスク駆動装置を内蔵するハウジ
ング内のスペースに収容され、前記スペースは、前記ハ
ウジングの直角に交差する外壁と、前記ディスク駆動装
置の周辺の湾曲コーナーとの間に画定されるようになっ
ていることを特徴とする請求項２記載のハードディスク
ドライブ装置。
【請求項７】デューティサイクル制御装置が、第１およ
び第２のコンパレータを含み、前記第１コンパレータ
は、制御電圧信号が、第２コンパレータの出力を制御す
るために発生されるよう、第１コンパレータの一つの入
力端子に生ずる可変電圧基準値と、DCモータステータの
コイルに流れる電流を示す電圧信号とを比較し、また、
第２コンパレータは、制御電圧と、鋸歯状波発生器の出
力とを比較し、それにより、モータに対するパルス幅変
調信号が発生されるようになっていることを特徴とする
請求項１記載のハードディスクドライブ装置。
【請求項８】300Mバイトの情報量を超えるハードディス
ク記憶容量を有していることを特徴とする請求項１記載
のハードディスクドライブ装置。
【請求項９】発電制動回路を含み、前記回路は、DCモー
タステータに制動をかけ、モータを停止させる前に、ヘ
ッド位置決め装置が、複数の磁気ヘッドを、薄板ハード
ディスクとの界面から引っ込めることができるよう、ヘ
ッド位置決め装置に電力を与えるための容量性蓄電回路
を有していることを特徴とする請求項１記載のハードデ
ィスクドライブ装置。
【請求項１０】予め決められた容積を有するハウジング
と、前記ハウジングの内部に設けられる外側ロータを有する
ハブ装着式モータと、複数のハード記憶ディスクと接近させるためのアーム位
置決め手段および磁気ヘッドと、モータの回りで回転するロータに取り付けられる少なく
とも５枚のハード記憶ディスクを内蔵しうるハウジング
の容積の16.4cm³（１立方インチ）当たり、少なくとも2
Mバイトの記憶を可能にするための手段と、電力をモータに与えるため前記ハウジングの内部に装着
される80,000Hzを超える周波数を有する可変パルス幅ス
イッチング式電力供給装置とで構成され、前記電力供給装置は、80,000Hz以上のスイッチング周波
数を通しうる誘導性・容量性フィルター回路を含み、前記フィルター回路は、ハウジング容量の0.5パーセン
ト以下の容積であることを特徴とする大記憶容量ウイン
チェスタ型ディスクドライブ装置。