JPH01503182A - ウインチェスタ型ディスクドライブ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ウィンチェスタ　ディスクドライブ 四の　野および背 見豆生立互 本発明は、コンピュータディスクドライブに関し、より詳しくいうと、コンピュ ータディスクドライブシステムおよび駆動モータとヘッド位置決め回路のための 電力供給装置に関する。

ｌ豆生！見 デジタルデータは、フレキシブルディスク、例えば「フロッピー」ディスク、あ るいはハードディスク、例えばウィンチェスタ型ディスクが回転される際、磁気 ヘッドにより、ディスク磁気面の連続小領域を磁化させることによって記憶され る。ハードディスク記憶装置のデジタル記憶密度は、フロッピーディスク記憶装 置のおよそ１０〜２０倍程度で程度。

ウィンチェスタ型ディスクドライブ装置とも呼ばれるハードディスク装置におけ る剛性ディスクは１通常、アルミ合金から形成され、その上面と下面には、磁化 可能なコーティングが施されている。

磁気記憶用剛性ディスクは、最初、直径が相当に大きがったが、近年、その大き さは小さくなり、現在では、５−１／４インチのディスクが広く普及している。

　５−１／４インチのウィンチェスタ型ディスクが１個々の工業標準寸法として 採用されており、大きさは、高さが８２．６ｍｍ（３，２５インチ）、輻１４６ ｍｍ（５，７５インチ）、厚さが２０３＋ａｍ（８，００インチ）である。

標準環境条件も決められており１作動時の温度は５℃〜５０℃であり、また非作 動時、即ち保管温度は、−４０”Ｃ〜６５℃となっている。

特に、ウィンチェスタ型ハードディスクドライブは、より多くのデータを記憶し うるように、絶えず改良がなされている。

最近の一連のディスクドライブは、標準５−１／４インチ型ディスクシステムに おいて、３８０Ｍバイト（Ｍバイトは、１００万バイトのデジタル記憶を表わす 、）以上のデータを提供できる。各バイトは、２進８桁、即ち８ビツトのデータ を含む。

高性能位置決め装置は、平均１８ａｓｅｃ（ミリ秒）のアクセス時間が可能であ る。更にディスクを追加して記憶容量を多くする際、スペースを節約するために 、駆動モータをスピンドル・ハブに組み入れ、記憶板に利用しうる垂直スペース が、より広くされている。

好適なモータは、アーマチュア抵抗１オーム、およびトルク定数２．６　ｏｚ− ｉｎ／ａｍｐのスピンドル装着式４極デルタ巻きＤＣブラシレスモータである。

ドライブ内部のエネルギー放散は、アイドリング中が２０ワツト、シーキング中 が２９ワツト以下でなければならない。

スペースの点や、モータがスピンドル・ハブの内側に設けられているため、この 種の大容量ディスクドライブは。

冷却用ファンを使用せず２周囲温度５０℃（１２２°Ｆ）にて運転されなければ ならない、また、ドライブ内部の温度は、６５’Ｃ（１４９°Ｆ）以下に保たれ る。これは、各種の電子装置ならびに材料が、６５℃を大幅に超えない条件で定 格化されているため、大切なことである。

上記のパラメータの範囲で、ディスクドライブを作動させるべく、１２Ｖの電力 供給源からの電流を制限しなければならない、そのため、例えばモータ電流を、 モータ始動の際３アンペアに、またディスクドライブの通常作動時には２アンペ アに制限する必要がある。

また、変動負荷があると適切に作動しない、現在使用されているスイッチングレ ギュレータの電力供給として多く用いられている＋１２Ｖｌｉ路では、リプル電 流が少なくされることが望ましい。

更に、一定量のドライブ内部の平均電力放散に対し、電力線路におけるリプル電 流を減らすことも、電力供給装置に対するピーク電力条件を低減させる。

ウィンチェスタ型ハードディスクドライブに対する電力供給方法として通常考え られるのは、速度を制御するための線形電圧レギュレータである。

線形レギュレータは、常に、電子回路において相当の電力放散がある。モータ始 動の際、必要とされる機械的電力が小さい時でさえ、電力供給装置から流される 電力は、非常に大きくなったままである。

線形速度レギュレータに高電力放散が発生されると、電子回路の温度が上昇する 。これは、冷却用ファンを用いる余地がないほど小さくつくられている場合、簡 単に処理できない。

更に、従来、ディスクドライブに使用されてきた線形電圧レギュレータは、モー タに与えられる初期電力を甚だしく制限するため、ユニットが情報記憶使用の準 備に入る前に、加速度の低下をもたらし、そのため、始動に相当に長い時間をと ってしまう。

そのほか、速度制御装置の要件として、適切なブレーキ作用と、停止−始動の迅 速な転換性とがある。ディスク面に静止している磁気ヘッド、即ちスライダーが 、ヘッド−ディスク界面にｒボンド（ｂｏｎｄ）　Ｊとほぼ同じ高始動摩擦を有 している場合に発生する「締めつけ一摩擦」現象を克服するべく、始動時に、大 きな初期トルクが必要とされる。

いったん、ディスクが普通の速度で回転すると、磁気ヘッド即ちスライダーは、 ヘッドとディスク面との間に薄い空気クッションを伴ない、「フライング（ｆｌ ｙｉｎｇ）Ｊを始める。

停止時および始動時に、改良ウィンチェスタ型ドライブでは、ヘッド−ディスク の接触時間を最小にすることが望ましい。

機械ブレーキは、スピンドル・ハブの内部にモータが装着されているウィンチェ スタ型ディスクドライブでは使用できない、駆動トランジスタを介して巻線を短 絡させる発電制動が、制動に使用しうる最善の方法である。

ディスクドライブを含むという記載はなされていないが、可変速度モータに対す るレギュレータとしては、ゴトゥ（Ｇｏｔｏｕ）による米国特許第４，３５９， ６７４号明細書に記載のものがある。

同米国特許明細書の第６図に、ボックス（５２）として、ダイオード、およびイ ンダクタ・コンデンサ回路による二極式電力制御スイッチが開示されている。

この種のレギュレータにおけるスイッチング速度は、相当に低い周波数範囲で実 行されている。このようなシステムでは、スイッチングの方法は、速度制御、お よび電流制限要素に無関係である。スイッチングレギュレータのデユーティサイ クルは、出力トランジスタの電圧降下を最小にするべく、トランジスタを線形作 動範囲にさせておく予め決められた小さい値に制御される。

速度制御作用は、トランジスタを線形作動範囲で制御することにより、実行され る。また、この速度制御作用は、上記米国特許明細書の第６図示のコイル（Ｘ） 　（Ｙ）　（Ｚ）の電流を１発生源が特定されない命令信号（６０）により制御 されているように思われる。

そのため、スイッチングレギュレータの主目的は、モータに印加される電圧（Ｖ Ｃ）を、駆動トランジスタが線形作動範囲で作動しうる最小可能レベルに下げる ことである。

また、トランジスタ（１００）によって電流を切り換えるスイッチングレギュレ ータは、電力線路に直接作用する。電流変動を滑らかにする手段がないので２人 力ＤＣ電圧ソースからの出力電流パルスが発生してしまう。

更に収容面に関していえば、このような従来のスイッチング装置では、ウィンチ ェスタ型ディスクドライブシステムの限られたスペースには入り切れない大容量 のコンデンサおよびインダクタが必要である。

本発明の主な目的は、ウィンチェスタ型ディスクドライブの狭小スペースに収容 しうる程度に十分小型で、がっ過熟の心配がなく、しかも、モータに最大電力を 与え、ヘッドが浮き上がるまでディスクを加速することができる低熱放散の電力 供給装置を提供することである。

いったん、運転速度となると、小レベルの電力が与えられる。従って、電力供給 装置は、必要に応じ、付加電力のみを流すこととなる。

目的の主なものは、優れた効率性を有し、あらゆる電子装置における電力放散が 少なく、かつディスクを加速するとともに１回転させるための電力を保存しうる 電力供給・制御装置を得ることである。

ｌ豆皮１笠 本発明による回路は、ハードディスク・アセンブリ（ＨＤＡ）の動作を調整する ため、ハードディスクドライブ装置に対する調整電力供給手段を含んでいる。

ヘッド位置決めアセンブリ、およびディスクを作動させるＤＣモータは、ＨＤＡ の内部に収蔵されている。

調整電力供給手段は、スイッチングレギュレータ回路へ接続されるＤＣ電力供給 部を備えている。

スイッチングレギュレータ回路は、パルス幅が、レギュレータ回路のスイッチン グトランジスタの動作を変えるようになっているデユーティサイクル制御装置に よって制御されるスイッチングデユーティサイクルを有している。

スイッチングレギュレータ回路は、完全な飽和状態で作動する複数のパワーＭＯ ５ＦＥＴ（金属酸化膜半導体電界効果トランジスタ）からなるモータ駆動回路に 対して、調整供給電圧を与える。

モータ駆動回路は、モータに必要なトルクを発生させて３６００ｒｐｍの回転を 達成させるよう、デルタ巻き４極ブラシレスＤＣモータの各コイルを選択的に付 勢するため、モータ駆動論理回路により、順次作動される。

モータ記動回路が、モータステータの選択されたコイルを付勢する際、電流検出 レジスタは、ＤＣモータに流される電流量（従って、電力）に応じて、モータの デユーティサイクル制御装置にフィードバックをかける。

タコメータは、モータの実速度に応じて、モータの速度制御装置にフィードバッ クをかけ、測定速度を、プリセットされた基準速度と比較する。この比較の結果 、エラー信号であるとされたものは、速度制御装置により、デユーティサイクル 制御装置へ送られる。

モータのデユーティサイクル制御装置は、パルス幅変調信号を発生させ、デユー ティサイクルが、モータ始動時のヘビーデユーティサイクルから、モータの定常 速度３６００ｒｐｍ達成時のライトデユーティサイクルへ変えられるように、レ ギュレータ回路のスイッチングトランジスタを作動させるため、（モータ速度に 対する）速度制御装置からのフィードバック情報と、検出レジスタにより検出さ れる電流とを利用する。

電流制限作動は、検出レジスタにより検出される実電流を、始動時における最大 値から定常状態持続時の小さい値まで変わる基準値と比較するコンパレータによ って行なわれ、それにより、可変設定基準を与えることができる。

初期のモータ始動時、速度制御装置は、最大電流を流す。

速度制御装置に必要な電流は、プリセット制限値を超えてはならない、そのため 、電流制限コンパレータは、デユーデユーティサイクルの制御を行なう。

モータが速度を上げていく際、プリセットされた電流制限値は、指数関数的に減 少して、より小さい定常値になり、約８秒後、速度は３６００ｒｐ■にされる。

回転速度が３６０Ｏｒｐｍに達すると、電流条件が定常状態でプリセット電流制 限値以下に下がるため、速度制御装置は、デユーティサイクルの制御を行なう。

仮りに、速度制御装置が、常時、３６００ｒｐｍよりも遅い回転速度を示すよう な場合、速度制御装置によってデユーティサイクル制御装置へ送信されるエラー 信号は、プリセット電流制限値に至るまで、付加電流がモータに流れるようデユ ーティサイクル制御装置は、デユーティサイクル・コンパレータに与えられた駆 動制御信号が、定常ＤＣレベルになるよう、速度制御装置および電流制限コンパ レータの出力を安定化させることにより、スイッチングレギュレータ回路のデユ ーティサイクルの比例と積分の制御を行なう。

好適実施例において、スイッチングレギュレータ回路は、入力低域フィルター（ 誘導性および容量性）、インダクタ。

コンデンサ、およびスイソングトランジスタが１００ｋＨｚで作動するのを可能 にするショットキー・ダイオードから構成される。

１００ｋ）ｌｚ倍信号、発振器によってデユーティサイクル制御装置で発生され 、かつそれは、パルス幅変調信号をスイッチングレギュレータへ与えるため、制 御電圧へ接続される。

それにより、従来のスイッチングレギュレータでは達成しえなかった電流変換を 行なうことができる。

スイッチング調整のほかに、電流がオフにされる際、デユーティサイクル制御装 置により、発電制動が行われる。

回路は、アーム位置決め装置が、情報の記録されているデータゾーンから離隔し た走行（１ａｎｄｉｎｓ）ゾーンへ磁気ヘッドを引っ込める時間を見込めるよう 、発電制動回路の動作中に２秒の遅れを与える。

２秒の遅延後、モータ駆動論理手段と関連して作動している発電制動回路は、モ ータのコイルを短絡接地させ、かつ、従来の発電制動方法のように、電流を高イ ンピーダンスレジスタに流す必要なく、永久磁石ロータを停止させる。

本発明は、ハードディスクドライブに対するモータのスイッチング型電力供給レ ジスタのパルス幅を変調するため、可変設定を用いる。その際、初期即ち始動時 の最大電流レベルは、相当に高く、かつヘッドがいったん浮き上がり。

通常の速度が達成されると、低レベルに変えられる。

本発明によれば、冷却ファンを使わない密閉式大容量記憶ハードディスク駆動装 置用ハウジングは、ハブ装着式モータを備えている。このモータは−８０ｔＯＯ Ｏ）ｌｚを超える周波数で作動するスイッチング型電力供給装置によって給電さ れる。更に、それに対応する小誘導性・容量性のフィルター回路を備えている。

本発明によるウィンチェスタ型ディスクドライブは、相当に高い記憶密度を有し ている。約２４５９ｃｊ　（１５０立方インチ）　。

につき、３８０Ｍバイトの記憶容量がある。従って、記憶密度は、　１６．４ｃ ｊ（１立方インチ）当り２Ｍバイト以上である。

３８０メガバイトユニツトに関し、高周波スイッチング型ＡＣＲ計算用電力供給 部と関連するフィルター回路のコンデンサおよびインダクタの容積は、　１６． ４ａＪ　（１立方インチ）以下、即ち、約６．６ａＪ　（０，４立方インチ）で ある、これは、電力供給フィルタ一手段が、単位容積の半分以下の容積しか必要 としないことを意味する。

ディスクドライブに対する本発明の優れた特徴は、モータの高加速化が達成され るよう、相当に高い初期電力がモータに与えられることである。また、線形レギ ュレータを利用する従来のディスクドライブと比べ、磁気ヘッドが。

非常に短時間に「フライング（ｆｌｙｉｎｇ）　Ｊを開始し、そのため、ヘッド と記憶媒体との界面の寿命を長持ちさせることも、特徴の−っである。

従って、１２Ｖの供給電力からの最大許容電流により、始動時のモータへの初期 電流は、スイッチングレギュレータを用いて、２倍以上も大きくなるため、モー タの高加速化が可能であるとともに、ヘッドのフライング速度を急速に達成でき る。

結果として生ずる初期の高トルクはまた、多重ディスクドライブに対する始動時 の「締めつけ一摩擦ｊを克服するのに好都合である。

本発明の他の目的、特徴および利点は、添付図面を参照しての以下の詳細な説明 から明らかになると思う。

図面の簡単な説明 第１図は、本発明によるウィンチェスタ型ディスクドライブの電力供給装置の回 路図である。

第２図は、デユーティサイクル制御装置の詳細な回路図である。

第３図は、ライトデユーティサイクル出力信号およびヘビーデユーティサイクル 出力信号のため混ぜられる鋸歯状発信出力信号を示すタイムチャートである。

第４図は２時間に対するモータ速度およびモータ電流を示すタイムチャートであ る。

第５図は１本発明による電力供給装置のブロック図である。

第６図は１本発明によるディスクドライブアセンブリを収蔵するキャビネットの 斜視図である。

第７図は、第６図示の線■−■におけるハードディスクドライブアセンブリの縦 断面図である。

第８図は、キャビネットに無駄なく配置された本発明による電力供給装置の要部 を示す部分斜視図である。

第９図は、本発明によるブラシレスＤＣモータの作動の様子を示す回路図である 。

の　日 第１図示の閉ループ電力供給装置において、レギュレータ回路（１２）が、　Ｍ Ｏ５ＦＥＴモータ関動回路（駆動回路対して調整出力電圧（Ｖｍ）を発生すると 、それにより、第９図示の好適実施例のようなブラシレスＤＣモータは、全速力 で駆動される。

ＭＯＳＦＥＴＩ［！動回路は、３つのＰ−チャネル（１５）、および３つのＮ− チャネル（１７）のエンハンスメント・モードトランジス　′りから構成されて いる。

装置の比例と積分の制御は、モータのデユーティサイクル制御装置（１６）によ って行なわれる。デユーティサイクル制御装Ｍ（１６）の詳細な説明は、第２図 を参照して後述する。

要するに、デユーティサイクル制御装置（１６）は、レギュレータ（１２）のデ ユーティサイクルを設定するため、電流検出回路（１８）及び速度制御回路（２ ０）からのフィードバックを受ける。

レギュレータ（１２）のデユーティサイクルの設定が。

ＭＯ５ＦＥＴＩｉ動回路（１４）へ供給される調整電圧（Ｖ＋ｍ）の制御および 安定化を可能にするとともに、モータの電流および速度を制御する。

動作説明のため、第１図示の閉ループ電力供給装置の制御に従うＤＣモータの概 略を第９図に示す、これは、永久磁石ロータ（４９）を有する４極デルタ巻きブ ラシレスモータである。なお、第７図示の好適実施例において、ロータ（１８０ ）は、ステータ（１８２）を囲繞し、また、モータのステータは、永久磁石ロー タによって取り囲まれているとともに。

切替え可能な論理制御式巻き線を有している。

「発明の背景Ｊの項で述べたように、従来の放散式線形パワーレギュレータは、 好ましくない熱を放出したり、ウィンチェスタ型ディスクドライブの特定条件に 必要とされる効率性を欠くことがよくある１選択レギュレータ（１２）は、スイ ッチング型レギュレータである。ＤＣ電圧は、インダクタ（２６）およびコンデ ンサ（２８）からなる低域フィルター回路を介して、Ｐ−チャネルＭＯ５ＦＥＴ パワースイッチングトランジスタ（２４）のソース（２２）へ印加される。

ＭＯＳＦＥＴパワースイッチングトランジスタ（２４）、ショットキー・ダイオ ード（３２）、インダクタ（３４）、およびコンデンサ（３６）から構成される スイッチングレギュレータは。

ＭＯ５Ｆε丁ＩＮ動回路（１４）に調整電圧（Ｖｍ）を与える。

コンデンサ（３８）は、スイッチングレギュレータによって発生されるＲＦノイ ズを濾波する働きをする。スイッチングトランジスタ（２４）は１回路（１６） から導電路（４２）を介して送られ、かつゲート（４０）に加えられる一定周波 数のパルス幅変調信号に応じて作動する。好適実施例においては、スイッチング レギュレータは、　１００ｋ）ｌｚで作動する。

デユーティサイクル制御装置（１６）内部の回路（第２図参照）は、モータ電流 、およびモータ速度のフィードバックに応じて、各固定全サイクル範囲内のデユ ーティサイクルを変化させる。

デユーティサイクル変調信号は、１０μｓの一定周期を有し、かつ、信号の一つ の全サイクルに対する時間が、ゲート（４０）を制御する。しかし、各サイクル 内において、信号がｒオン」状態である時間、および「オフ」状態である時間は 、サイクルからサイクルまで、１０μｓの範囲で変化する。

始動時におけるように、モータの作動により多くの電流を必要とする場合、サイ クルごとに、より大きな「オン」状態持続時間を与えるため、デユーティサイク ルが変えられる。

スイッチングトランジスタ（２４）が、ゲート（４ｏ）を介してｒオン」状態お よび「オフ」状態に急速に変えられるので、電圧（Ｖｍ）の調整は、レギュレー タ（１２）によって達成される。

スイッチングトランジスタ（２４）がｒオン」状態にされると、電流は、コンデ ンサ（２８）からインダクタ（３４）に流される。

インダクタ（３４）を流れる電流が増加されるため、インダクタは、駆動回路（ １４）を介し、コンデンサ（３６）、および誘導負荷（ブラシレスＤＣモータ、 図示せず）に対して電流を与える。

デユーティサイクル制御装置（１６）が「オフ」状態になると、スイッチングト ランジスタ（２４）のゲート（４０）への信号。

更には、インダクタ（３４）への電流の増加はなくなる。そこで、ショットキー ・ダイオード（３２）は、モータの負荷電流が、インダクタの電流より大きくな るまで、出力電圧（Ｖｍ）を増大させながら、蓄められたインダクタ（２４）の 電流を流す。

この時点で、コンデンサ（３６）は、放電を開始し、かつＶｍが、デユーティサ イクル制御装置（１６）の内部に設定されている予め決められた基準電圧以下に 下がるまで、負荷（モータ）に対して電流（コンデンサ（３８）により濾波され たＲＦ）を供給する。この過程は、繰り返えし行なわれる。

スイッチ（２４）が理想的に働けば、電力損失は、レギュレータ回路（２３）に よっては発生せず、誘導負荷（モータ）においてだけになる。

しかし実際には、スイッチングレギュレータ（１２）の効率は、線形放散型電力 供給装置よりも、はるかに高い、スイッチング周波数（この場釡、　１００ｋＨ ｚ）が高ければ高いほど。

インダクタ（３４）およびコンデンサ（３６）は、小さくなければならない。

スイッチ（２４）がｒオンノ状態にある際、電流は、インダクタ（３４）を流れ 、かつインダクタ（３４）において電力を殆んど放散させず、ＩＦ！動回路（１ ４）に流れて誘導負荷（モータ）を作動させる。

同様に、コンデンサ（３６）およびダイオード（３２）が、電力放散を最小にす るように作動するため、電力ロスは、主として、誘導負荷であるモータにおける ものになる。このように、低電力（Ｉ”Ｒ）、即ちレギュレータ（１２）自身に おける銅損は、効率向上と、レギュレータにおける低熱放散と置き換えられる。

従来のスイッチングレギュレータの構成による以外に、電流変換は、インダクタ （２６）およびコンデンサ（２８）からなる低域フィルターの導入により達成さ れる。

高周波では、レギュレータ（１２）に入る＋１２Ｖ電力供給が、スイッチングト ランジスタ（２４）の作用からのりプルを戻さないよう、コンデンサーは、スイ ッチングトランジスタ（２４）からの高調波を通過させて、接地させる。

より高いアンペア数出力が低アンペア数入力から得られるような電流変換は、レ ギュレータ（１２）に対するこの独特な構成の結果から得られるものである。

本発明において重要なことは、急速な電流・電圧の変化を研究するよりも、トラ ンジスタ（２４）の急速なスイッチングを高めるとともに、それに応答するレギ ュレータ（１２）に対しての要素を決めることである。特に、スイッチングトラ ンジスタ（２４）に対してのパワーＭＯ５ＦＥＴの選択が大切である。何故なら 、パワーＭＯ５ＦＥＴは、両極性トランジスタと違って、電流をくってしまった り、熱暴走することがないからである。

パワーＭＯ５ＦＥＴは、高い入力インピーダンスを示すので、利用可能な駆動を 殆んど必要とせず、また関係をもたなくなる。レギュレータ（１２）の出力に、 いったん、調整電圧（Ｖｍ）が発生すると、この電圧は、選択的に順次１Ｍ０５ ＦＥＴ駆動回路（１４）へ加えられる。

第１図に示すように、順次作動式スイッチは、第９図示のデルタ巻きモータステ ータの各種スイッチを作動させる。

ＤＣモータの永久磁石ロータを作動させるため、コイル（４４）　（４６）　（ ４８）は、駆動スイッチ（５０Ａ）　（５０Ｂ）　（５０Ｃ）　（５０Ａム）（ ５０８Ｂ）　（５０ＣＣ）の動作により、順次作動させられ、その後、放電され なければならない（第９図参照）。

一般に、一定の周期を超えると、スイッチ（５０Ａ）　（５０ＣＣ）（５０Ｂ） 　（５０ＡＡ）　（５０Ｃ）　（５０８Ｂ）は、順次充電され、その後で、コイ ル（４４）　（４６）　（４８）を順序正しく放電させるため、コイルに囲まれ た永久磁石ロータを作動させる。

ロータ駆動シャフト（図示せず）には、信号（ＳＬ　）　（ｓｚ　）　（ｓ、　 ）を発生させる３つの分離ホール効果検出器を内蔵するプレートもしくはカムが 固定されている。

検出器が、各コイル（４４）　（４６）　（４８）における、ある電流から逆起 電力の放電までに変化する磁界を検出するので、位置情報は、それぞれ（Ｓ□） 　Ｃ５ｔ　）　（５３）でのモータのデユーティサイクル制御装置！（１６）に より与えられる。

このようにして、デユーティサイクル制御装置ｔ（１６）は、モータのサイクル 位相情報に決めることができ、かつ内部通信論理回路（５２）　（第２図参照） を作動させることができる。

検出器のゲート回路（５４）と関連して作動する際、次のスイッチのシーケンス 動作は、検出器からの信号（ｓｘ　）　（Ｓｌ　）（５ｍ）（この場合１例えば 針は、変換されたＳｌを意味する。）の次のような積の論理組合わせによって達 成される。

Ｓｌ・針は、スイッチ（５０Ａ）を作動。

Ｓｌ・Ｓ３は、スイッチ（ＳＯＢ）を作動。

Ｓｌ・Ｓｌは、スイッチ（５０ＣＣ）を作動。

入力（Ｓよ）　（ｓｚ　）　（ｓａ　）は、それぞれ、回路（５４）の２人力式 ＮＡＮＤゲートへ接続され、そこで、変換信号（Ｓｌ）　（Ｓｌ）　（Ｓ３）が 、回路（５４）の各結合入力ＮＡＮＤゲートの出力側に発生される。

転流論理回路（５２）の６つの分離ＮＡＮＤゲート（５６）は１回路（１４）を 順次作動させるための前記積の論理組合わせを出せるよう、配線式論理を与える 。

次に、ＯＲゲート（５８）によって閉じられる（各ＯＲゲートは、インバータと 同じ働きをし、かつ結合入力を有している。そこで、トランジスタ（５０ＣＣ） 　（５０８Ｂ）　（５０ＡＡ）を作動させる出力パルスは、これらのトランジス タを作動させるため、論理Ｔｈｉｇｈ　（高）」である、）。

電流検出手段（１８）は、導電路（６０）に接続される。好適実施例において、 これは、電流検出手段（１８）に存在する電流量を検出するための検出レジスタ である。

この低インピーダンスの検出レジスタは、モータのステータ・コイル（４４）　 （４６）　（４８）を流れる電流の量に応じて、モ−タのデユーティサイクル制 御装置Ｉ（１６）に実時間情報を与える。

デユーティサイクル制御装置（１６）に対して情報を与えるコイル電流検出手段 （１８）のほか、速度制御装置（２０）は、導電路（６２）を介してエラー信号 を与えるとともに、モータが所望の速度で作動しているかどうか（基準位置決め 装置（６４）によって設定され、実速度インディケータ（６６）と比較される） 、制御装置ｆ　（１６）に指示を出す。

好適実施例において、実速度インディケータ（６６）は、デジタル回路（２０） で計算され、そこで、基準速度（６４）は、結晶制御クロックにより、設定され る。

上述により明らかなように、ループ安定化を比例と積分の制御で行なう閉ループ ・フィードバック装置は、安定した調整電力をブラシレスＤＣモータへ与える。

この閉ループ装置は、調整電力（Ｖｍ）をＭＯ５ＦＥＴ駆動回路（１４）へ与え るレギュレータ（１２）を含んでおり、この回路（１４）は、転流論理回路（５ ２）の動作により、順次作動される。

駆動回路（１４）が、モータのコイルを付勢する際、始動時および定常作動時の モータに流れる電流量に応じ、電流検出手段（１８）を介して、制御装置！（１ ６）にフィードバックがかけられる。

速度制御装置（２０）は、デユーティサイクル制御装！！（１６）に正確なモー タ速度データを与え、また、ホール効果検出器信号（ｓ、　）　（ｓ、　）　（ Ｓ３　）は、モータコイルを順次作動させるための検出を行なう。

ホール検出器は、速度インディケータ（６６）の入力に対する実速度を決めるた め、最初に用いられる。初期加速後、３６００ｒｐｍの定常速度は、ディスクの サーボ面を光学的、あるいは磁気的に検知して得られる情報により監視される５ これらのパラメータは、即ち速度およびコイル電流は、デユーティサイクル制御 装置（１６）に入力を与える。

速度制御装置（２０）には、あらゆる種類のものが使用できるようになっている が、所望のモータ速度の設定電圧表示を実測定速度と比較させる。アナログコン パレータも利用できる。

また、デジタル検出回路も、ディスク回転の計数により。

速度を決めるのに使用することができ、デジタル・カウンタもまた、結晶制御装 置から得られる設定速度（６６）と比較するため、パルス速度を制御装！（２０ ）内部に記憶させるのに使用することができる。いずれの場合も、制御装置（２ ０）は、導電路（６２）を介して、デユーティサイクル制御装置へ送られるエラ ー信号を得るようになっている。

本発明の好適実施例における別の特徴として、放散型レギュレータよりもむしろ 、スイッチングレギュレータを使用していることのほか、モータのデユーティサ イクル制御装置（１６）は、従来の装置が比例制御を行なっているのとは異なり 、比例と積分の制御法を採用している。

そのため、アンダーダンプ応答を変化させうる装置は。

必要に応じ、基準設定値および動作モードにおける変化量によって、より速やか にかつ正確に変化させる。

本発明の装置および制御装置（１６）の比例・積分応答は、放散型ｇＩ！電力供 給装置よりも、はるかに効率的であり、かつ、３６００ｒｐ−のディスク駆動に おける急停止、急発進。

ならびに加速化のような変化に一層よく反応する。

モータ駆動回路が定常エラーを発生することは、よく知られている。「発明の背 景」の項で述べたように、比例制御では、モータ速度を制御する一手段として、 どうしても電圧の放散制御が前提になる。高い電圧（Ｖｍ）は、速度を大きくす る。そこで、速度を監視させ、かつ基準と比較させる。

基準速度は、固有の電力供給抵抗でもたらされる内部電圧降下があるのと同様に 、モータの摩擦、および負荷トルクのような定常状態エラーがあるため、真の出 力速度を正確に示していない。

本発明によれば、所望の速度および電圧に設定される基準を考慮に入れ、この情 報を、比例・積分装置により積分される定常状態エラーと組み合わすことができ る制御装置を提供され、フィードバックループ安定性が得られる。

本発明によれば、デユーティサイクル制御装置（１６）からの出力電圧が提供さ れる。そこにおいて、定常状態エラーと、制御装置の出力との和は一定になって いるため、定常状態エラーは、比例・積分の装置によって受けとられ、出力に加 えられる。そのため、過渡周期後、エラーと出力電圧の和は、エラー信号がゼロ に近ずくにつれ、出力電圧と同じになる。

このように、デユーティサイクル制御装置は、過渡周期中、減少する定常状態エ ラーの存在に作用する制御回路を提供する。

デユーティサイクル制御装置（１６）は、Ｐ−チャネルＭＯ５ＦＥＴスイッチン グトランジスタ（２４）のゲートに対する信号のデユーティサイクルを制御する べく作動する。

比例と積分の制御は、ハードディスク駆動モータを始動させたり停止させ、また ディスクを急速に加速させたり停止させ、更に必要に応じて、ディスクの方向を 逆転させるための急速変化を円滑に調整して、装置のラグを補償する。

第１図示の全制御装置は、装置の設定を大きく変えなければならない場合、３か ら２アンペアの間で、電流負荷を大きく変化させるのに有用である。

制御装置（１６）は、装置系の不安定性を回避するため制御されている状態の下 にある場合を除けば、負荷式始動および停止動作のような装置系の変化に急速に 応答しうる。

第２図乃至第４図から明らかなように、電流レベルは、電圧制御電流感度（ＶＣ Ｓ）接続端子（６８）を介して、電圧レベルとして検出される。

第１図示の電流検出手段（１８）は、好適実施例において、１ワツト、０．１オ ームの電流検出レジスタからなっている。

３アンペアの電流に対して、電力方程式Ｐ＝ＶＩを適用すると、電流検出手段（ １８）による電圧降下は、０．３ボルトである。同様に、検出手段（１８）によ る０、２ボルトの電圧降下は、２アンペアの電流として示される。

このように、電圧信号は、ｖＯ８接続端子（６８）を介し。

ＤＣブラシレスモータのアンペア数を示している特定電流レベルに対応するコン パレータ（７０）の逆転端子へ直接加えられる。

「始動」時点において、ＤＣモータは、３アンペアの電流を必要とする（第４図 参照）、速度（７４）が大きくなるにつれて、ａ流は１Ｍ＃装置（Ｉ６）によっ てゆるやかに下げられ、２アンペアになる。

検出手段（１８）（第１図参照）を経てｖＣ８接続端子（６８）により与えられ る電圧は、コンパレータ（７０）の非反転入力端子において、回路（７８）によ り、好ましくは０．３ボルトになっている現在基準電圧と比較される。

例えば、コンパレータ（７０）は、各入力端子に加えられる電圧を比較する。も し、ＶＣ８接続端子（６８）の電圧が、回路（７８）による基準電圧０．３ボル トに等しいか、それ以下であれば、コンパレータの出力はｒｈｉｇｈＪのままに なっている。しかし、もし、接続端子（６８）からの逆転入力信号が。

０．３ボルトの非反転基準電圧を超えると、コンパレータ（７０）の出力は、論 理ｒｌｏｗ（低）」になる。

このようにして、コンパレータ（７０）は、モータのステータコイルによるアン ペア数が、始動装置の３アンペアの範囲を超えているかどうかについて検出する 。もし、この範囲を超えているとすれば、論理ｒｌｏｖＪ信号は、コンパレータ （７０）から、安定回路（８２）を経てコンパレータ（８０）へ送られる。

回路（８２）は、主に、低域フィルターとして作用し、かつ、コンパレータ（８ ０）にＤＣ信号（Ｖｃ）を与えるとともに、リプルもしくはフラッフ信号が取り 除かれるよう、速度制御装置（２０）およびコンパレータ（７０）を補償する０ 回路（８２）もまた、比例・積分制御を行なう。

低域濾波が行なわれた後、コンパレータ（７０）からの出力信号は、導電路（８ ４）を通り、コンパレータ（８０）の逆転端子へ送られる。コンパレータ（８０ ）は、導電路（８４）からの制御入力信号（Ｖｃ）を、タイマー（８６）　（非 安定動作のための５５５タイマー）により発生する１００ｋＨｚ（好適実施例の 場合）の鋸歯影信号と組み合わせる。この鋸形信号は、導電路（８８）を経てコ ンパレータ（８０）の非反転端子へ送られる。

コンパレータ（８０）に対する入力波形および出力波形を第３図に示す。

鋸歯状波形（９０）は、コンパレータ（８０）の非反転（＋）端子に対する入力 となる。電圧レベル（９４）　（９２）は、それぞれ。

始動アンペア数（３アンペア）　（９４）、および定常電流条件（２アンペア） 　（９２）を表わしている。

コンパレータ（８０）の出力ｒ　ｌｏｗ　Ｊとなり、スイッチ（２４）がオンに なるので、第３図のグラフに示すように、方形波（９８）は、コンパレータ（８ ０）の出力波形を表わし、かつ「始動」の際のヘビー・デユーティ動作に対する デユーティサイクルである。また、定常デユーティサイクルは、方形波のパルス 信号（９６）で示され、これは、定常状態のモータ作動時のデユーティサイクル に相当する。

第３図示のサイクル波形を、区間（１００）について説明する。始動電圧レベル （９４）が鋸歯状波形（９０）を横切る間の時間周期は、ヘビー・デユーティサ イクル（９８）のｒオン」（ｌｏｗ）時間に対応しており、また、定常電圧（９ ２）が鋸歯状波形（９０）を横切る間の短い時間周期は、定常サイクル（９６） の「オンＪ（ｌｏｗ）時間に対応している。

３アンペアのヘビー・デユーティモータ始動を表わしているサイクル（９８）の 長い時間周期は、サイクル区間（１００）内で、２アンペアの定常電流の「オン Ｊ　（ｉｏｔａ）時のデユーティサイクル（９６）よりも、かなり長い［オン」 （１０％り状態になっている。電力＝１２Ｒを使って、対比を鮮明にすることが できる。つまり、電力は、電流の２乗に比例する。これが、デユーティサイクル 制御装置の出力側において、波形＜９６）　（９ｇ）を、鋸歯状波形（９０）の ｒオンＪ　（ｌｏｗ）時間特性に従わせる必要性がある理由である。

そのため、鋸歯状波は、コンパレータ（８０）により、制御電圧（Ｖｃ）と組み 合わされる。コンパレータ（８０）の出力は、コンパレータ（８０）における入 力（８４）　（８８）の重ね合わせ効果を制限する電流の関数である。しかし、 第３図示の（９６）（９８）のような方形波は、コンパレータ（８０）が、アナ ログ入力信号をデジタル出力信号へ変換するようになっているために発生するも のである。

コンパレータ（８０）からの出力は、導電路（１０２）を経て直列結合トランジ スタ（１０４）　（１０６）に加えられ、次に、結合トランジスタ（１０４）　 （１０６）は、コンパレータ（８０）の出力のバッフアラ行ない、かつ、５ＲＣ （スイッチング・レギュレータ・コントロール）接続端子（１０８）を介しての スイッチングトランジスタ（２４）のゲート（４０）への送信のため、低インピ ーダンス信号を発生する。

導電路（８４）の入力電圧（Ｖｃ）の振幅は、コンパレータ（７０）によって決 められる。既に論議したように、コンパレータ（７０）は、回路（７８）におけ る「始動」時の０．３ボルト基準電圧を、ＶＣ８接続端子（６８）からの検出信 号と比較することにより、比例電流制御を行なう。

本発明による電流制御装置の可変基準制御は、ＲＣ回路（１１０）によって行な われる。初期の「始動」において、ＲＣ回路（１１０）のコンデンサ（１１２） は、回路（７８）が、コンパレータ（７０）の非反転入力側に０．３ボルトの電 圧を印加しうるよう、短絡として作用する。

コンデンサ（１１２）が、時間の経過とともに変化すると、０．２ボルトの電圧 が、コンパレータ（７０）の非反転入力側に加えられる。電圧レベルは下降シフ トし、それに応じて、作動電流レベルは、定常の２アンペアにもっていかれる（ 第４図における（〕２）、（７６）を参照）、このシフトは、ＲＣ回路（１１０ ）の時定数特性に対応している０、このようにして、コンパレータ（）０）の反 転端子に対する電流検出信号は、基準電圧（＋）に従って下降し、かつ回路（１ １０）のレジスタ（１１５）と関連して作動するコンデンサ（１１２）の働きに よって与えられる可変基準値と比較される。

可変基準制御は、「始動」に対する高電流と、定常に対する低電力特電流との間 の８秒の遅れを変えるため、コンパレータ（７０）の非反転（り入力に対する基 準信号のラッチング、もしくは時間依存信号変動を行なうことができる。

このラッチング、およびコンパレータ（７０）の基準変動作用のほか、モータの デユーティサイクル制御装置Ｉ（１６）は。

モータ速度を検出するとともに、装置系をモータ速度条件に適合させるための手 段を提供する。

第２図から明らかなように、コンパレータ（７０）の出力は。

反転トランジスタ（１１４）のコレクタに接続される。速度制御装置（２０）　 （第１図参照）が、より多くの電流を必要とする導電路（６２）に成る信号を発 生させると、この信号は、反転トランジスタ（１１４）のベースに加えられる。

トランジスタ（１１４）は、コンパレータ（７０）の出力伝接地させる。

従って、ＤＣモータの速度を増大させるため、更に電流を必要とする場合、反転 トランジスタ（１１４）は、コンパレータ（７０）に対し、その端子入力のコマ ンド信号に関係なく。

電流リクエスト信号を与えることができる。

作動しているコンパレータ（７０）は、コンパレータ（８０）に対する導電路（ ８４）の信号を、始動電圧に上昇させ、それにより、レギュレータ（１２）のデ ユーティサイクルパルス幅を大きくする。

前述のように、検出手段（１８）による電圧検出か、あるいは制御装置ｆ（２０ ）による速度制御によって、電流制御を行なうことができる。いずれの制御信号 も、コンパレータの出力をｒｌｏｔ＋＋Ｊにさせたり、電流を上限許容アンペア 数に制限限させる働きができる。

１２ボルトの電力供給により、制御装置（１６）およびＤＣモータを作動させる ことができる。接続端子（１１６）を介して。

１２ボルトの電力がツェナーダイオード（１１８）に与えられる。

ツェナーダイオード（１１Ｂ）は、制御装置（１６）の各種機能副回路に対し１ 例えば、ＲＣ回路（１１０）に供給される５、１ボルトと同じように、５．１ボ ルトの規定電圧をクランプする役目を果たす。

始動および定常化動作のほか、制御装置Ｉ（１６）は、発電制動回路（１２４） により、ＤＣモータの停止動作を実行させる。

発電制動は、モータの制御システムであり、これには。

ＤＣモータのステータコイルに対する電力が遮断された際。

初期駆動モータロータが発電器の働きをするので、逆ＥＭＦが発生するという利 点がある。

モータが停止する前の長い惰行周期を回避させるため、逆ＥＭＦを、発電制動回 路（１２４）と関連して用いると、ＩＩｋ械制動によることなく、電子工学的に モータを停止させることができる。この機械制動は厄介で、費用がかかるばかり でなく、発明の背景の項で論じたように、小型化できないため、バードディスク ドライブの設計要件に適合しない。

アーム位置決めヘッドにより、ハードディスクを構成している薄い膜に傷をつけ ないようにするためにも１発電制動が不可欠である。

発電制動回路（１２４）は、導電路（１２６）を介し、転流論理回路（５２）と 関連して作動し、ブラシレスＤＣモータロータを急速に減速させる。

始動か、または定常のいずれかで１通常のパワーアンプ動作が持続している間、 導電路（１２８）を介しての電力供給装置による電流が流され、大容量コンデン サ（１３０）を限度一杯に充電する。

それによりコンデンサ（１３０）に蓄えられた電圧は、（１２ｇ）における１２ ボルトの電力が回路（１２４）に供給されている間、漏れを殆んどか全く生じさ せない状態で、ダイオード（１３２）によってクランプされる。

更に、高レジスタ（１３４）は、パワーアップにより作動している間、コンデン サ（１３０）のクランプを助ける。

モータおよび制御装置の電力が１図示してない他の手動式スイッチにより遮断さ れると、コンデンサ（１３０）およびレジスタ（１３４）のところでダイオード （１３２）によってクランプされた１２ボルトの電圧は、電力「オフ」にされて 消去し、コンデンサ（１３ｇ）の放電が行なわれる。

コンデンサ（１３８）の放電に少なくとも２秒かかるため。

駆動モータが発電制動回路（１２４）の作用で停止される前に、ヘッドを位置決 めアームへ引っ込めるためのアーム位置決めモータの時間が提供される。

コンデンサ（１３ｇ）の時定数は、コンデンサ（１３０）のものよりも、相当に 短かい、レジスタ（１３４）は、コンデンサ（１３８）が放電される前に、導電 路（１４０）に信号が加えられるのを防止するため、コンデンサ（１３０）の放 電を遅らせる働きをする。

コンデンサ（１３８）の放電が持続する間、駆動信号は、導電路（１４２）を介 して、Ｐ−チャネル２２空乏モード（内部成端ソース）ＭＯ５ＦＥＴパワースイ ッチングトランジスタ（１４４）のゲートへ送られる。いったん作動すると、パ ワートランジスタ（１４４）は、パワートランジスタ（１４６）のベースをいっ ばいに引き下げる（パワーがオンになっている際のトランジスタ（１４６）は、 ベース−コレクタ接合において逆バイアスがかけられている。）。

ｒオン」になった際、トランジスタ（１４６）は、レジスタ（１３４）を接地し 、かつ導電路（１４０）を介してコンデンサ（１３０）を放電させるため遅延さ せる。いったん放電されると、コンデンサ（１３８）は、トランジスタ（１４６ ）の接地を解き、トランジスタ（１４６）の「スイッチ」を開にするため、コン デンサ（１３０）からの電流は、導電路（１４０）を経て転流制御回路（５２） の（１２６）へ送られ、駆動レジスタ（１４８）の結合端子に供給される。

駆動レジスタ（１４ｇ）は、制御スイッチ（５０ＡＡ）　（５０８Ｂ）　（５０ ＣＣ）を作動させ、それにより、モータコイル（４４）　（４６）　（４８）を 接地し、かつモータステータを短絡させる（第９図参照）。

すべてのモータコイルを同時に接地することにより、モータロータの急速な減速 が得られる。このように、制御装置（１６）もまた、モータ制動を開始させ、か つ制御する。

前にも論議したように、第５図示の電力供給装置１（１５０）は、ディスクドラ イブモータ（１５２）、ヘッド位置決め装置（１５４）、および他の関連回路に 対して、電流を供給する。

ディスクドライブ装置系全体の回路以外のものすべて。

第１図乃至第４図示の回路によって得られる調整電力により、うまく作動される 。

第６図乃至第８図は、上で述べた電子回路が、無駄のないスペースにきちんと収 納され、かつ本発明による大容量ディスクドライブの温度条件に適合しうるよう になっている様子を示す図である。

第６図示のキャビネット（１５６）は、ディスク駆動装置。

および本発明による回路基板を内蔵している。

キャビネット（１５６）は１周囲に放熱羽根を備え、内部ファンとか、複雑な熱 吸込みは使われていない、キャビネットの上部スペースには、本発明による回路 基板（１６２）上方のヘッド・ディスク駆動装置が収められている。

第６図の断面を示す第７図は、シャフトおよびモータ（１６４）を内蔵するディ スク駆動装置［（１６０）を示す。

ディスクは、ロータ（１８０）に一体的に取り付けられる。

ロータは、ステータアセンブリ（１８２）を囲繞している。

ハードディスク（１６６）は、シャフトを取り囲むとともに、位置決めアームに より制御されるヘッドに接近している。

本発明の発電制動により、これらのヘッド（１６８）は、第９図示のコイル（４ ４）　（４６）　（４ｇ）が短絡される前に、ディスク（１６６）から引っ込め られる。

回路基板（１６２）は、ヘッド・ディスク駆動装置！（１６０）の下方か、ある いは上方に収容される。

構成要素（１７２）の大部分は、基板の下側に、駆動装置（１６０）の底部に対 向するように配設され、また、第８図示のコンデンサ（３６）　（２ｇ）および インダクタ（３４）は、基板（１６２）の反対側に、駆動装置！（１６０）に隣 接して位置している。従って、コンデンサ（３６）　（２ｇ）およびインダクタ （３４）は、基板（１６２）上で、キャビネットスペースの内方に向く唯一の電 子要素である。

ディスク駆動装ｆｉ（１６０）は、キャビネット（１５６）の内部に方形状を呈 し、かつそのコーナー（１７６）は、丸味を帯びている（第８図参照）、そのた め、ディスク駆動装置（１６０）の湾曲縁部（１７６）と、コーナーがとがって いるキャビネット壁部（１７ｇ）との間に空間部（１７４）が形成される。

デッドスペースともいうべきこの空間部（１７４）は、２つのコンデンサ（３６ ）　（２８）、およびチョークインダクタ（３４）に対する収容部を提供する。

このようにして、構造的に小さく、しかもよくまとまったディスクドライブ・パ ッケージができる。仮りに、コンデンサ（３６）　（２８）、およびインダクタ （３４）の寸法を小さくしたが故に、レギュレータ、（１２）の高速スイッチン グが得られないとすれば、コンデンサ（３６）　（２８）　、およびインダクタ （３４）を空間部に収容させることは不可能となる筈である。

以上１本発明の好適実施例について説明を行なってきたが、本発明は、この好適 実施例に限定されるものではない。

さまざまな変更が可能であり、それらの変更も、本発明の範囲に含まれるもので ある１例えば、速度制御装置ｔ（２０）は、アナログ式か、あるいはデジタル式 にできる。同様に。

コンパレータ（７０）　（８０）の代わりに、この分野において公知のデジタル ハードウェアを用い九ば、接続端子（１０８）における実出力と同じようにスイ ッチングレギュレータ（１２）に作用するコンパレータ（８０）の出力と同じパ ルス変調デユーティサイクルを得ることができる。

従って、以上開示した回路、またはディスクドライブ装置の構成は、−例に過ぎ ず、更に、本発明の概念に逸脱することなく１種々の変形を加えて本発明を実施 することができる。

国際調査報告 ｂ□　ａ□　ｊ６Ｌ　ｐ　Ｃ↑／ｊｌ（Ｊｊｌ／ｎｌ’ｌ＆ｌ’１Ｍ

Claims (1)

1. 【特許請求の範囲】 １．ヘッド位置決め装置と、 ハードディスク駆動装置と、 前記ディスクを作動させるため、可動ロータによって囲まれている固定ステータ を有するＤＣモータと、ＤＣ電力供給装置と、 前記電力供給装置に作動可能に接続されるスイッチングレギュレータと、 前記ＤＣモータを作動させ、かつ前記スイッチングレギュレータから調整電源電 圧を受けるモータ駆動回路と、前記モータ駆動回路を順次作動させ、かつモータ 位置検出手段を含んでいるモータ駆動論理手段と、所望基準速度と実モータ速度 との差異を示すエラー信号を発生させるためのモータ速度制御装置と、前記スイ ッチングレギュレータのパルス幅変調制御を行なわせるためのデューティサイク ル制御装置と、モータヘの電流の流れを制御するため、設定を変えるための手段 を含んでいる可変設定電流制限手段と、ＤＣモータに流される電流量を検出する ため、前記モータ駆動回路と、前記可変設定電流制限手段との間に接続される電 流検出手段 とを備え、 前記デューティサイクル制御装置は、（１）前記モータ速度制御装置の前記エラ ー信号、および（２）可変設定電流制限手段の出力の関数である前記スイッチン グレギュレータに対して、安定な高周波デューティサイクル制御信号を与え、 前記電流検出手段は、前記デューティサイクル制御装置の設定を変えるため、前 記電流制限手段にフィードバックをかけ、それにより、前記スイッチングレギュ レータのデューティサイクルを変えるようになっていることを特徴とするハード ディスクドライブ装置。 ２．調整電力供給装置において．スイッチングレギュレータが、インダクタ、コ ンデンサ、およびダイオード発振回路へ接続される電子スイッチ手段と、前記イ ンダクタ、コンデンサ、およびダイオード発振回路を介して、ＤＣ電力供給装置 からの電流のパルスを供給するため、少なくとも８０ｋＨｚの周波数でスイッチ ング回路を作動させるための手段とを備えていることを特徴とする請求項１記載 のハードディスクドライブ装置。 ３．調整電力供給装置において、スイッチ手段が、ＭＯＳＦＥＴパワートランジ スタであることを特徴とする請求項２記載のハードディスクドライブ装置。 ４．当該装置を包囲する密閉式ハウジングを備え、かつユニットの低熱放散作用 が、過熱を防止しうるようになってしることを特徴とする請求項１記載のハード ディスクドライブ装置。 ５．調整電力供給装置が、モータ駆動論理手段と作動可能に関連する発電制動装 置を含み、前記発電制動装置は、複数のディスクの面から記録ヘッドの特選を可 能にするべく、ある一定時間、前記発電制動装置の動作を遅延させるための遅延 回路と、 前記遅延回路と関連して作動し、かつＤＣモータステータのコイルに接続される 蓄電手段とを備えており、前記遅延回路が完全に放電された際、前記コイルに接 続されている前記蓄電手段が、前記コイルを短絡接地させ、それにより．ロータ を発電制動するとともに、ヘッドとディスクとの接近を最小限に保ってモータを 停止させるようになっていることを特徴とする請求項１記載のハードディスクド ライブ装置。 ６．ハードディスク駆動装置と、ヘッド位置決め装置と、ロータおよびステータ を有するブラシレスＤＣモータと、電力を供給するために使用され、かつスイッ チング式レギュレータになって調整電力供給装置とで構成されるハードディスク 式磁気記憶装置であって、少なくとも一つのインダクタ、コンデンサ、フリーホ イーリング・ダイオードおよび電子スイッチング手段を含むスイッチングレギュ レータと、 ８０ｋＨｚを超える周波数、および可変パルス幅により、前記スイッチング手段 を付勢するための手段とを備え、前記スイッチングレギュレータのインダクタお よびコンデンサは、相当に小型化されているため、前記アセンブリを内蔵してい るハウジングに容易に装着され、しかも冷却ファンを用いずに作動されることを 特徴とするハードディスクドライブ装置。 ７．電子スイッチング装置が、ＭＯＳＦＥＴパワートランジスタであることを特 徴とする請求項６記載のハードディスクドライブ装置。 ８．電子スイッチング手段に対するパルス幅変調を行なうデューティサイクル制 御装置を含み、それにより、スイッチングレギュレータが、パルス幅変調信号の 関数であるデューティサイクルを有することを特徴とする請求項６記載のハード ディスクドライブ装置。 ９．デューティサイクル制御装置にエラー信号を与えるモータ速度制御装置を含 み、前記エラー信号は、実モータ速度と設定基準モータ速度との比較に応じてモ ータ速度制御装置により発生され、かつ、前記エラー信号は、付加モータ速度が 必要な場合、パルス幅変調信号を広げ、より小さいモータ速度が必要な場合、パ ルス幅変調信号を縮める動きをすることを特徴とする請求項８記載のハードディ スクドライブ装置。 １０．スイッチングレギュレータのインダクタおよびコンデンサが、ディスク駆 動装置を内蔵するハウジング内のスペースに収容され、前記スペースは、前記ハ ウジングの直角に交差する外壁と、前記ディスク駆動装置の周辺の湾曲コーナー との間に画定されるようになっていることを特徴とする請求項６記載のハードデ ィスクドライブ装置。 １１．デューティサイクル制御装置が、第１および第２のコ密閉式ハウジングと 、 前記ハウジングの内部に装着される外側ロータを有するハブ装着式モータと、 前記モータの周りで回転する前記ロータに取り付けられる少なくとも４枚のハー ド記憶ディスクと、前記モータに電力を供給するための可変パルス幅スイッチン グ型電力供給装置と、 始動時、前記モータに対して最大電流を初期に流し、かつモータが実質的な運転 速度を達成した後に、モータに対する許容最大電流を低下させるための設定手段 とで構成されていることを特徴とする大容量ハードディスクドライブ装置。 １８．設定手段が、演算増幅器と、前記演算増幅器の一つの入力に接続されるレ ジスターコンデンサ回路とを含み、かつ、始動時の最大電流は、レジスターコン デンサ回路のコンデンサが、短絡として働らく際に流され、また低減許容最大電 流は、コンデンサが完全に充電されてから流されるようになっており、前記レジ スターコンデンサ回路の時定数は、モータが退転速度を達成するために必要とす る時間に比例していることを特徴とする請求項１７記載の大容量ハードディスク ドライブ装置。 １９．速度制御装置および電流検出レジスタが、電力供給装置への電流を制限す るため、設定手段に対してフィードバック信号を与えるようになっていることを 特徴とする請求項１８記載の大容量ハードディスクドライブ装置。 ２０．予め決められた容積を有するハウジングと、前記ハウジングの内部に設け られる外側ロータを有する装着式モータと、 複数のハード記憶ディスクと接近させるためのアーム位置決め手段および磁気ヘ ッドと、 モータの周りで回転するロータに取り付けられる少なくとも５枚のハード記憶デ ィスクを内蔵しうるハウジングの容積の１６．４ｃｍ３（１立方インチ）当り、 少なくとも２Ｍバイトの記憶を可能にするための手段と、電力をモータに与える ため前記ハウジングの内部に装着される８０，０００Ｈｚを超える周波数を有す る可変パルス幅スイッチング式電力供給装置 とで構成され、 前記電力供給装置は、８０，０００Ｈｚ以上のスイッチング周波数を通しうる誘 導性・容量性フィルター回路を含み、前記フィルター回路は、ハウジング容積の ０．５パーセント以下の容積であることを特徴とする大記憶容量ウインチェスタ 型ハードディスクドライブ装置。 ２１．発電制動手段を含み、前記手段は、発電制動回路の作動を短かい時間遅延 させるための手段を有し、それにより、アーム位置決め装置は、制動回路が作動 される前に、記憶ディスクとの接近状態から釈放されるため、前記ディスク面の 摩耗および損傷を防止することができるようになっていることを特徴とする請求 項２０記載の大記憶容量ウインチェスタ型ハードディスクドライブ装置。