JP2606824Y2 - マルチポートメモリ装置 - Google Patents
マルチポートメモリ装置Info
- Publication number
- JP2606824Y2 JP2606824Y2 JP1990107552U JP10755290U JP2606824Y2 JP 2606824 Y2 JP2606824 Y2 JP 2606824Y2 JP 1990107552 U JP1990107552 U JP 1990107552U JP 10755290 U JP10755290 U JP 10755290U JP 2606824 Y2 JP2606824 Y2 JP 2606824Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- port
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990107552U JP2606824Y2 (ja) | 1990-10-11 | 1990-10-11 | マルチポートメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990107552U JP2606824Y2 (ja) | 1990-10-11 | 1990-10-11 | マルチポートメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0466649U JPH0466649U (enExample) | 1992-06-12 |
| JP2606824Y2 true JP2606824Y2 (ja) | 2001-01-29 |
Family
ID=31854122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990107552U Expired - Fee Related JP2606824Y2 (ja) | 1990-10-11 | 1990-10-11 | マルチポートメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606824Y2 (enExample) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56156978A (en) * | 1980-04-30 | 1981-12-03 | Toshiba Corp | Memory control system |
| JPS5930156A (ja) * | 1982-08-09 | 1984-02-17 | Sharp Corp | マイクロコンピユ−タシステム |
-
1990
- 1990-10-11 JP JP1990107552U patent/JP2606824Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0466649U (enExample) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398211A (en) | Structure and method for providing prioritized arbitration in a dual port memory | |
| JP2571067B2 (ja) | バスマスタ | |
| JP2909592B2 (ja) | コンピュータメモリシステム | |
| US20130326132A1 (en) | Memory system and method having unidirectional data buses | |
| JPS62149099A (ja) | メモリアクセス制御回路 | |
| JPH03189843A (ja) | データ処理システムおよび方法 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2606824Y2 (ja) | マルチポートメモリ装置 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JP2534321B2 (ja) | デ―タ転送制御方法及び装置 | |
| JP2882202B2 (ja) | マルチポートアクセス制御回路 | |
| JP2625145B2 (ja) | メモリアクセス制御装置 | |
| JP3202215B2 (ja) | 記憶装置 | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JPH05282246A (ja) | マイクロコンピュータ | |
| JP2550964B2 (ja) | 記憶アクセス制御方式 | |
| JPH0784866A (ja) | メモリ制御回路 | |
| JPS6113265B2 (enExample) | ||
| JPH04148362A (ja) | Dma制御システム | |
| JPH06103148A (ja) | ライトバッファ | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPH0756860A (ja) | マルチcpuシステム | |
| JPH0512121A (ja) | データ処理装置 | |
| JPH0253161A (ja) | メモリアクセス方式 | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |