JP2596423Y2 - インバータの同期制御回路 - Google Patents
インバータの同期制御回路Info
- Publication number
- JP2596423Y2 JP2596423Y2 JP8924392U JP8924392U JP2596423Y2 JP 2596423 Y2 JP2596423 Y2 JP 2596423Y2 JP 8924392 U JP8924392 U JP 8924392U JP 8924392 U JP8924392 U JP 8924392U JP 2596423 Y2 JP2596423 Y2 JP 2596423Y2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- limiter
- control circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Ac Motors In General (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、無停電電源装置などで
商用電源など他の電源にインバータを同期させて運転す
る場合のインバータの同期制御回路に関する。
商用電源など他の電源にインバータを同期させて運転す
る場合のインバータの同期制御回路に関する。
【０００２】
【従来の技術】従来バイパス無瞬断切換式の無停電電源
装置におけるインバータの同期制御回路を図３に示す。
同図において、１はインバータ、ＳＷ1はバイパス電源
とトランス２を介して出力されるインバータ出力を切換
えるスイッチ、３はバイパス電源Ｐの電圧Ｖ1とインバ
ータの出力電圧Ｖ2が入力するＰＬＬ同期制御回路、８
はＰＬＬ同期制御回路３の出力ＶPLLが入力しインバー
タ１のゲートを制御するインバータ周波数制御回路であ
る。
装置におけるインバータの同期制御回路を図３に示す。
同図において、１はインバータ、ＳＷ1はバイパス電源
とトランス２を介して出力されるインバータ出力を切換
えるスイッチ、３はバイパス電源Ｐの電圧Ｖ1とインバ
ータの出力電圧Ｖ2が入力するＰＬＬ同期制御回路、８
はＰＬＬ同期制御回路３の出力ＶPLLが入力しインバー
タ１のゲートを制御するインバータ周波数制御回路であ
る。
【０００３】なお、ＰＬＬ同期制御回路３において、４
1及び４2は電圧Ｖ1及びＶ2が入力しその基本波と同相の
方形波に変換する基本波検出器、５は基本波検出器４1
と４2からの方形波の位相を検出する位相検出器、６は
位相検出器の出力が入力し出力ＶPLLを出す低減フィル
タを示す。
1及び４2は電圧Ｖ1及びＶ2が入力しその基本波と同相の
方形波に変換する基本波検出器、５は基本波検出器４1
と４2からの方形波の位相を検出する位相検出器、６は
位相検出器の出力が入力し出力ＶPLLを出す低減フィル
タを示す。
【０００４】しかして、インバータ１はバイパス電源Ｐ
とＰＬＬ同期制御回路３にて同期運転をしており、万一
インバータに故障が発生した時にはバックアップ電源で
あるバイパス電源Ｐ（多くの場合は商用電源）へスイッ
チＳＷ1により無瞬断で切換える方式となっている。
とＰＬＬ同期制御回路３にて同期運転をしており、万一
インバータに故障が発生した時にはバックアップ電源で
あるバイパス電源Ｐ（多くの場合は商用電源）へスイッ
チＳＷ1により無瞬断で切換える方式となっている。
【０００５】
【考案が解決しようとする課題】上記ＰＬＬ同期制御回
路の出力ＶPLLは、インバータが同期運転することがで
きる周波数制御範囲（例えば、バイパス電源Ｐが５０Ｈ
ｚの商用電源の場合、±２％（４９〜５１Ｈｚ））程度
に対応した出力である必要がある。例えば、出力ＶPLL
が０〜５Ｖ信号であれば、０Ｖで５１Ｈｚ、５Ｖで４９
Ｈｚのインバータ出力になるというようなことである。
路の出力ＶPLLは、インバータが同期運転することがで
きる周波数制御範囲（例えば、バイパス電源Ｐが５０Ｈ
ｚの商用電源の場合、±２％（４９〜５１Ｈｚ））程度
に対応した出力である必要がある。例えば、出力ＶPLL
が０〜５Ｖ信号であれば、０Ｖで５１Ｈｚ、５Ｖで４９
Ｈｚのインバータ出力になるというようなことである。
【０００６】このような回路の場合、同期制御の応答は
低減フィルタの特性によってほぼ決まる。
低減フィルタの特性によってほぼ決まる。
【０００７】従って、バイパス電源Ｐの周波数変動に追
従していく場合において、バイパスとインバータの位相
差が大きい場合（例えば、バイパス電源５０Ｈｚ、イン
バータ５０Ｈｚでも位相差が１８０°以上もなるような
状態）には、インバータは位相を合わせるために、一旦
４９Ｈｚ又は５１Ｈｚまで周波数を変えて位相を合わせ
ようとする。この時、連続的に周波数を変化させていく
過程で図４に示すように出力の同期Ｔが変化し、正弧波
の面積Ｓが変化するので、直流分ＳDC＝（Ｓ1−Ｓ2）＋
（Ｓ3＋Ｓ4）が発生する。
従していく場合において、バイパスとインバータの位相
差が大きい場合（例えば、バイパス電源５０Ｈｚ、イン
バータ５０Ｈｚでも位相差が１８０°以上もなるような
状態）には、インバータは位相を合わせるために、一旦
４９Ｈｚ又は５１Ｈｚまで周波数を変えて位相を合わせ
ようとする。この時、連続的に周波数を変化させていく
過程で図４に示すように出力の同期Ｔが変化し、正弧波
の面積Ｓが変化するので、直流分ＳDC＝（Ｓ1−Ｓ2）＋
（Ｓ3＋Ｓ4）が発生する。
【０００８】このためにインバータに出力トランスがあ
る場合には、出力トランスに直流電流が流れて最悪の場
合にはトランスが飽和してしまうことがある。
る場合には、出力トランスに直流電流が流れて最悪の場
合にはトランスが飽和してしまうことがある。
【０００９】本考案は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、同期
制御されるインバータの周波数が大きく変化する場合に
生ずる直流分を減少させインバータの出力トランスが飽
和することのないようにするインバータの同期制御回路
を提供することにある。
てなされたものであり、その目的とするところは、同期
制御されるインバータの周波数が大きく変化する場合に
生ずる直流分を減少させインバータの出力トランスが飽
和することのないようにするインバータの同期制御回路
を提供することにある。
【００１０】
【課題を解決するための手段】上記目的に達成するため
に、本考案のインバータの同期制御回路は、同期制御回
路の出力により周波数が制御されるインバータ装置にお
いて、同期制御回路にその周波数制御範囲に対してその
制御範囲よりも小さい範囲にリミッタが設定され且つリ
ミッタ出力を制御出力に応じて所定の時定数をもって変
動させるリミッタ回路を接続してなるものである。
に、本考案のインバータの同期制御回路は、同期制御回
路の出力により周波数が制御されるインバータ装置にお
いて、同期制御回路にその周波数制御範囲に対してその
制御範囲よりも小さい範囲にリミッタが設定され且つリ
ミッタ出力を制御出力に応じて所定の時定数をもって変
動させるリミッタ回路を接続してなるものである。
【００１１】
【作用】インバータの出力周波数が大きく変化し同期制
御回路からの出力が大きく変化すると、リミッタ回路は
この制御出力にリミッタをかけると共にそのリミッタ出
力を制御出力に応じて所定の時定数をもって変動させ
る。このためインバータの周波数変化速度が押えられ、
インバータの単位時間あたりの直流分の発生量が減少す
る。
御回路からの出力が大きく変化すると、リミッタ回路は
この制御出力にリミッタをかけると共にそのリミッタ出
力を制御出力に応じて所定の時定数をもって変動させ
る。このためインバータの周波数変化速度が押えられ、
インバータの単位時間あたりの直流分の発生量が減少す
る。
【００１２】
【実施例】本考案の実施例について図面を参照して説明
する。
する。
【００１３】図１はバイパス無瞬断切換式の無停電電源
装置の回路を示し、図２は同装置におけるリミッタ回路
を示す。なお、図中従来図３に示したものと同一構成部
分は、同一符号を付してその重複する説明を省略する。
装置の回路を示し、図２は同装置におけるリミッタ回路
を示す。なお、図中従来図３に示したものと同一構成部
分は、同一符号を付してその重複する説明を省略する。
【００１４】図２において、１０は同期制御回路３の低
域フィルタ６に接続されインバータ周波数制御回路８に
出力するリミッタ回路で、低域フィルタ６に接続された
反転アンプ１１及び抵抗Ｒ1と、反転アンプ１１の出力
電圧ＶBと参照正電圧＋Ｖｒｅｆを加算する加算器１２
ａとゲインＧ＝−１の低域フィルタ１３ａ及び順方向ダ
イオードＤａが直列に接続され抵抗Ｒ1の出力側に接続
されたロー（Ｌｏ）リミッタ部と、反転アンプ１１の出
力電圧ＶBと参照負電圧−Ｖｒｅｆを加算する加算器１
２ｂとゲインＧ＝−１の低域フィルタ１３ｂ及び順方向
ダイオードＤｂが直列に接続され抵抗Ｒ1の出力側に接
続されたハイ（Ｈｉ）リミッタ部、及び抵抗Ｒ1の出力
側に抵抗Ｒ2を介して接続された緩衝アンプ１４とから
構成されている。
域フィルタ６に接続されインバータ周波数制御回路８に
出力するリミッタ回路で、低域フィルタ６に接続された
反転アンプ１１及び抵抗Ｒ1と、反転アンプ１１の出力
電圧ＶBと参照正電圧＋Ｖｒｅｆを加算する加算器１２
ａとゲインＧ＝−１の低域フィルタ１３ａ及び順方向ダ
イオードＤａが直列に接続され抵抗Ｒ1の出力側に接続
されたロー（Ｌｏ）リミッタ部と、反転アンプ１１の出
力電圧ＶBと参照負電圧−Ｖｒｅｆを加算する加算器１
２ｂとゲインＧ＝−１の低域フィルタ１３ｂ及び順方向
ダイオードＤｂが直列に接続され抵抗Ｒ1の出力側に接
続されたハイ（Ｈｉ）リミッタ部、及び抵抗Ｒ1の出力
側に抵抗Ｒ2を介して接続された緩衝アンプ１４とから
構成されている。
【００１５】リミッタ回路は上記のようにＬｏリミッタ
部及びＨｉリミッタ部から構成されているので、リミッ
タ値がハイ（Ｈｉ）とロー（Ｌｏ）と２つ得られる。こ
のリミッタ値ＨｉとＬｏは入力電圧ＶAの大きさに応じ
て変動し、低域フィルタ１３ａ，１３ｂによる時定数Ｔ
Lを持っている。
部及びＨｉリミッタ部から構成されているので、リミッ
タ値がハイ（Ｈｉ）とロー（Ｌｏ）と２つ得られる。こ
のリミッタ値ＨｉとＬｏは入力電圧ＶAの大きさに応じ
て変動し、低域フィルタ１３ａ，１３ｂによる時定数Ｔ
Lを持っている。
【００１６】このため、例えば、入力電圧ＶA（＝
ＶPLL）を０〜１００％とした場合に、Ｈｉリミッタ値
は入力＋１０％；Ｌｏリミッタ値は入力−１０％という
具合になる。また、時定数ＴLは入力電圧ＶAがリミッタ
にかかった場合、リミッタを逃がしていくスピードにな
り、具体的には同期合わせを行う場合の周波数変化速度
になるように機能する。
ＶPLL）を０〜１００％とした場合に、Ｈｉリミッタ値
は入力＋１０％；Ｌｏリミッタ値は入力−１０％という
具合になる。また、時定数ＴLは入力電圧ＶAがリミッタ
にかかった場合、リミッタを逃がしていくスピードにな
り、具体的には同期合わせを行う場合の周波数変化速度
になるように機能する。
【００１７】リミッタ回路１０は例えば、参照電圧＋Ｖ
ｒｅｆ＝１Ｖ，−Ｖｒｅｆ＝−１Ｖで、入力電圧ＶAが
１Ｖから目標値の３Ｖに変化する場合の各部電圧ＶA〜
ＶE及び出力電圧ＶPLL′は表１に示すようになる。
ｒｅｆ＝１Ｖ，−Ｖｒｅｆ＝−１Ｖで、入力電圧ＶAが
１Ｖから目標値の３Ｖに変化する場合の各部電圧ＶA〜
ＶE及び出力電圧ＶPLL′は表１に示すようになる。
【００１８】
【表１】
【００１９】この場合、フィルタ１３ａからの電圧ＶC
は時定数ＴLで０→２Ｖに変化するがＬｏリミッタにか
からない。またフィルタ１３ｂからの電圧ＶDは時定数
ＴLで２→４Ｖに変化しＨｉリミッタにかかるので、電
圧ＶE，ＶPLL′はＨｉリミッタにかかりながら時定数Ｔ
Lで目標値の３Ｖまで増加していく。また、例えば入力
電圧ＶAが５Ｖから３Ｖに変化する場合は電圧ＶCが４→
２Ｖに変化し、Ｌｏリミッタが同様に機能する。
は時定数ＴLで０→２Ｖに変化するがＬｏリミッタにか
からない。またフィルタ１３ｂからの電圧ＶDは時定数
ＴLで２→４Ｖに変化しＨｉリミッタにかかるので、電
圧ＶE，ＶPLL′はＨｉリミッタにかかりながら時定数Ｔ
Lで目標値の３Ｖまで増加していく。また、例えば入力
電圧ＶAが５Ｖから３Ｖに変化する場合は電圧ＶCが４→
２Ｖに変化し、Ｌｏリミッタが同様に機能する。
【００２０】従って、インバータ１からトランス２を介
して出力される電圧Ｖ1の周波数が大きく変化する場合
には、同期制御回路３から出力される電圧ＶAはリミッ
タ回路１０によりリミッタが働き、リミッタ回路１０か
ら出力される同期制御出力電圧ＶPLL′の変化が緩やか
になるので、インバータの単位時間あたりの直流分の発
生量が減少し、出力トランス２の飽和が抑制される。
して出力される電圧Ｖ1の周波数が大きく変化する場合
には、同期制御回路３から出力される電圧ＶAはリミッ
タ回路１０によりリミッタが働き、リミッタ回路１０か
ら出力される同期制御出力電圧ＶPLL′の変化が緩やか
になるので、インバータの単位時間あたりの直流分の発
生量が減少し、出力トランス２の飽和が抑制される。
【００２１】またインバータの同波数変化が小さく、電
圧ＶAの変化がリミッタ内である場合は、リミッタが働
かないので、同期制御回路３の低域フィルタ６の応答に
応じてインバータが制御されることになり、一旦同期状
態になれば、応答が遅くなることはない。
圧ＶAの変化がリミッタ内である場合は、リミッタが働
かないので、同期制御回路３の低域フィルタ６の応答に
応じてインバータが制御されることになり、一旦同期状
態になれば、応答が遅くなることはない。
【００２２】なお、本考案は、上記実施例に限定される
ものでなく、リミッタ回路は同期制御回路出力が大きく
変化した場合、インバータの周波数変化度を押えるうる
時定数を有するリミッタ回路であればよいことはいうま
でもない。
ものでなく、リミッタ回路は同期制御回路出力が大きく
変化した場合、インバータの周波数変化度を押えるうる
時定数を有するリミッタ回路であればよいことはいうま
でもない。
【００２３】
【考案の効果】本考案は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００２４】（１）インバータの出力周波数が大きく変
化する場合に、リミッタにより周波数変化速度が押えら
れるので、インバータの単位時間あたりの直流分の発生
量が減少し、出力トランスが飽和することがない。
化する場合に、リミッタにより周波数変化速度が押えら
れるので、インバータの単位時間あたりの直流分の発生
量が減少し、出力トランスが飽和することがない。
【００２５】（２）また周波数の変化がリミット内であ
れば位相制御回路の低域フィルタの応答に応じて制御さ
れるので、一旦同期状態になればリミット回路による応
答遅れは生じない。
れば位相制御回路の低域フィルタの応答に応じて制御さ
れるので、一旦同期状態になればリミット回路による応
答遅れは生じない。
【図１】本考案の実施例を示すブロック回路図。
【図２】実施例におけるリミッタ回路の詳細を示す回路
図。
図。
【図３】従来例を示すブロック回路図。
【図４】位相合わせ時の周波数変化を示す波形図。
１…インバータ ２…出力トランス ３…同期制御回路 ６，１３ａ，１３ｂ…低域フィルタ ８…インバータ周波数制御回路 ９…サイリスタスイッチ １０…リミット回路 １１…反転アンプ １２ａ，１２ｂ…加算器 １３ａ，１３ｂ…低域フィルタ（時定数ＴL） １４…緩衝アンプ
Claims (1)
- 【請求項１】 同期制御回路の出力により周波数が制御
されるインバータ装置において、同期制御回路にその周
波数制御範囲に対してその制御範囲よりも小さい範囲に
リミッタが設定され且つリミッタ出力を制御出力に応じ
て所定の時定数をもって変動させるリミッタ回路を接続
し、周波数が大きく変化した場合インバータの周波数変
化変度を押えることを特徴としたインバータの同期制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8924392U JP2596423Y2 (ja) | 1992-12-28 | 1992-12-28 | インバータの同期制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8924392U JP2596423Y2 (ja) | 1992-12-28 | 1992-12-28 | インバータの同期制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0657097U JPH0657097U (ja) | 1994-08-05 |
| JP2596423Y2 true JP2596423Y2 (ja) | 1999-06-14 |
Family
ID=13965315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8924392U Expired - Fee Related JP2596423Y2 (ja) | 1992-12-28 | 1992-12-28 | インバータの同期制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596423Y2 (ja) |
-
1992
- 1992-12-28 JP JP8924392U patent/JP2596423Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0657097U (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596423Y2 (ja) | インバータの同期制御回路 | |
| JPH05127761A (ja) | 安定化電源回路 | |
| JPH06233530A (ja) | 負荷電流の検出を利用したｄｃ／ｄｃコンバータの可変ゲイン電圧制御系 | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JP2580746B2 (ja) | 無郊電力補償装置の制御方式 | |
| JPS61216859A (ja) | ア−ク溶接用電源 | |
| JPH0583953A (ja) | 無停電電源装置の出力電圧補正装置 | |
| JPH09140164A (ja) | 偏磁抑制制御装置及びそれを用いた電力変換システム | |
| JPS61142961A (ja) | チヨツパ装置の制御方法 | |
| JP2838133B2 (ja) | 電力変換装置 | |
| JP2735238B2 (ja) | 無停電電源装置の制御方式 | |
| JP2816202B2 (ja) | 電力供給装置の制御回路及び制御方法並びに電力供給装置 | |
| JPH0775379A (ja) | 電圧型インバータ装置 | |
| JP2592523B2 (ja) | 電源装置の制御装置 | |
| JPH0583052A (ja) | 可変利得増幅装置 | |
| JPH0631391U (ja) | 無停電電源装置の出力電圧波形歪補正回路 | |
| JPH0546089Y2 (ja) | ||
| JPH02193570A (ja) | インバータの制御方法 | |
| JPH0145272Y2 (ja) | ||
| JPH0432633B2 (ja) | ||
| JPH0715973A (ja) | 負荷急変検出機能と飽和制御機能を備えたｐｗｍインバータ | |
| JPS5895985A (ja) | インバ−タ出力電圧制御装置 | |
| JP2805902B2 (ja) | 警報信号送出機能を有するｄｃ―ｄｃコンバータ | |
| JPH08251911A (ja) | 定電圧制御回路 | |
| JPH0429527A (ja) | 同期制御回路および制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |