JP2588111Y2 - 積層複合電子部品 - Google Patents

積層複合電子部品

Info

Publication number
JP2588111Y2
JP2588111Y2 JP1992091255U JP9125592U JP2588111Y2 JP 2588111 Y2 JP2588111 Y2 JP 2588111Y2 JP 1992091255 U JP1992091255 U JP 1992091255U JP 9125592 U JP9125592 U JP 9125592U JP 2588111 Y2 JP2588111 Y2 JP 2588111Y2
Authority
JP
Japan
Prior art keywords
terminal
plating
composite electronic
component
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1992091255U
Other languages
English (en)
Other versions
JPH0652127U (ja
Inventor
尚紀 都丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1992091255U priority Critical patent/JP2588111Y2/ja
Publication of JPH0652127U publication Critical patent/JPH0652127U/ja
Application granted granted Critical
Publication of JP2588111Y2 publication Critical patent/JP2588111Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、積層複合電子部品に関
し、さらに詳しくは、すべての外部端子に均一な膜厚の
メッキ膜を形成することができる積層複合電子部品に関
する。
【0002】
【従来の技術】積層複合電子部品とは、複数種の積層電
子部品が一体的に接続されてなるものであって、その表
面にはそれぞれの部品間や回路基板等との間を電気的に
接続するための外部端子が設けられている。
【0003】例えば、積層コンデンサと積層インダクタ
とが一体的に接続され、図6に示す等価回路を有する積
層LCフィルタにおいては、入力端子1、出力端子2、
GND端子3およびNC端子4といった外部端子が、導
電ペースト(Ag導電ペーストなど)の塗布および焼き
付けによって形成されており、入力端子1および出力端
子2は、部品の端部を包囲するよう(部品端面およびそ
の面と連なる面の一部)に構成されており、GND端子
3およびNC端子4は、部品の側面または側面に近い部
品内部に両者が対向するように構成されている。
【0004】また、これらの外部端子の表面には、一般
にNiやCu等のメッキ膜が形成され、さらにその表面
に半田メッキが施され、回路基板上のランド等へのハン
ダ付けの際における半田濡れ性の向上が図られている。
【0005】上記外部端子の表面へのメッキ方法として
は、バレル電解メッキが広く用いられており、このバレ
ル電解メッキとは、陰極が設けられたバレル中に被メッ
キ物(積層複合電子部品における外部端子)と導体片の
メッキ用ダミーを投入し、これらを回転させながら陽極
が設けられた電解液槽中の電解液(メッキ液)と接触さ
せ、電解液中において被メッキ物とメッキ用ダミーとを
接触させることよって電流回路を構成し(被メッキ物に
電流を流す)、電解液中の金属イオンを還元して被メッ
キ物の表面に析出させるというものである。
【0006】
【考案が解決しようとする課題】上記バレル電解メッキ
法によると、積層電子部品におけるすべての外部端子
(被メッキ物)に均一な膜厚のメッキ膜を形成するため
には、すべての外部端子に均一な電流が流れなければな
らない。
【0007】しかしながら、例えば入力端子、出力端
子、NC端子およびGND端子といった外部端子を有す
る積層LCフィルタにおいては、入力端子、出力端子ま
たはNC端子にメッキ用ダミーが接触して電流回路が構
成された場合、入力端子、出力端子およびNC端子のい
ずれの端子にも電流が流れ、その端子の表面にメッキ膜
を形成することができるが、GND端子には電流が流れ
ないため、この端子の表面にはメッキ膜が形成されな
い。
【0008】すなわち、メッキ用ダミーとそれぞれの端
子との接触確率が等しいものと考えれば、GND端子に
メッキ用ダミーが接触して電流回路が構成され、メッキ
膜が形成される確率は、他の端子の1/3なのである。
そのため、GND端子に形成されるメッキ膜の膜厚と他
の端子に形成されるメッキ膜の膜厚との間にバラツキが
生じ、外観不良の原因となってしまうという問題点があ
った。
【0009】そこで本考案は、上記従来の技術の問題点
を解決し、すべての外部端子に短時間で均一な膜厚のメ
ッキ膜を形成することができる積層複合電子部品を提供
することを目的とする。
【0010】
【課題を解決するための手段】本考案者は、上記目的を
達成するために鋭意研究した結果、NC端子とGND端
子との間をショートする導体パターンを部品表面付近に
埋設しておき、メッキ処理を施した後、該導体パターン
をトリミングしてNC端子とGND端子との間を絶縁す
ることにより、上記課題が解決されることを見い出し、
本考案に到達した。
【0011】すなわち、本考案は、NC端子とGND端
子との間をショートする導体パターンが、部品表面から
トリミング可能な位置に埋設されていることを特徴とす
る積層複合電子部品を提供するものである。
【0012】
【作用】本考案の積層複合電子部品によると、NC端子
とGND端子との間をショートする導体パターンが、部
品表面からトリミング可能な位置に埋設されている。
【0013】このように、部品表面からトリミング可能
な位置に上記端子間をショートする導体パターンを埋設
しておくことにより、メッキ処理の際に、それぞれの外
部端子に電流回路が構成される確立が均一になり、短時
間で均一な膜厚のメッキ膜を形成することができるよう
になる。
【0014】すなわち、部品表面からトリミング可能な
位置に、NC端子とGND端子との間をショートする導
体パターンを形成したシートを最外層近傍に積層して積
層複合電子部品を構成し、バレルメッキ処理を施して外
部端子表面にメッキ膜を形成した後、部品表面からレー
ザー加工機等によって該パターンをトリミングしてNC
端子とGND端子との間を絶縁することにより、すべて
の外部端子に均一な膜厚のメッキ膜が形成され、外観の
良好な積層複合電子部品を得ることができるのである。
【0015】本考案の積層複合電子部品は、NC端子と
GND端子との間をショートする導体パターンを形成し
たシートを、最外層よりも内側の層に積層しているた
め、メッキ処理後に切断された該パターンが、マイグレ
ーション等によって再接続してしまうことが防止される
ようになる。
【0016】また、本考案の積層複合電子部品に埋設さ
れるNC端子とGND端子との間をショートする導体パ
ターン(ショートパターン5)の形状は、図5に示すよ
うな直線状のものでも良いが、図1や図3に示すように
幾重にも折れ曲がっているいわゆる九十九折り状に形成
することにより、一度のトリミングで複数箇所を切断す
ることができるため(図2、図4)、トリミング後にお
けるマイグレーション等による再接続がより確実に防止
されるようになる。
【0017】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
【0018】
【実施例】本考案の積層複合電子部品の一例として積層
LCフィルタおよびその製造方法を以下に示す。
【0019】まず、Fe2 3 49モル%、ZnO20モル
%、NiO20モル%、CuO11モル%からなるフェライ
ト材料に、バインダーとしてポリビニルブチラール樹
脂、溶剤としてトルエンおよびエタノールを加えてスラ
リー化し、ドクターブレード法により厚さ 100μmの磁
性体グリーンシートを作製した。一方、TiO2 95重量
%、CuO 2重量%、NiO 3重量%からなる誘電体材
料を上記同様の方法により厚さ 100μmの誘電体グリー
ンシートを作製した。
【0020】次いで、上記のようにして作製した磁性体
グリーンシートにおける所定位置に、層間導通のための
スルーホールを開け、Agを主成分とする導電ペースト
を用いてコイル導体パターンをスクリーン印刷法により
印刷した。一方、誘電体グリーンシートに、Agを主成
分とした導電ペーストを用いて内部電極パターンを形成
した。また、上記導電ペーストにより、誘電体グリーン
シートに図1に示すような形状のショートパターン5を
形成した。
【0021】次に、上記誘電体グリーンシートおよび磁
性体グリーンシートを、誘電体および磁性体の内部に所
定のコイルおよびコンデンサが構成されるように積層し
た。その際、ショートパターン5が形成された誘電体グ
リーンシートは、上から2番目の層として積層した。次
いで、得られた積層体を 100℃、 200kg/cm2 で熱圧着
して一体化し、これを所定の大きさに裁断した後、 900
℃で2時間焼成して焼結体を得た。
【0022】次に、得られた焼結体における所定の位置
に、Agとガラスフリットとからなるペーストを塗布
し、これを 800℃で焼き付けて入力端子1、出力端子
2、GND端子3およびNC端子4を形成した。なお、
上記のようにして得た部品を、ショートパターン5が露
出するように積層方向と直交する水平方向に切断した断
面を図1に示した。
【0023】次に、上記のようにして得た部品を陰極が
設けられたバレル中に導体片のメッキ用ダミーと共に投
入し、これらを回転させながら陽極が設けられた電解液
槽中の電解液(メッキ液)と接触させ、外部端子の表面
にメッキ膜6を形成した。その後、レーザー加工機によ
り、部品表面から上記ショートパターン5をトリミング
し(トリミング部分7)、GND端子3とNC端子4と
の間を絶縁した(図2)。
【0024】本実施例の積層LCフィルタに内設された
図1に示す形状のショートパターン5は、GND端子3
とNC端子4(素体における一対の対向する側面に形成
される)が、素体側面と連なる面(素体上面や下面)に
までのびて形成されていても、素体表面(上面)からト
リミングした際における切断点の個数(5個)が減少し
てしまうことがないという効果がある。
【0025】
【考案の効果】本考案の開発により、すべての外部端子
の表面に均一な膜厚のメッキ膜を短時間で形成すること
ができるようになった。そのため、外観の良好な積層複
合電子部品を歩留り良く製造することができるようにな
った。また、本考案の積層複合電子部品は、切断後のシ
ョートパターンが再接続することがないため、極めて信
頼性の高いものである。
【図面の簡単な説明】
【図1】本考案の積層複合電子部品の一例である積層L
Cフィルタを示す図であって、メッキ処理を施す前の部
品をショートパターンが露出するように積層方向と直交
する水平方向に切断した面を示す断面図である。
【図2】図1に示す部品にメッキ処理を施した後、トリ
ミングを行ったショートパターンが露出するように積層
方向と直交する水平方向に切断した面を示す断面図であ
る。
【図3】本考案の積層複合電子部品の別の一例である積
層LCフィルタを示す図であって、メッキ処理を施す前
の部品をショートパターンが露出するように積層方向と
直交する水平方向に切断した面を示す断面図である。
【図4】図3に示す部品にメッキ処理を施した後、トリ
ミングを行ったショートパターンが露出するように積層
方向と直交する水平方向に切断した面を示す断面図であ
る。
【図5】本考案の積層複合電子部品のさらに別の一例で
ある積層LCフィルタを示す図であって、メッキ処理を
施す前の部品をショートパターンが露出するように積層
方向と直交する水平方向に切断した面を示す断面図であ
る。
【図6】積層LCフィルタの等価回路図である。
【符号の説明】
1‥‥‥入力端子 2‥‥‥出力端子 3‥‥‥GND端子 4‥‥‥NC端子 5‥‥‥ショートパターン 6‥‥‥メッキ膜 7‥‥‥トリミング部分

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 NC端子とGND端子との間をショート
    する導体パターンが、部品表面からトリミング可能な位
    置に埋設されていることを特徴とする積層複合電子部
    品。
JP1992091255U 1992-12-15 1992-12-15 積層複合電子部品 Expired - Lifetime JP2588111Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992091255U JP2588111Y2 (ja) 1992-12-15 1992-12-15 積層複合電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992091255U JP2588111Y2 (ja) 1992-12-15 1992-12-15 積層複合電子部品

Publications (2)

Publication Number Publication Date
JPH0652127U JPH0652127U (ja) 1994-07-15
JP2588111Y2 true JP2588111Y2 (ja) 1999-01-06

Family

ID=14021324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992091255U Expired - Lifetime JP2588111Y2 (ja) 1992-12-15 1992-12-15 積層複合電子部品

Country Status (1)

Country Link
JP (1) JP2588111Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6538008B2 (ja) * 2016-07-01 2019-07-03 太陽誘電株式会社 マルチプレクサおよびその製造方法

Also Published As

Publication number Publication date
JPH0652127U (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
US6380619B2 (en) Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate
US6189200B1 (en) Method for producing multi-layered chip inductor
JP3438859B2 (ja) 積層型電子部品とその製造方法
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
KR101540007B1 (ko) 적층 인덕터
US6534842B2 (en) Composite components and the method of manufacturing the same
JP2588111Y2 (ja) 積層複合電子部品
CN104616889A (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
KR101659212B1 (ko) 인덕터 부품의 제조방법
JP3765225B2 (ja) チップ型多連電子部品
JP2018125455A (ja) 積層コイル部品
JPH11329845A (ja) 電子部品及びその製造方法
JPH0757935A (ja) 積層チップインダクタ
JPH09312232A (ja) 積層チップインダクタの製造方法
JP2844373B2 (ja) 積層lcチップ部品及びその製造方法
JPH0729625Y2 (ja) 積層型lc複合部品
JPH04206910A (ja) 積層コイルの製造方法
JPH0494517A (ja) 積層インダクタの製造方法
JPH11260647A (ja) 複合部品およびその製造方法
JPH07176430A (ja) 積層インダクタとその製造方法
JP3582256B2 (ja) インピーダンス素子及びその製造方法
JP2516533Y2 (ja) 積層インダクタ−
JP2000235921A (ja) 複合部品およびその製造方法
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
JPH0432733Y2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981006