JP2587626B2 - 半導体物体上に絶縁された接点開口部を設ける方法 - Google Patents
半導体物体上に絶縁された接点開口部を設ける方法Info
- Publication number
- JP2587626B2 JP2587626B2 JP62001952A JP195287A JP2587626B2 JP 2587626 B2 JP2587626 B2 JP 2587626B2 JP 62001952 A JP62001952 A JP 62001952A JP 195287 A JP195287 A JP 195287A JP 2587626 B2 JP2587626 B2 JP 2587626B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- forming
- reflow temperature
- semiconductor object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 11
- 239000005388 borosilicate glass Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 6
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- NPJICTMALKLTFW-OFUAXYCQSA-N daucosterol Chemical compound O([C@@H]1CC2=CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CC[C@@H](CC)C(C)C)[C@@H]1O[C@H](CO)[C@@H](O)[C@H](O)[C@H]1O NPJICTMALKLTFW-OFUAXYCQSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔利用分野〕 本発明は、半導体装置のための接点および接点開口部
を形成する分野に関するものである。
を形成する分野に関するものである。
半導体装置の処理においては、半導体装置に対して接
触を行うために導電性パツドを形成することが望まし
い。とくに、トランジスタにおいては、ゲートとソース
およびドレインは全て接点を有しなければならない。通
常は、トランジスタは三次元構造であつて、ゲート領域
は周囲のソース／ドレイン領域より高い。結合容量を小
さくし、金属部分とソース領域、ゲート領域およびドレ
イン領域との短絡を阻止するために、半導体装置全体を
絶縁誘電体層で覆う。それから、ソースまたはドレイン
とゲートの上のその絶縁層に開口部を形成し、接触のた
めの金属層をその開口部内に形成する。
触を行うために導電性パツドを形成することが望まし
い。とくに、トランジスタにおいては、ゲートとソース
およびドレインは全て接点を有しなければならない。通
常は、トランジスタは三次元構造であつて、ゲート領域
は周囲のソース／ドレイン領域より高い。結合容量を小
さくし、金属部分とソース領域、ゲート領域およびドレ
イン領域との短絡を阻止するために、半導体装置全体を
絶縁誘電体層で覆う。それから、ソースまたはドレイン
とゲートの上のその絶縁層に開口部を形成し、接触のた
めの金属層をその開口部内に形成する。
従来の方法においては、電界効果トランジスタのゲー
ト領域とドレイン領域およびソース領域を再酸化する。
次に、リンをドープしたガラスの層を付着する。金属を
良く覆うためにドープされたガラスが滑らかな隅までリ
フローするように、ドープされたガラスに熱サイクルを
加える。それから、標準のフオトリソグラフ技術を用い
て接点のパターンを整える。リンをドープされたガラス
をウエツトエツチし、熱成長させた酸化物を異方性ドラ
イエツチする。この従来の方法においては、ゲート上の
熱酸化物が等方性ウエツトエツチされることを阻止する
ように、接点はゲートから十分に隔てて置かなければな
らない。熱酸化物をウエツトエツチしたとすると、ゲー
トを金属から絶縁することは十分ではない。
ト領域とドレイン領域およびソース領域を再酸化する。
次に、リンをドープしたガラスの層を付着する。金属を
良く覆うためにドープされたガラスが滑らかな隅までリ
フローするように、ドープされたガラスに熱サイクルを
加える。それから、標準のフオトリソグラフ技術を用い
て接点のパターンを整える。リンをドープされたガラス
をウエツトエツチし、熱成長させた酸化物を異方性ドラ
イエツチする。この従来の方法においては、ゲート上の
熱酸化物が等方性ウエツトエツチされることを阻止する
ように、接点はゲートから十分に隔てて置かなければな
らない。熱酸化物をウエツトエツチしたとすると、ゲー
トを金属から絶縁することは十分ではない。
したがつて、本発明の目的は、ゆるやかな傾斜を成す
接点開口部を形成する手段を得ることである。
接点開口部を形成する手段を得ることである。
本発明の別の目的は、ゲートの近くに接点を形成して
も接点分離が行える手段を得るとともに、シリコンウェ
ーハ上に形成された酸化物層の厚さを均一に維持して、
酸化物層だけがエッチングされるように（シリコンウェ
ーハまでオーバーエッチしないように）することであ
る。
も接点分離が行える手段を得るとともに、シリコンウェ
ーハ上に形成された酸化物層の厚さを均一に維持して、
酸化物層だけがエッチングされるように（シリコンウェ
ーハまでオーバーエッチしないように）することであ
る。
トランジスタのゲートと、ソース接点またはドレイン
接点との間の絶縁を行うために二重ガラス層が用いられ
る。半導体装置の上にホウケイ酸ガラスを付着させる。
次にホウ素−リン−ケイ酸ガラスの層を付着する。ガラ
ス層の輪郭を滑らかにするために約920℃においてリフ
ロー工程を行う。フオトレジスト層を付着し、接点領域
の上に開口部を設ける。ウエツトエツチを行う。そのウ
エツトエツチによりホウ素−リン−ケイ酸ガラスを等方
性エツチし、フオトレジストをアンダーカツトする。次
に、ホウケイ酸ガラスを通じて下側のシリコンまで開口
部を形成するために異方性プラズマエツチを用いる。そ
れからフオトレジストを除去し、接点開口部のためのな
だらかな輪郭を得るために第２のリフロー工程を行う。
これにより、金属を良く覆い、設計公差を大きくできる
接点開口部が得られる。
接点との間の絶縁を行うために二重ガラス層が用いられ
る。半導体装置の上にホウケイ酸ガラスを付着させる。
次にホウ素−リン−ケイ酸ガラスの層を付着する。ガラ
ス層の輪郭を滑らかにするために約920℃においてリフ
ロー工程を行う。フオトレジスト層を付着し、接点領域
の上に開口部を設ける。ウエツトエツチを行う。そのウ
エツトエツチによりホウ素−リン−ケイ酸ガラスを等方
性エツチし、フオトレジストをアンダーカツトする。次
に、ホウケイ酸ガラスを通じて下側のシリコンまで開口
部を形成するために異方性プラズマエツチを用いる。そ
れからフオトレジストを除去し、接点開口部のためのな
だらかな輪郭を得るために第２のリフロー工程を行う。
これにより、金属を良く覆い、設計公差を大きくできる
接点開口部が得られる。
この明細書においては半導体装置の接点を形成する改
良した方法について説明する。二重ガラス層により改良
された金属被覆のためのなだらかな輪郭が得られ、しか
も適切な絶縁性能が得られる。以下の説明においては、
本発明を完全に理解できるようにするために、エツチ速
度、処理温度等のような特定の事項の詳細について数多
く述べてある。しかし、そのような特定の詳細事項なし
に本発明を実施できることが当業者には明らかであろ
う。その他の場合には、本発明を不必要にあいまいにし
ないために、周知の工程については説明していない。
良した方法について説明する。二重ガラス層により改良
された金属被覆のためのなだらかな輪郭が得られ、しか
も適切な絶縁性能が得られる。以下の説明においては、
本発明を完全に理解できるようにするために、エツチ速
度、処理温度等のような特定の事項の詳細について数多
く述べてある。しかし、そのような特定の詳細事項なし
に本発明を実施できることが当業者には明らかであろ
う。その他の場合には、本発明を不必要にあいまいにし
ないために、周知の工程については説明していない。
以下、図面を参照して本発明を詳しく説明する。
半導体装置の製造密度を高くするためには、接点を導
体の縁部に近接して置くことができることが必要であ
る。たとえば、トランジスタのドレイン接点をゲート領
域に非常に近づけて置くことにより高密度製造が助けら
れる。高密度製造を行うために、ゲート領域とドレイン
領域の上に絶縁層を形成する。絶縁層内のドレイン領域
のうち、接点を設けるために金属層が付着される部分に
開口部を形成する。従来の方法により形成される接点開
口部の一例が第10図に示されている。シリコン基板23の
上にゲート24を配置する。熱成長酸化物の層25がゲート
とシリコン基板を覆う。ドープされたガラス層26を半導
体装置の表面に付着する。隅を滑らかにするためにドー
プされたガラスをリフローさせる。それから、標準のフ
オトリソグラフ技術を用いて接点のパターンを調整す
る。ドープされたガラスをウエツトエツチし、熱成長酸
化物をドライエツチする。熱成長酸化物がウエツトエツ
チにより露出させられるから、接点がゲートに近接して
置かれると問題が起きる。接点領域に付着されている金
属からゲートを絶縁するためには熱成長酸化物だけでは
十分ではない。その結果として接点をゲートの間の最小
間隔が制限される。
体の縁部に近接して置くことができることが必要であ
る。たとえば、トランジスタのドレイン接点をゲート領
域に非常に近づけて置くことにより高密度製造が助けら
れる。高密度製造を行うために、ゲート領域とドレイン
領域の上に絶縁層を形成する。絶縁層内のドレイン領域
のうち、接点を設けるために金属層が付着される部分に
開口部を形成する。従来の方法により形成される接点開
口部の一例が第10図に示されている。シリコン基板23の
上にゲート24を配置する。熱成長酸化物の層25がゲート
とシリコン基板を覆う。ドープされたガラス層26を半導
体装置の表面に付着する。隅を滑らかにするためにドー
プされたガラスをリフローさせる。それから、標準のフ
オトリソグラフ技術を用いて接点のパターンを調整す
る。ドープされたガラスをウエツトエツチし、熱成長酸
化物をドライエツチする。熱成長酸化物がウエツトエツ
チにより露出させられるから、接点がゲートに近接して
置かれると問題が起きる。接点領域に付着されている金
属からゲートを絶縁するためには熱成長酸化物だけでは
十分ではない。その結果として接点をゲートの間の最小
間隔が制限される。
従来の方法の諸欠点を解消するために、本発明は第１
図〜第７図に示されている二重ガラス法を用いる。図示
の半導体装置はポリシリコンゲート14と、拡散されたド
レイン領域11と、シリコン基板10とを含む。本発明の好
適な実施例においては、薄い熱酸化物層12をゲート領域
とドレイン領域の上にまず成長させて、ドレイン接点と
ゲートの間の分離を良くする。次に、半導体装置の上に
誘電体層13を形成する。他の処理工程によりひき起され
る損傷を軽くできるように、その誘電体層13は水素を透
過できなければならない。また、誘電体層13の誘電率は
熱成長酸化物層の誘電率に近い低い値でなければならな
い。更に、誘電体層13のリフロー温度は高くなければな
らない。本発明の好適な実施例においては、ホウケイ酸
ガラス（BSG）が用いられる。ここで説明している実施
例においては、BSGはホウ素を４重量％含んでおり、化
学蒸着（CVD）により付着される。このBSGの第１の層の
厚さは約0.4ミクロンである。
図〜第７図に示されている二重ガラス法を用いる。図示
の半導体装置はポリシリコンゲート14と、拡散されたド
レイン領域11と、シリコン基板10とを含む。本発明の好
適な実施例においては、薄い熱酸化物層12をゲート領域
とドレイン領域の上にまず成長させて、ドレイン接点と
ゲートの間の分離を良くする。次に、半導体装置の上に
誘電体層13を形成する。他の処理工程によりひき起され
る損傷を軽くできるように、その誘電体層13は水素を透
過できなければならない。また、誘電体層13の誘電率は
熱成長酸化物層の誘電率に近い低い値でなければならな
い。更に、誘電体層13のリフロー温度は高くなければな
らない。本発明の好適な実施例においては、ホウケイ酸
ガラス（BSG）が用いられる。ここで説明している実施
例においては、BSGはホウ素を４重量％含んでおり、化
学蒸着（CVD）により付着される。このBSGの第１の層の
厚さは約0.4ミクロンである。
次に、第２図に示すように、第１の誘電体層13の上に
第２の誘電体層15を付着する。この第２の誘電体層の誘
電体の性質は第１の誘電体の性質に類似するとともに、
水素を透過させるものでなければならない。しかし、そ
の第２の誘電体層15のリフロー温度は、第１の誘電体層
13のリフロー温度より低くなければならない。ここで説
明している実施例においては、第２の誘電体層15は化学
蒸着により付着するホウ素−リン−ケイ酸ガラス（BPS
G）層である。本発明においては、BSPGは２重量％のホ
ウ素と７重量％のリンを含む。BSPGのリフロー温度は約
920℃である。
第２の誘電体層15を付着する。この第２の誘電体層の誘
電体の性質は第１の誘電体の性質に類似するとともに、
水素を透過させるものでなければならない。しかし、そ
の第２の誘電体層15のリフロー温度は、第１の誘電体層
13のリフロー温度より低くなければならない。ここで説
明している実施例においては、第２の誘電体層15は化学
蒸着により付着するホウ素−リン−ケイ酸ガラス（BPS
G）層である。本発明においては、BSPGは２重量％のホ
ウ素と７重量％のリンを含む。BSPGのリフロー温度は約
920℃である。
次に、半導体装置を920℃で約10分間加熱することに
より第１のリフロー工程を行う。ここで説明している実
施例においては、加熱はスチームにより行う。その結
果、第２の誘電体層15の輪郭は第３図に示されているよ
うなものとなる。第２の誘電体層15のゲート領域とドレ
イン領域の間になだらかな傾斜が得られる。
より第１のリフロー工程を行う。ここで説明している実
施例においては、加熱はスチームにより行う。その結
果、第２の誘電体層15の輪郭は第３図に示されているよ
うなものとなる。第２の誘電体層15のゲート領域とドレ
イン領域の間になだらかな傾斜が得られる。
第４図に示されているフオトレジスト層16を第２の誘
電体層15の上に付着する。標準のフオトリソグラフイ技
術を用いて、フオトレジスト層に接点開口部17を形成す
る。
電体層15の上に付着する。標準のフオトリソグラフイ技
術を用いて、フオトレジスト層に接点開口部17を形成す
る。
ここで、第５図に示すように、接点開口部における第
２の誘電体層15をエツチにより除去する。第５図の領域
18におけるようなフオトレジスト層のアンダーカツトが
行われるように、エツチ工程は等方性でなければならな
い。ここで説明している実施例においては、６〜1BHFを
用いる５分間のウエツトエツチが採用される。第２の誘
電体層15のエツチ速度は第１の誘電体層13のエツチ速度
より高いことが必要である。この第１のエツチ工程は下
側の第１の誘電体層13に対してほとんど作用すべきでな
い。本発明においては、６〜1BHFによるBSGのエツチ速
度は約６オングストローム／秒であり、６〜1BHF（23
℃）によるBPSGのエツチ速度は約３オングストローム／
秒であることに注意すべきである。したがつて第２の誘
電体層（BPSG層）15のエツチ速度は第１の誘電体層（BS
G層）13のエツチ速度は約５倍である。
２の誘電体層15をエツチにより除去する。第５図の領域
18におけるようなフオトレジスト層のアンダーカツトが
行われるように、エツチ工程は等方性でなければならな
い。ここで説明している実施例においては、６〜1BHFを
用いる５分間のウエツトエツチが採用される。第２の誘
電体層15のエツチ速度は第１の誘電体層13のエツチ速度
より高いことが必要である。この第１のエツチ工程は下
側の第１の誘電体層13に対してほとんど作用すべきでな
い。本発明においては、６〜1BHFによるBSGのエツチ速
度は約６オングストローム／秒であり、６〜1BHF（23
℃）によるBPSGのエツチ速度は約３オングストローム／
秒であることに注意すべきである。したがつて第２の誘
電体層（BPSG層）15のエツチ速度は第１の誘電体層（BS
G層）13のエツチ速度は約５倍である。
次に、第１の誘電体層13と熱成長酸化物層12をドライ
（プラズマ）エツチで異方性エツチする。このようにし
て、第６図に示されている接点開口部19はフオトレジス
ト開口部17にほぼ整合する。厳しい設計パラメータを利
用できるようにそのエツチは異方性であることが重要で
ある。第１の誘電体層13の領域21（ゲートの隅に近い）
の厚さはこの第２のエツチ工程によりほとんど影響され
ないから、適切な絶縁層が維持される。
（プラズマ）エツチで異方性エツチする。このようにし
て、第６図に示されている接点開口部19はフオトレジス
ト開口部17にほぼ整合する。厳しい設計パラメータを利
用できるようにそのエツチは異方性であることが重要で
ある。第１の誘電体層13の領域21（ゲートの隅に近い）
の厚さはこの第２のエツチ工程によりほとんど影響され
ないから、適切な絶縁層が維持される。
次に、フオトレジスト層を除去し、金属被覆のために
良好な輪郭を得るために第２のリフロー工程を行う。こ
こで説明している実施例においては、その第２のリフロ
ー工程は窒素中で約920℃において約10分間行う。この
第２のリフロー工程により第７図に示すような輪郭が得
られる。第２の誘電体層13のリフロー温度は第１の誘電
体層15のリフロー温度より高いから、第２の誘電体層13
の領域21が大幅に薄くなることはない。しかし、第１の
誘電体層15の領域20においては第２のリフロー工程で輪
郭がなだらかな状態に変化する。
良好な輪郭を得るために第２のリフロー工程を行う。こ
こで説明している実施例においては、その第２のリフロ
ー工程は窒素中で約920℃において約10分間行う。この
第２のリフロー工程により第７図に示すような輪郭が得
られる。第２の誘電体層13のリフロー温度は第１の誘電
体層15のリフロー温度より高いから、第２の誘電体層13
の領域21が大幅に薄くなることはない。しかし、第１の
誘電体層15の領域20においては第２のリフロー工程で輪
郭がなだらかな状態に変化する。
最後に、金属層を接点開口部に付着する。なだらかな
２工程接点輪郭のための良好な金属被覆が行われ、ゲー
トと金属層の間の適切な絶縁が維持される。
２工程接点輪郭のための良好な金属被覆が行われ、ゲー
トと金属層の間の適切な絶縁が維持される。
本発明の別の実施例においては、第１の誘電体層13を
付着に続いて熱安定化工程が採用される。この実施例に
おいては、第１の誘電体層13の密度を高くし、起り得る
湿気侵入の問題を避けるために、半導体装置を920℃で
約５分間加熱する。熱安定化工程を採用しない時は、第
１の誘電体層と第２の誘電体層を１つの連続工程で行え
る。
付着に続いて熱安定化工程が採用される。この実施例に
おいては、第１の誘電体層13の密度を高くし、起り得る
湿気侵入の問題を避けるために、半導体装置を920℃で
約５分間加熱する。熱安定化工程を採用しない時は、第
１の誘電体層と第２の誘電体層を１つの連続工程で行え
る。
フイールド酸化物領域の次にある接合に接点開口部を
形成する時に、本発明の接点形成方法を用いると有利で
ある。その例が第８図と第９図に示されている。第８図
においては第１の誘電体層13と第２の誘電体層15がシリ
コン基板の上に形成されている。そのシリコン基板はフ
イールド酸化物領域22を含んでいる。そのフイールド酸
化物領域は「鳥のくちばし状すなわちバードピーク」領
域29を含む。そのバードピーク領域は基板に沿う酸化物
層のテーパー状延長部である。その上にフオトレジスト
層16を付着して開口部を形成する。第９図に示すような
フオトレジスト層のアンダーカツトが行われるように第
２の誘電体層15を等方性エツチングした後で、下側の第
１の誘電体層13を異方性プラズマエツチする。従来は、
全てのフイールド酸化物領域をエツチングすると、下側
の基板が拡散層に対して電気的に短絡する結果となるこ
とがある。従来は、その電気的短絡は、フイールド酸化
物領域の上に接点が設けられないようにして避けられて
いた。（接点開口部は第９図の破線までのみ延長す
る。）二重ガラス法による酸化物層の厚さの一様性の向
上により、本発明の方法ではフイールド酸化物が除去さ
れることが少くなり、接点をフイールド酸化物領域の上
に設けることができる。それから、ガラス層の形を整え
ることを容易にするためにリフロー工程を用いる。最後
に、拡散層28に接点を設けるために開口部内に金属層を
形成する。
形成する時に、本発明の接点形成方法を用いると有利で
ある。その例が第８図と第９図に示されている。第８図
においては第１の誘電体層13と第２の誘電体層15がシリ
コン基板の上に形成されている。そのシリコン基板はフ
イールド酸化物領域22を含んでいる。そのフイールド酸
化物領域は「鳥のくちばし状すなわちバードピーク」領
域29を含む。そのバードピーク領域は基板に沿う酸化物
層のテーパー状延長部である。その上にフオトレジスト
層16を付着して開口部を形成する。第９図に示すような
フオトレジスト層のアンダーカツトが行われるように第
２の誘電体層15を等方性エツチングした後で、下側の第
１の誘電体層13を異方性プラズマエツチする。従来は、
全てのフイールド酸化物領域をエツチングすると、下側
の基板が拡散層に対して電気的に短絡する結果となるこ
とがある。従来は、その電気的短絡は、フイールド酸化
物領域の上に接点が設けられないようにして避けられて
いた。（接点開口部は第９図の破線までのみ延長す
る。）二重ガラス法による酸化物層の厚さの一様性の向
上により、本発明の方法ではフイールド酸化物が除去さ
れることが少くなり、接点をフイールド酸化物領域の上
に設けることができる。それから、ガラス層の形を整え
ることを容易にするためにリフロー工程を用いる。最後
に、拡散層28に接点を設けるために開口部内に金属層を
形成する。
以上、半導体装置に接点開口部を形成する方法につい
て説明した。絶縁のために二重ガラス層を用いることに
より、絶縁性を犠牲にすることなしになだらかな傾斜の
輪郭を得ることができる。
て説明した。絶縁のために二重ガラス層を用いることに
より、絶縁性を犠牲にすることなしになだらかな傾斜の
輪郭を得ることができる。
第１図は第１の誘電体層が上に形成されているゲートお
よびドレインを示すトランジスタ半製品の横断面図、第
２図は第２の誘電体層を上に形成した後の第１図の半導
体物体の横断面図、第３図はリフロー工程を行つた後の
第２図の半導体物体の横断面図、第４図はフオトレジス
ト層を付着し、開口部を形成した後の第３の半導体物体
の横断面図、第５図は第２の誘電体層のエツチした後の
第４図の半導体物体の横断面図、第６図は第１の誘電体
層をエツチした後の第５図の半導体物体の横断面図、第
７図は残りのフオトレジスト層を除去し、第２のリフロ
ー工程を行つた後の第６図の半導体物体の横断面図、第
８図はフイールド酸化物領域の近くに接点を形成する工
程を示す横断面図、第９図は接点開口部を形成した後の
第８図の半導体物体の横断面図、第10図は従来の方法に
より形成された接点開口部を示す横断面図である。 10……シリコン基板、11……ドレイン領域、12……熱成
長酸化物層、13……第１の誘電体層、14……ポリシリコ
ンゲート、15……第２の誘電体層、18……フオトレジス
ト層、19……接点開口部、22……フイールド酸化物領
域。
よびドレインを示すトランジスタ半製品の横断面図、第
２図は第２の誘電体層を上に形成した後の第１図の半導
体物体の横断面図、第３図はリフロー工程を行つた後の
第２図の半導体物体の横断面図、第４図はフオトレジス
ト層を付着し、開口部を形成した後の第３の半導体物体
の横断面図、第５図は第２の誘電体層のエツチした後の
第４図の半導体物体の横断面図、第６図は第１の誘電体
層をエツチした後の第５図の半導体物体の横断面図、第
７図は残りのフオトレジスト層を除去し、第２のリフロ
ー工程を行つた後の第６図の半導体物体の横断面図、第
８図はフイールド酸化物領域の近くに接点を形成する工
程を示す横断面図、第９図は接点開口部を形成した後の
第８図の半導体物体の横断面図、第10図は従来の方法に
より形成された接点開口部を示す横断面図である。 10……シリコン基板、11……ドレイン領域、12……熱成
長酸化物層、13……第１の誘電体層、14……ポリシリコ
ンゲート、15……第２の誘電体層、18……フオトレジス
ト層、19……接点開口部、22……フイールド酸化物領
域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステイーブン・イー・ルース アメリカ合衆国 97005 オレゴン州・ ビーバートン・サウスウエスト ソレン ト ロード・7125 (56)参考文献 特開 昭60−92623（ＪＰ，Ａ) 特開 昭60−198847（ＪＰ，Ａ)
Claims (12)
- 【請求項１】第１のリフロー温度を有する第１の誘電体
層を半導体物体上に形成する工程と、 前記第１のリフロー温度より低い第２のリフロー温度を
有る第２の誘電体層を前記第１の誘電体層上に形成する
工程と、 前記半導体物体を前記第２のリフロー温度まで加熱する
工程と、 前記第２の誘電体層上にフォトレジスト層を形成し、前
記第２の誘電体層の部分を露出させるために前記フォト
レジスト層に開口部を形成する工程と、 前記第１の誘電体層の部分を露出させるために前記第２
の誘電体層の前記露出された部分を前記第２の誘電体層
にアンダーカットが生じるように等方性エッチングによ
り除去する工程と、 前記半導体物体の部分を露出させるために前記第１の誘
電体層の前記露出された部分を異方性エッチングにより
除去する工程と、 前記半導体物体を前記第２のリフロー温度まで加熱する
工程と を備え、それにより傾斜した２段輪郭を有する改良及び
絶縁された接点開口部が実現されることを特徴とする半
導体物体上に絶縁された接点開口部を設ける方法。 - 【請求項２】特許請求の範囲第１項記載の方法であっ
て、 前記第１の誘電体層はホウケイ酸ガラスであることを特
徴とする半導体物体上に絶縁された接点開口部を設ける
方法。 - 【請求項３】特許請求の範囲第１項記載の方法であっ
て、 前記第２の誘電体層はホウ素−リン−ケイ酸ガラスを含
むことを特徴とする半導体物体上に絶縁された接点開口
部を設ける方法。 - 【請求項４】特許請求の範囲第１項記載の方法であっ
て、 前記第２のリフロー温度は約920℃であることを特徴と
する半導体物体上に絶縁された接点開口部を設ける方
法。 - 【請求項５】第１のリフロー温度および第１のエッチン
グ速度を有する第１の誘電体層を半導体物体上に形成す
る工程と、 前記第１のリフロー温度より低い第２のリフロー温度お
よび前記第１のエッチ速度より高い第２のエッチ速度を
有する第２の誘電体層を前記第１の誘電体層上に形成す
る工程と、 前記半導体物体を前記第２のリフロー温度まで加熱する
工程と、 前記第２の誘電体層上にマクス層を形成する工程と、 前記第２の誘電体層を露出させるために前記マスク層に
開口部を形成する工程と、 前記第１の誘電体層を露出させるために前記第２の誘電
体層の前記露出された部分を前記第２の誘電体層にアン
ダーカットが生じるように等方性エッチングにより除去
する工程と、 前記半導体物体を露出させるために前記第１の誘電体層
の前記露出された部分を異方性プラズマ・エッチングに
より除去する工程と、 前記半導体物体を前記第２のリフロー温度まで加熱する
工程と、 前記半導体物体の前記露出された部分に導電層を形成す
る工程と を備えることを特徴とする半導体物体上に接点を形成す
る方法。 - 【請求項６】特許請求の範囲第５項記載の方法であっ
て、 前記第１の誘電体層はホウケイ酸ガラスであることを特
徴とする半導体物体上に接点を形成する方法。 - 【請求項７】特許請求の範囲第５項記載の方法であっ
て、 前記第２の誘電体層はホウ素−リン−ケイ酸ガラスを含
むことを特徴とする半導体物体上に接点を形成する方
法。 - 【請求項８】特許請求の範囲第５項記載の方法であっ
て、 前記第２のリフロー温度は約920℃であることを特徴と
する半導体物体上に接点を形成する方法。 - 【請求項９】特許請求の範囲第５項記載の方法であっ
て、 前記マスク層はフォトレジスト層を含むことを特徴とす
る半導体物体上に接点を形成する方法。 - 【請求項１０】特許請求の範囲第５項記載の方法であっ
て、 前記第２の誘電体層はウェットエッチにより除去される
ことを特徴とする半導体物体上に接点を形成する方法。 - 【請求項１１】特許請求の範囲第５項記載の方法であっ
て、 前記第１の誘電体層と前記第２の誘電体層は水素を透過
させることができることを特徴とする半導体物体上に接
点を形成する方法。 - 【請求項１２】特許請求の範囲第５項記載の方法であっ
て、 前記導電層は金属で構成されることを特徴とする半導体
物体上に接点を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81752386A | 1986-01-09 | 1986-01-09 | |
| US817523 | 1986-01-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62160743A JPS62160743A (ja) | 1987-07-16 |
| JP2587626B2 true JP2587626B2 (ja) | 1997-03-05 |
Family
ID=25223263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001952A Expired - Lifetime JP2587626B2 (ja) | 1986-01-09 | 1987-01-09 | 半導体物体上に絶縁された接点開口部を設ける方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4824767A (ja) |
| EP (1) | EP0232508B1 (ja) |
| JP (1) | JP2587626B2 (ja) |
| KR (1) | KR950000096B1 (ja) |
| DE (1) | DE3684298D1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0369336A3 (en) * | 1988-11-14 | 1990-08-22 | National Semiconductor Corporation | Process for fabricating bipolar and cmos transistors on a common substrate |
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US4885262A (en) * | 1989-03-08 | 1989-12-05 | Intel Corporation | Chemical modification of spin-on glass for improved performance in IC fabrication |
| KR920004541B1 (ko) * | 1989-05-30 | 1992-06-08 | 현대전자산업 주식회사 | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5043790A (en) * | 1990-04-05 | 1991-08-27 | Ramtron Corporation | Sealed self aligned contacts using two nitrides process |
| JPH04186657A (ja) * | 1990-11-16 | 1992-07-03 | Sharp Corp | コンタクト配線の作製方法 |
| US5164340A (en) * | 1991-06-24 | 1992-11-17 | Sgs-Thomson Microelectronics, Inc | Structure and method for contacts in cmos devices |
| DE4132140A1 (de) * | 1991-09-26 | 1993-04-08 | Siemens Ag | Verfahren zur herstellung einer selbstjustierten kontaktlochanordnung und selbstjustierte kontaktlochanordnung |
| US5246883A (en) * | 1992-02-06 | 1993-09-21 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure and method |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| US5702870A (en) * | 1993-08-27 | 1997-12-30 | Vlsi Technology, Inc. | Integrated-circuit via formation using gradient photolithography |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| EP0660392A1 (en) | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
| US6025277A (en) * | 1997-05-07 | 2000-02-15 | United Microelectronics Corp. | Method and structure for preventing bonding pad peel back |
| US6271117B1 (en) * | 1997-06-23 | 2001-08-07 | Vanguard International Semiconductor Corporation | Process for a nail shaped landing pad plug |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| TW569077B (en) * | 2003-05-13 | 2004-01-01 | Univ Nat Chiao Tung | Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology |
| TWI220770B (en) * | 2003-06-11 | 2004-09-01 | Ind Tech Res Inst | Method for forming a conductive layer |
| US20050098480A1 (en) * | 2003-11-12 | 2005-05-12 | Robert Galiasso | Hydrotreating catalyst and method |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US9634191B2 (en) | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US8476742B2 (en) | 2008-02-28 | 2013-07-02 | Hewlett-Packard Development Company, L.P. | Fluid ejection device comprising substrate contact via |
| KR101004842B1 (ko) | 2008-07-25 | 2010-12-28 | 삼성전기주식회사 | 전자 칩 모듈 |
| US8384115B2 (en) * | 2008-08-01 | 2013-02-26 | Cree, Inc. | Bond pad design for enhancing light extraction from LED chips |
| US8741715B2 (en) * | 2009-04-29 | 2014-06-03 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| USD826871S1 (en) | 2014-12-11 | 2018-08-28 | Cree, Inc. | Light emitting diode device |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4372034B1 (en) * | 1981-03-26 | 1998-07-21 | Intel Corp | Process for forming contact openings through oxide layers |
| US4363830A (en) * | 1981-06-22 | 1982-12-14 | Rca Corporation | Method of forming tapered contact holes for integrated circuit devices |
| JPS6092623A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| US4508815A (en) * | 1983-11-03 | 1985-04-02 | Mostek Corporation | Recessed metallization |
| JPS60198847A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置およびその製造方法 |
-
1986
- 1986-12-09 DE DE8686117137T patent/DE3684298D1/de not_active Expired - Fee Related
- 1986-12-09 EP EP86117137A patent/EP0232508B1/en not_active Expired - Lifetime
-
1987
- 1987-01-08 KR KR1019870000090A patent/KR950000096B1/ko not_active IP Right Cessation
- 1987-01-09 JP JP62001952A patent/JP2587626B2/ja not_active Expired - Lifetime
- 1987-06-02 US US07/057,240 patent/US4824767A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950000096B1 (ko) | 1995-01-09 |
| US4824767A (en) | 1989-04-25 |
| EP0232508A3 (en) | 1988-04-06 |
| KR870007566A (ko) | 1987-08-20 |
| EP0232508A2 (en) | 1987-08-19 |
| DE3684298D1 (de) | 1992-04-16 |
| EP0232508B1 (en) | 1992-03-11 |
| JPS62160743A (ja) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2587626B2 (ja) | 半導体物体上に絶縁された接点開口部を設ける方法 | |
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| JP2886494B2 (ja) | 集積回路チップの製造方法 | |
| JPH0722145B2 (ja) | 半導体装置の製造方法 | |
| US6040221A (en) | Semiconductor processing methods of forming a buried contact, a conductive line, an electrical connection to a buried contact area, and a field effect transistor gate | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| US4090915A (en) | Forming patterned polycrystalline silicon | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| JPH03138930A (ja) | ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ | |
| JPH0243336B2 (ja) | ||
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| EP0724298B1 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
| KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US4343078A (en) | IGFET Forming method | |
| US4677456A (en) | Semiconductor structure and manufacturing method | |
| KR100399933B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0128829B1 (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| JPH0834309B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR920005390B1 (ko) | 접촉창 형성방법 | |
| TW323398B (en) | Buried contact process of semiconductor integrated circuit | |
| JPH03163832A (ja) | 半導体装置 | |
| KR970002428B1 (ko) | 반도체소자 제조방법 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0216019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |