JP2582815B2 - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP2582815B2 JP2582815B2 JP30489887A JP30489887A JP2582815B2 JP 2582815 B2 JP2582815 B2 JP 2582815B2 JP 30489887 A JP30489887 A JP 30489887A JP 30489887 A JP30489887 A JP 30489887A JP 2582815 B2 JP2582815 B2 JP 2582815B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- point
- floating
- mantissa
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、音響信号などをデジタル信号に変換して転
送する場合などに好適に実施することができるデータ転
送装置に関する。
送する場合などに好適に実施することができるデータ転
送装置に関する。
背景技術 従来から、たとえば音響信号などのアナログ信号をデ
ジタル信号に変換して転送を行う場合に、全てのデータ
の転送をパラレル転送によつて行うと多数の信号線を必
要とし、配線が複雑となるので、第４図示のようなシリ
アル転送を行う構成が使用される。ライン１から入力さ
れるアナログの音響信号は、アナログ／デジタル変換回
路AD1によつて固定小数点型データであるシリアル信号
に変換され、ライン２を介してデータ処理装置DSP1に出
力される。
ジタル信号に変換して転送を行う場合に、全てのデータ
の転送をパラレル転送によつて行うと多数の信号線を必
要とし、配線が複雑となるので、第４図示のようなシリ
アル転送を行う構成が使用される。ライン１から入力さ
れるアナログの音響信号は、アナログ／デジタル変換回
路AD1によつて固定小数点型データであるシリアル信号
に変換され、ライン２を介してデータ処理装置DSP1に出
力される。
データ処理装置DSP1は、このような固定小数点型デー
タを処理する。一般的に、音響信号は周波数帯域が広い
ために浮動小数点型データに変換してデータ転送が行わ
れる。このためデータ処理装置DSP1では、固定小数点型
データから浮動小数点型データへの変換などの処理を施
し、ライン３を介してデータ処理装置DSP2にこの浮動小
数点型データをシリアル転送する。
タを処理する。一般的に、音響信号は周波数帯域が広い
ために浮動小数点型データに変換してデータ転送が行わ
れる。このためデータ処理装置DSP1では、固定小数点型
データから浮動小数点型データへの変換などの処理を施
し、ライン３を介してデータ処理装置DSP2にこの浮動小
数点型データをシリアル転送する。
データ処理装置DSP2は、浮動小数点型データから固定
小数点型データへの変換などの信号処理を行つて、演算
結果である固定小数点型データをライン４を介してデジ
タル／アナログ変換回路DA1に出力する。デジタル／ア
ナログ変換回路DA1では、固定小数点型データをアナロ
グ信号に変換してライン５に導出する。
小数点型データへの変換などの信号処理を行つて、演算
結果である固定小数点型データをライン４を介してデジ
タル／アナログ変換回路DA1に出力する。デジタル／ア
ナログ変換回路DA1では、固定小数点型データをアナロ
グ信号に変換してライン５に導出する。
アナログ／デジタル変換回路AD1とデータ処理装置DSP
1との間のデータ転送およびデータ処理装置DSP2とデジ
タル／アナログ変換回路DA1との間のデータ転送におい
て、同期をとるためにクロツク信号発生回路CK1から固
定小数点型データ転送のためのシリアルクロツク信号SC
K1および同期クロツク信号SYNCがアナログ／デジタル変
換回路AD1、データ処理装置DSP1,DSP2およびデジタル／
アナログ変換回路DA1に出力される。またデータ処理装
置DSP1,DSP2間のデータ転送においては、浮動小数点型
データ転送のためのシリアルクロツク信号SCK2および同
期クロツク信号SYNCがクロツク信号発生回路CK1からデ
ータ処理装置DSP1,DSP2に与えられて、これによつて同
期的なデータ転送が行われる。
1との間のデータ転送およびデータ処理装置DSP2とデジ
タル／アナログ変換回路DA1との間のデータ転送におい
て、同期をとるためにクロツク信号発生回路CK1から固
定小数点型データ転送のためのシリアルクロツク信号SC
K1および同期クロツク信号SYNCがアナログ／デジタル変
換回路AD1、データ処理装置DSP1,DSP2およびデジタル／
アナログ変換回路DA1に出力される。またデータ処理装
置DSP1,DSP2間のデータ転送においては、浮動小数点型
データ転送のためのシリアルクロツク信号SCK2および同
期クロツク信号SYNCがクロツク信号発生回路CK1からデ
ータ処理装置DSP1,DSP2に与えられて、これによつて同
期的なデータ転送が行われる。
発明が解決すべき問題点 上記従来技術のデータ転送方式において、信号の劣化
のないデジタルデータの転送は行われるけれども、アナ
ログ／デジタル変換回路AD1の出力およびデジタル／ア
ナログ変換回路DA1の入力は固定小数点型データであ
り、データ処理装置DSP1,DSP2間のデータの転送は浮動
小数点型データで行われる。浮動小数点型データは固定
小数点型データよりも長いデータ長を有するために、デ
ータ処理装置DSP1,DSP2において入力および出力のため
のシリアルクロツク信号の周波数が異なることになる。
したがつて、シリアルクロツク信号の発生のために複雑
な回路構成を必要とし、またこのようなシリアルクロツ
ク信号などのための配線も複雑化する。
のないデジタルデータの転送は行われるけれども、アナ
ログ／デジタル変換回路AD1の出力およびデジタル／ア
ナログ変換回路DA1の入力は固定小数点型データであ
り、データ処理装置DSP1,DSP2間のデータの転送は浮動
小数点型データで行われる。浮動小数点型データは固定
小数点型データよりも長いデータ長を有するために、デ
ータ処理装置DSP1,DSP2において入力および出力のため
のシリアルクロツク信号の周波数が異なることになる。
したがつて、シリアルクロツク信号の発生のために複雑
な回路構成を必要とし、またこのようなシリアルクロツ
ク信号などのための配線も複雑化する。
さらに、データ処理装置間で固定小数点型データと浮
動小数点型データとを切換えてデータ転送する場合に
は、固定小数点型データと浮動小数点型データとのそれ
ぞれ異なるデータ長に対応するようにデータ処理装置を
設定する必要があり、データ処理装置の構成も複雑にな
つてしまう。
動小数点型データとを切換えてデータ転送する場合に
は、固定小数点型データと浮動小数点型データとのそれ
ぞれ異なるデータ長に対応するようにデータ処理装置を
設定する必要があり、データ処理装置の構成も複雑にな
つてしまう。
本発明の目的は、上記問題点を解決し、簡単な構成で
固定小数点型データおよび浮動小数点型データの双方の
データ転送を行うことができるデータ転送装置を提供す
ることである。
固定小数点型データおよび浮動小数点型データの双方の
データ転送を行うことができるデータ転送装置を提供す
ることである。
問題点を解決するための手段 本発明は、浮動小数点型データの仮数部と指数部とを
それぞれストアする仮数部レジスタと指数部レジスタと
を備え、データ処理装置間でデータを転送してなるデー
タ転送装置において、 前記浮動小数点型データの仮数部はシリアル転送さ
れ、指数部はパラレル転送されるようにしたことを特徴
とするデータ転送装置である。
それぞれストアする仮数部レジスタと指数部レジスタと
を備え、データ処理装置間でデータを転送してなるデー
タ転送装置において、 前記浮動小数点型データの仮数部はシリアル転送さ
れ、指数部はパラレル転送されるようにしたことを特徴
とするデータ転送装置である。
作 用 本発明に従えば、浮動小数点型データの仮数部と指数
部とをそれぞれストアする仮数部レジスタと指数部レジ
スタとを備え、データ処理装置間でデータを転送してな
る装置において、浮動小数点型データの仮数部はシリア
ル転送され、浮動小数点型データの指数部はパラレル転
送される。したがつてたとえば浮動小数点型データの仮
数部と同一形式の固定小数点型データの転送は、上記仮
数部レジスタを用いて浮動小数点型データと同一の同期
信号によつて実行することが可能になり、簡単な構成に
よつて固定小数点型データと浮動小数点型データとのい
ずれの型のデータも転送することができる。
部とをそれぞれストアする仮数部レジスタと指数部レジ
スタとを備え、データ処理装置間でデータを転送してな
る装置において、浮動小数点型データの仮数部はシリア
ル転送され、浮動小数点型データの指数部はパラレル転
送される。したがつてたとえば浮動小数点型データの仮
数部と同一形式の固定小数点型データの転送は、上記仮
数部レジスタを用いて浮動小数点型データと同一の同期
信号によつて実行することが可能になり、簡単な構成に
よつて固定小数点型データと浮動小数点型データとのい
ずれの型のデータも転送することができる。
実施例 第１図は本発明の一実施例の構成を示すブロツク図で
あり、データ処理装置DSP3,DSP4間では、本発明のデー
タ転送装置によるデータの転送が行われる。
あり、データ処理装置DSP3,DSP4間では、本発明のデー
タ転送装置によるデータの転送が行われる。
データ処理装置DSP3とデータ処理装置DSP4とは同様な
構成をしており、以下データ処理装置DSP3の構成につい
てのみ説明する。
構成をしており、以下データ処理装置DSP3の構成につい
てのみ説明する。
データ処理装置DSP3に入力される信号が固定小数点型
データであるときには、この固定小数点型データはシリ
アル信号としてライン７から入力される。またデータ処
理装置DSP3に入力されるデータが浮動小数点型データで
あるときには、ライン７からは浮動小数点型データの仮
数部が入力され、ラインPaからは浮動小数点型データの
指数部がパラレル信号として入力される。ライン７のシ
リアル信号は仮数部受信レジスタ11に与えられ、ライン
Paのパラレル信号は指数部受信レジスタ12に与えられ
る。仮数部受信レジスタ11のデータはレジスタ13の仮数
部レジスタ13aに入力され、指数部受信レジスタ12のデ
ータはやはりレジスタ13の指数部レジスタ13bに入力さ
れる。
データであるときには、この固定小数点型データはシリ
アル信号としてライン７から入力される。またデータ処
理装置DSP3に入力されるデータが浮動小数点型データで
あるときには、ライン７からは浮動小数点型データの仮
数部が入力され、ラインPaからは浮動小数点型データの
指数部がパラレル信号として入力される。ライン７のシ
リアル信号は仮数部受信レジスタ11に与えられ、ライン
Paのパラレル信号は指数部受信レジスタ12に与えられ
る。仮数部受信レジスタ11のデータはレジスタ13の仮数
部レジスタ13aに入力され、指数部受信レジスタ12のデ
ータはやはりレジスタ13の指数部レジスタ13bに入力さ
れる。
仮数部レジスタ13aおよび指数部レジスタ13bのデータ
はゲート14aおよびゲート14bを介して内部バス16にそれ
ぞれ与えられる。これらのデータは、内部バス16から図
示しない記憶回路などに与えられる。処理回路15はこれ
らのデータに演算処理を施す。
はゲート14aおよびゲート14bを介して内部バス16にそれ
ぞれ与えられる。これらのデータは、内部バス16から図
示しない記憶回路などに与えられる。処理回路15はこれ
らのデータに演算処理を施す。
データ処理装置DSP3で演算処理された結果が固定小数
点型データの場合には、演算結果の固定小数点型データ
は、内部バス16からゲート17aを介して仮数部レジスタ1
8aに入力される。この固定小数点型データは仮数部レジ
スタ18aから仮数部送信レジスタ19に与えられる。この
仮数部送信レジスタ19のデータはデータ処理装置DSP4に
ライン８を介してシリアル信号として転送される。
点型データの場合には、演算結果の固定小数点型データ
は、内部バス16からゲート17aを介して仮数部レジスタ1
8aに入力される。この固定小数点型データは仮数部レジ
スタ18aから仮数部送信レジスタ19に与えられる。この
仮数部送信レジスタ19のデータはデータ処理装置DSP4に
ライン８を介してシリアル信号として転送される。
データ処理装置DSP3での演算処理結果が浮動小数点型
データである場合には、内部バス16から、ゲート17aお
よびゲート17bを介してレジスタ18の仮数部レジスタ18a
および指数部レジスタ18bに、演算結果である浮動小数
点型データの仮数部および指数部がそれぞれ出力され
る。
データである場合には、内部バス16から、ゲート17aお
よびゲート17bを介してレジスタ18の仮数部レジスタ18a
および指数部レジスタ18bに、演算結果である浮動小数
点型データの仮数部および指数部がそれぞれ出力され
る。
仮数部レジスタ18aのデータは、仮数部送信レジスタ1
9に与えられる。また指数部レジスタ18bのデータは、指
数部送信レジスタ20に与えられる。
9に与えられる。また指数部レジスタ18bのデータは、指
数部送信レジスタ20に与えられる。
データ処理装置DSP3での演算処理結果である浮動小数
点型データの仮数部は仮数部送信レジスタ19からライン
８を介してシリアル信号としてデータ処理装置DSP4に転
送され、浮動小数点型データの指数部は指数部送信レジ
スタ20からパラレル信号としてラインPbを介してデータ
処理装置DSP4に転送される。
点型データの仮数部は仮数部送信レジスタ19からライン
８を介してシリアル信号としてデータ処理装置DSP4に転
送され、浮動小数点型データの指数部は指数部送信レジ
スタ20からパラレル信号としてラインPbを介してデータ
処理装置DSP4に転送される。
データ処理装置DSP4では、ライン８のシリアル信号は
仮数部受信レジスタ21に入力され、ラインPbのパラレル
信号は指数部受信レジスタ22に入力される。この後、演
算処理が施されてデータ処理装置DSP3の場合と同様に、
演算処理の結果は仮数部送信レジスタ29および指数部送
信レジスタ30からライン９およびラインPcに導出され
る。
仮数部受信レジスタ21に入力され、ラインPbのパラレル
信号は指数部受信レジスタ22に入力される。この後、演
算処理が施されてデータ処理装置DSP3の場合と同様に、
演算処理の結果は仮数部送信レジスタ29および指数部送
信レジスタ30からライン９およびラインPcに導出され
る。
データ処理装置DSP3,DSP4には、データ転送を同期的
に行うための同期クロツク信号SYNCおよびシリアルクロ
ツク信号SCKが与えられる。
に行うための同期クロツク信号SYNCおよびシリアルクロ
ツク信号SCKが与えられる。
第２図はデータ処理装置DSP3,DSP4間のデータ転送動
作を説明するための波形図であり、以下同図に従つて説
明する。
作を説明するための波形図であり、以下同図に従つて説
明する。
データ処理装置DSP3に入力される同期信号SYNCは、第
２図（１）に示される。同期信号SYNCの立上りまたは立
下りからシリアル信号の１つのデータの転送が開始さ
れ、第２図（２）に示されるシリアルクロツク信号SCK
の立上りで第２図（３）に示されるライン７のシリアル
信号をラツチする。
２図（１）に示される。同期信号SYNCの立上りまたは立
下りからシリアル信号の１つのデータの転送が開始さ
れ、第２図（２）に示されるシリアルクロツク信号SCK
の立上りで第２図（３）に示されるライン７のシリアル
信号をラツチする。
同期信号SYNCの次の立下りまたは立上りでは、シリア
ル信号の１つのデータの転送が終了し、次のデータ転送
が開始される。このときシリアル信号のデータはデータ
処理装置DSP3が固定小数点型データを出力するときには
固定小数点型データを表し、浮動小数点型データのとき
には浮動小数点型データの仮数部を表す。
ル信号の１つのデータの転送が終了し、次のデータ転送
が開始される。このときシリアル信号のデータはデータ
処理装置DSP3が固定小数点型データを出力するときには
固定小数点型データを表し、浮動小数点型データのとき
には浮動小数点型データの仮数部を表す。
データ処理装置DSP3が浮動小数点型データを出力する
ときには、浮動小数点型データの指数部はラインPbに第
２図（４）に示されるパラレル信号として導出され、デ
ータ処理装置DSP4ではこのパラレル信号を同期信号SYNC
の立上りおよび立下りでラツチする。
ときには、浮動小数点型データの指数部はラインPbに第
２図（４）に示されるパラレル信号として導出され、デ
ータ処理装置DSP4ではこのパラレル信号を同期信号SYNC
の立上りおよび立下りでラツチする。
このようにして本実施例において、データの入出力の
ためのシリアルポートでの転送は、データの形式が固定
小数点型データのときにも浮動小数点型データのときに
も同一のシリアルクロツク信号で同様に行われる。した
がつてデータ処理装置DSP3,DSP4では、ソフトウエアに
よつて指数部の有無を検出して固定小数点型データと浮
動小数点型データとを判別することができ、データ処理
装置の構成が簡略化される。また、たとえばこれらのデ
ータ転送を全てパラレル転送する場合に比べて、入出力
のための導線の数も減少することができ、配線が簡素化
できる。さらに、入力と出力とでデータの形式が異なる
場合でも、シリアルクロツク信号の周波数は１種類でよ
いので、クロツク信号発生回路の構成も簡単にすること
ができる。
ためのシリアルポートでの転送は、データの形式が固定
小数点型データのときにも浮動小数点型データのときに
も同一のシリアルクロツク信号で同様に行われる。した
がつてデータ処理装置DSP3,DSP4では、ソフトウエアに
よつて指数部の有無を検出して固定小数点型データと浮
動小数点型データとを判別することができ、データ処理
装置の構成が簡略化される。また、たとえばこれらのデ
ータ転送を全てパラレル転送する場合に比べて、入出力
のための導線の数も減少することができ、配線が簡素化
できる。さらに、入力と出力とでデータの形式が異なる
場合でも、シリアルクロツク信号の周波数は１種類でよ
いので、クロツク信号発生回路の構成も簡単にすること
ができる。
本実施例において、浮動小数点型データの仮数部を入
出力するときのパラレルポートは、汎用パラレルポート
を用いることもできるし、専用のパラレルポートが備え
られている場合には固定小数点型データを入出力する場
合に、このパラレルポートを他のデータの入出力ポート
として利用することができる。
出力するときのパラレルポートは、汎用パラレルポート
を用いることもできるし、専用のパラレルポートが備え
られている場合には固定小数点型データを入出力する場
合に、このパラレルポートを他のデータの入出力ポート
として利用することができる。
第３図は本発明のさらに具体的な実施例であり、前述
した実施例と対応する部分には同一の参照符を用いる。
した実施例と対応する部分には同一の参照符を用いる。
本実施例において、データの転送はアナログ／デジタ
ル変換回路AD2とデータ処理装置DSP3との間、データ処
理装置DSP3とデータ処理装置DSP4との間、およびデータ
処理装置DSP4とデジタル／アナログ変換回路DA2との間
において行われる。
ル変換回路AD2とデータ処理装置DSP3との間、データ処
理装置DSP3とデータ処理装置DSP4との間、およびデータ
処理装置DSP4とデジタル／アナログ変換回路DA2との間
において行われる。
たとえば音響信号などのアナログ信号は、ライン６か
らアナログ／デジタル変換回路AD2に入力される。アナ
ログ／デジタル変換回路AD2からは、たとえば16ビツト
のデータ長を有する固定小数点型データのデジタル信号
がライン７を介してデータ処理装置DSP3に出力される。
アナログ／デジタル変換回路AD2からデータ処理装置DSP
3へのデータの転送は、クロツク信号発生回路CK2の出力
するシリアルクロツク信号SCKおよび同期信号SYNCによ
つて同期的に行われる。
らアナログ／デジタル変換回路AD2に入力される。アナ
ログ／デジタル変換回路AD2からは、たとえば16ビツト
のデータ長を有する固定小数点型データのデジタル信号
がライン７を介してデータ処理装置DSP3に出力される。
アナログ／デジタル変換回路AD2からデータ処理装置DSP
3へのデータの転送は、クロツク信号発生回路CK2の出力
するシリアルクロツク信号SCKおよび同期信号SYNCによ
つて同期的に行われる。
データ処理装置DSP3において入力された固定小数点型
データは、演算処理されてたとえば16ビツトの仮数部と
３ビツトの指数部とを有する浮動小数点型データが出力
される。前述したように浮動小数点型データの仮数部は
ライン８を介してデータ処理装置DSP4に与えられ、浮動
小数点型データの指数部はラインPbを介してデータ処理
装置DSP4に与えられる。この場合のデータ転送において
も、アナログ／デジタル変換回路AD2からデータ処理回
路DSP3へのデータ転送のときと同様に、クロツク信号発
生回路CK2からのシリアルクロツク信号SCKおよび同期信
号SYNCによつて同期的にデータ転送が行われる。
データは、演算処理されてたとえば16ビツトの仮数部と
３ビツトの指数部とを有する浮動小数点型データが出力
される。前述したように浮動小数点型データの仮数部は
ライン８を介してデータ処理装置DSP4に与えられ、浮動
小数点型データの指数部はラインPbを介してデータ処理
装置DSP4に与えられる。この場合のデータ転送において
も、アナログ／デジタル変換回路AD2からデータ処理回
路DSP3へのデータ転送のときと同様に、クロツク信号発
生回路CK2からのシリアルクロツク信号SCKおよび同期信
号SYNCによつて同期的にデータ転送が行われる。
データ処理装置DSP4に入力された浮動小数点型データ
は、演算処理が施されて、固定小数点型データに変換さ
れる。この固定小数点型データがライン９を介してデジ
タル／アナログ変換回路DA2に出力される。このデータ
転送においても、クロツク信号発生回路CK2からのシリ
アルクロツク信号SCKおよび同期信号SYNCによつて同期
的にデータ転送が行われる。デジタル／アナログ変換回
路DA2において、入力された固定小数点型データは、ア
ナログ信号に変換されてライン10に導出される。
は、演算処理が施されて、固定小数点型データに変換さ
れる。この固定小数点型データがライン９を介してデジ
タル／アナログ変換回路DA2に出力される。このデータ
転送においても、クロツク信号発生回路CK2からのシリ
アルクロツク信号SCKおよび同期信号SYNCによつて同期
的にデータ転送が行われる。デジタル／アナログ変換回
路DA2において、入力された固定小数点型データは、ア
ナログ信号に変換されてライン10に導出される。
本実施例のように音響信号をアナログ／デジタル変換
して転送する場合には、アナログ／デジタル変換回路か
らの出力、およびデジタル／アナログ変換回路への入力
は、通常固定小数点型データであり、データ処理装置間
のデータ転送は浮動小数点型データで行われる。このよ
うな場合に本発明によるデータ転送装置を用いれば、デ
ータ処理装置DSP3,DSP4では入力と出力とでデータの型
式が異なるけれども、同一のシリアルクロツク信号でデ
ータ転送を行うことができるので、データ処理装置の構
成が簡略化され、なおかつ１種類のシリアルクロツク信
号で全てのデータ転送を行うことができる。したがつて
配線を簡素化することができ、クロツク信号発生のため
のデジタルフエーズロツクループなどの複雑な回路構成
が不必要となる。
して転送する場合には、アナログ／デジタル変換回路か
らの出力、およびデジタル／アナログ変換回路への入力
は、通常固定小数点型データであり、データ処理装置間
のデータ転送は浮動小数点型データで行われる。このよ
うな場合に本発明によるデータ転送装置を用いれば、デ
ータ処理装置DSP3,DSP4では入力と出力とでデータの型
式が異なるけれども、同一のシリアルクロツク信号でデ
ータ転送を行うことができるので、データ処理装置の構
成が簡略化され、なおかつ１種類のシリアルクロツク信
号で全てのデータ転送を行うことができる。したがつて
配線を簡素化することができ、クロツク信号発生のため
のデジタルフエーズロツクループなどの複雑な回路構成
が不必要となる。
効 果 以上説明したように、本発明によるデータ転送装置に
おいて、たとえば浮動小数点型データの仮数部と同一形
式の固定小数点型データの転送は、データ処理装置の仮
数部レジスタを用いて浮動小数点型データと同一の同期
信号によつて同様に実行される。
おいて、たとえば浮動小数点型データの仮数部と同一形
式の固定小数点型データの転送は、データ処理装置の仮
数部レジスタを用いて浮動小数点型データと同一の同期
信号によつて同様に実行される。
したがつて簡単な構成で固定小数点型データおよび浮
動小数点型データの双方のデータ転送を行うことができ
る。
動小数点型データの双方のデータ転送を行うことができ
る。
第１図は本発明の一実施例のデータ転送を行うデータ処
理装置DSP3,DSP4の構成を示すブロツク図、第２図はデ
ータ処理装置DSP3,DSP4間のデータの転送動作を説明す
るための波形図、第３図は音響信号の転送に本発明のデ
ータ転送装置を用いたときの構成を示すブロツク図、第
４図は従来技術によつて音響信号を転送するときの構成
を示すブロツク図である。 DSP3,DSP4……データ処理装置、11,21……仮数部受信レ
ジスタ、12,22……指数部受信レジスタ、19,29……仮数
部送信レジスタ、20,30……指数部送信レジスタ
理装置DSP3,DSP4の構成を示すブロツク図、第２図はデ
ータ処理装置DSP3,DSP4間のデータの転送動作を説明す
るための波形図、第３図は音響信号の転送に本発明のデ
ータ転送装置を用いたときの構成を示すブロツク図、第
４図は従来技術によつて音響信号を転送するときの構成
を示すブロツク図である。 DSP3,DSP4……データ処理装置、11,21……仮数部受信レ
ジスタ、12,22……指数部受信レジスタ、19,29……仮数
部送信レジスタ、20,30……指数部送信レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 昇治 兵庫県神戸市兵庫区御所通１丁目２番28 号 富士通テン株式会社内 (72)発明者 安井 克麿 兵庫県神戸市兵庫区御所通１丁目２番28 号 富士通テン株式会社内
Claims (1)
- 【請求項１】浮動小数点型データの仮数部と指数部とを
それぞれストアする仮数部レジスタと指数部レジスタと
を備え、データ処理装置間でデータを転送してなるデー
タ転送装置において、 前記浮動小数点型データの仮数部はシリアル転送され、
指数部はパラレル転送されるようにしたことを特徴とす
るデータ転送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30489887A JP2582815B2 (ja) | 1987-12-01 | 1987-12-01 | データ転送装置 |
| US07/295,949 US5099446A (en) | 1987-04-28 | 1988-04-28 | Data transfer apparatus and data transfer system |
| DE3855675T DE3855675T2 (de) | 1987-04-28 | 1988-04-28 | Vorrichtung und verfahren zur datenübertragung |
| PCT/JP1988/000431 WO1988008606A1 (en) | 1987-04-28 | 1988-04-28 | Method and apparatus for data transfer |
| EP88903946A EP0312615B1 (en) | 1987-04-28 | 1988-04-28 | Method and apparatus for data transfer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30489887A JP2582815B2 (ja) | 1987-12-01 | 1987-12-01 | データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01145756A JPH01145756A (ja) | 1989-06-07 |
| JP2582815B2 true JP2582815B2 (ja) | 1997-02-19 |
Family
ID=17938614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30489887A Expired - Fee Related JP2582815B2 (ja) | 1987-04-28 | 1987-12-01 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582815B2 (ja) |
-
1987
- 1987-12-01 JP JP30489887A patent/JP2582815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01145756A (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708801A (en) | Apparatus and method for operating chips synchronously at speeds exceeding the bus speed | |
| JP2582815B2 (ja) | データ転送装置 | |
| EP0379279A3 (en) | Data transmission synchroniser | |
| US5490101A (en) | Digital data multiplying circuit | |
| US5333199A (en) | Digital signal processor for simultaneously processing left and right signals | |
| JPS61174857A (ja) | 分岐回路 | |
| JP2518387B2 (ja) | シリアルデ―タ伝送回路 | |
| JPS5972491A (ja) | 複数の電子楽器の制御方法 | |
| JP2582816B2 (ja) | データ転送装置 | |
| JPS5482225A (en) | Electronic musical instrument | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JPH07122800B2 (ja) | 処理装置 | |
| JPH0429092B2 (ja) | ||
| JPH07146842A (ja) | バスインターフェース回路 | |
| KR970056528A (ko) | 아날로그 버스/i^2c 버스 프로토콜 변환기 | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| JPH05181811A (ja) | マルチプロセッサーシステムの割り込み制御信号生成装置 | |
| JPH0648640Y2 (ja) | デジタル・ウェ−ブメモリ | |
| JP3163999B2 (ja) | クロック選択回路及びこれを用いた位相同期回路 | |
| JPH0738386A (ja) | データラッチ回路 | |
| JPH08223247A (ja) | 信号処理装置 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPS63313919A (ja) | 並一直変換装置 | |
| JPS6059461A (ja) | プログラムメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |