JP3163999B2 - クロック選択回路及びこれを用いた位相同期回路 - Google Patents
クロック選択回路及びこれを用いた位相同期回路Info
- Publication number
- JP3163999B2 JP3163999B2 JP32816196A JP32816196A JP3163999B2 JP 3163999 B2 JP3163999 B2 JP 3163999B2 JP 32816196 A JP32816196 A JP 32816196A JP 32816196 A JP32816196 A JP 32816196A JP 3163999 B2 JP3163999 B2 JP 3163999B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- inverted
- inverted clock
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデジタルデータ伝送
装置用のクロック選択回路及びこれを用いて入力データ
と伝送クロックの位相同期をとるための位相同期回路に
関する。
装置用のクロック選択回路及びこれを用いて入力データ
と伝送クロックの位相同期をとるための位相同期回路に
関する。
【０００２】
【従来の技術】デジタルデータ伝送システムでは、図３
に示すように、伝送路の帯域を伝送装置が決めるため、
伝送装置は伝送クロックを端末に供給し、端末からデー
タを受け取ることになる。この時、伝送装置は端末から
受け取るデータと、端末へ与えた伝送クロックとの位相
関係が不確定であるため、位相同期を再度とる必要があ
る。
に示すように、伝送路の帯域を伝送装置が決めるため、
伝送装置は伝送クロックを端末に供給し、端末からデー
タを受け取ることになる。この時、伝送装置は端末から
受け取るデータと、端末へ与えた伝送クロックとの位相
関係が不確定であるため、位相同期を再度とる必要があ
る。
【０００３】データとクロックの位相同期をとるために
は、Ｄ型ＦＦ（フリップフロップ）でラッチする方法が
知られている。この種の方法は、例えば特開平８−１６
７８３３号、特開平３−１９５４１号に開示されてい
る。これらの方法では、Ｄ型ＦＦのセットアップタイム
・ホールドタイムの確保のため、遅延回路を利用してい
る。
は、Ｄ型ＦＦ（フリップフロップ）でラッチする方法が
知られている。この種の方法は、例えば特開平８−１６
７８３３号、特開平３−１９５４１号に開示されてい
る。これらの方法では、Ｄ型ＦＦのセットアップタイム
・ホールドタイムの確保のため、遅延回路を利用してい
る。
【０００４】また、特開平６−８５８０５号に開示され
た方法では、フレーム同期信号生成回路からのフレーム
同期信号を利用している。
た方法では、フレーム同期信号生成回路からのフレーム
同期信号を利用している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
方法では以下のような問題点がある。第１の問題点は、
セットアップタイム・ホールドタイムの確保のために遅
延回路を利用する場合、具体的な遅延時間の決め方であ
る。遅延時間は、そのシステムに固有の時間、つまり伝
送装置と端末との間の距離で決まる。このため、設置環
境によりケーブル長が変わると、データとクロックのタ
イミングが変わるため、そのタイミングに合わせて遅延
回路の遅延時間の調整が必要である。
方法では以下のような問題点がある。第１の問題点は、
セットアップタイム・ホールドタイムの確保のために遅
延回路を利用する場合、具体的な遅延時間の決め方であ
る。遅延時間は、そのシステムに固有の時間、つまり伝
送装置と端末との間の距離で決まる。このため、設置環
境によりケーブル長が変わると、データとクロックのタ
イミングが変わるため、そのタイミングに合わせて遅延
回路の遅延時間の調整が必要である。
【０００６】第２の問題点としては、フレーム同期信号
を利用する場合、データ中に必ずフレームパターン（同
期パターン）が存在していなければならないことであ
る。
を利用する場合、データ中に必ずフレームパターン（同
期パターン）が存在していなければならないことであ
る。
【０００７】それ故、本発明の課題は、伝送装置と端末
との間の距離による遅延時間がわからず、しかもフレー
ムパターンが存在していなくても確実に伝送クロックと
データとの位相同期をとることのできるクロック選択回
路を提供することにある。
との間の距離による遅延時間がわからず、しかもフレー
ムパターンが存在していなくても確実に伝送クロックと
データとの位相同期をとることのできるクロック選択回
路を提供することにある。
【０００８】本発明の他の課題は、上記クロック選択回
路を用いた位相同期回路を提供することにある。
路を用いた位相同期回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明のクロック選択回
路は、正転クロックまたは反転クロックのどちらか１つ
を選択することにより、セットアップタイムを確保する
ことを特徴とする。
路は、正転クロックまたは反転クロックのどちらか１つ
を選択することにより、セットアップタイムを確保する
ことを特徴とする。
【００１０】具体的には、伝送クロックを生成するクロ
ック生成部と、前記伝送クロックの周波数に一致したデ
ータを入力するデータ入力端子と、前記伝送クロックを
正転クロックとし、前記データ入力端子から入力された
データを正転クロック、次の反転クロックの順によりラ
ッチする直列接続された２つのラッチ手段と、入力され
たデータを反転クロックによりラッチするラッチ手段
と、これらのラッチ手段からのデータの排他的論理和を
とって正転クロック判定信号を出力する手段とから成る
正転クロック判定部と、前記伝送クロックを正転クロッ
クとし、前記データ入力端子から入力されたデータを、
反転クロック、次の正転クロックの順によりラッチする
直列接続された２つのラッチ手段と、入力されたデータ
を正転クロックによりラッチする手段と、これらのラッ
チ手段からのデータの排他的論理和をとって反転クロッ
ク判定信号を出力する手段とから成る反転クロック判定
部と、前記正転クロック判定部と前記反転クロック判定
部からの信号を入力とし、正転クロックと反転クロック
の選択を行うクロック選択部とを含む。
ック生成部と、前記伝送クロックの周波数に一致したデ
ータを入力するデータ入力端子と、前記伝送クロックを
正転クロックとし、前記データ入力端子から入力された
データを正転クロック、次の反転クロックの順によりラ
ッチする直列接続された２つのラッチ手段と、入力され
たデータを反転クロックによりラッチするラッチ手段
と、これらのラッチ手段からのデータの排他的論理和を
とって正転クロック判定信号を出力する手段とから成る
正転クロック判定部と、前記伝送クロックを正転クロッ
クとし、前記データ入力端子から入力されたデータを、
反転クロック、次の正転クロックの順によりラッチする
直列接続された２つのラッチ手段と、入力されたデータ
を正転クロックによりラッチする手段と、これらのラッ
チ手段からのデータの排他的論理和をとって反転クロッ
ク判定信号を出力する手段とから成る反転クロック判定
部と、前記正転クロック判定部と前記反転クロック判定
部からの信号を入力とし、正転クロックと反転クロック
の選択を行うクロック選択部とを含む。
【００１１】
【００１２】
【００１３】位相同期回路においては、上記クロック選
択部からのクロックによりＤ型ＦＦ（図１の７）におい
てデータをラッチし、伝送クロックとデータとの位相同
期をとる。
択部からのクロックによりＤ型ＦＦ（図１の７）におい
てデータをラッチし、伝送クロックとデータとの位相同
期をとる。
【００１４】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて図面を参照して説明する。図１は本発明によるクロ
ック選択回路とこれを含む位相同期回路を示す。クロッ
ク選択回路は、反転クロック判定部４と、正転クロック
判定部５と、クロック選択部６の３つに大別される。
いて図面を参照して説明する。図１は本発明によるクロ
ック選択回路とこれを含む位相同期回路を示す。クロッ
ク選択回路は、反転クロック判定部４と、正転クロック
判定部５と、クロック選択部６の３つに大別される。
【００１５】反転クロック判定部４は、反転クロックを
得るためのインバータゲートＩＶ１と、ラッチ用のＤ型
ＦＦ４１〜４３及びＥｘＯＲ（排他的論理和）回路４４
とを含む。正転クロック判定部５は、反転クロックを得
るためのインバータゲートＩＶ２と、ラッチ用のＤ型Ｆ
Ｆ５１〜５３及びＥｘＯＲ回路５４とを含む。クロック
選択部６は、ＪＫ型ＦＦ６１と、インバータゲートＩＶ
３及びアンドゲート６２、６３、オアゲート６４とを含
む。
得るためのインバータゲートＩＶ１と、ラッチ用のＤ型
ＦＦ４１〜４３及びＥｘＯＲ（排他的論理和）回路４４
とを含む。正転クロック判定部５は、反転クロックを得
るためのインバータゲートＩＶ２と、ラッチ用のＤ型Ｆ
Ｆ５１〜５３及びＥｘＯＲ回路５４とを含む。クロック
選択部６は、ＪＫ型ＦＦ６１と、インバータゲートＩＶ
３及びアンドゲート６２、６３、オアゲート６４とを含
む。
【００１６】はじめに、入力データとクロックの関係に
ついて説明する。クロック生成部１から生成された伝送
クロックはクロック出力端子２から端末へ出力される。
端末ではこの伝送クロックによりデータ処理等を行い、
そのデータはデータ入力端子３から入力される。クロッ
ク生成部１で生成され、クロック出力端子２から端末へ
出力されたクロックを正転クロック５−２とすると、そ
の反転出力は反転クロック４−２となる。
ついて説明する。クロック生成部１から生成された伝送
クロックはクロック出力端子２から端末へ出力される。
端末ではこの伝送クロックによりデータ処理等を行い、
そのデータはデータ入力端子３から入力される。クロッ
ク生成部１で生成され、クロック出力端子２から端末へ
出力されたクロックを正転クロック５−２とすると、そ
の反転出力は反転クロック４−２となる。
【００１７】図２は入力データと正転クロック５−２、
反転クロック４−２のタイミング関係の一例を示す。入
力データはＤ型ＦＦ７でラッチされるが、Ｄ型ＦＦ７で
はセットアップタイムがホールドタイムより十分確保さ
れていなければならない。また、ホールドタイムは０で
も良い。従って、図２の関係では正転クロック５−２に
より入力データをＤ型ＦＦ７でラッチする方が良いこと
になる。
反転クロック４−２のタイミング関係の一例を示す。入
力データはＤ型ＦＦ７でラッチされるが、Ｄ型ＦＦ７で
はセットアップタイムがホールドタイムより十分確保さ
れていなければならない。また、ホールドタイムは０で
も良い。従って、図２の関係では正転クロック５−２に
より入力データをＤ型ＦＦ７でラッチする方が良いこと
になる。
【００１８】次に、正転クロック、反転クロックの判定
法について説明する。反転クロック判定部４は、Ｄ型Ｆ
Ｆ４１、４２により、入力されたデータを反転クロッ
ク、正転クロックの順によりラッチしたデータと、Ｄ型
ＦＦ４３において正転クロックによりラッチしたデータ
との排他的論理和がとられ、反転クロック判定信号４−
１となる。
法について説明する。反転クロック判定部４は、Ｄ型Ｆ
Ｆ４１、４２により、入力されたデータを反転クロッ
ク、正転クロックの順によりラッチしたデータと、Ｄ型
ＦＦ４３において正転クロックによりラッチしたデータ
との排他的論理和がとられ、反転クロック判定信号４−
１となる。
【００１９】一方、正転クロック判定部５は、Ｄ型ＦＦ
５１、５２により、入力されたデータを正転クロック、
反転クロックの順によりラッチしたデータと、Ｄ型ＦＦ
５３において正転クロックによりラッチしたデータとの
排他的論理和がとられ、正転クロック判定信号５−１と
なる。
５１、５２により、入力されたデータを正転クロック、
反転クロックの順によりラッチしたデータと、Ｄ型ＦＦ
５３において正転クロックによりラッチしたデータとの
排他的論理和がとられ、正転クロック判定信号５−１と
なる。
【００２０】図２に示す入力データと正転クロック、反
転クロックの関係の時、反転クロック判定信号４−１は
常に”０”となる。一方、正転クロック判定信号５−１
は不定状態となる。さらに、この反転クロック判定信号
４−１と正転クロック判定信号５−１がさらにＪＫ型Ｆ
Ｆ６１の入力信号となるが、図２の例ではＪＫ型ＦＦ６
１の出力である選択信号６−２は”０”となり、同期ク
ロック６−３は正転クロックが選択される。
転クロックの関係の時、反転クロック判定信号４−１は
常に”０”となる。一方、正転クロック判定信号５−１
は不定状態となる。さらに、この反転クロック判定信号
４−１と正転クロック判定信号５−１がさらにＪＫ型Ｆ
Ｆ６１の入力信号となるが、図２の例ではＪＫ型ＦＦ６
１の出力である選択信号６−２は”０”となり、同期ク
ロック６−３は正転クロックが選択される。
【００２１】従って、Ｄ型ＦＦ７への入力データとクロ
ックは、十分セットアップタイムが確保され、データ入
力端子３から入力されたデータは正転クロック５−２と
の位相同期がとられ、データ出力端子８からデータ、伝
送クロック出力端子９から伝送クロックがそれぞれ得ら
れる。
ックは、十分セットアップタイムが確保され、データ入
力端子３から入力されたデータは正転クロック５−２と
の位相同期がとられ、データ出力端子８からデータ、伝
送クロック出力端子９から伝送クロックがそれぞれ得ら
れる。
【００２２】
【発明の効果】本発明によれば、次のような効果が得ら
れる。第１の効果は、クロックのセットアップタイム確
保のための、具体的遅延時問の調整が不要ということで
ある。これにより、伝送装置と端末間の距離による遅延
時間がわからなくとも確実に伝送クロックとデータとの
位相同期をとることが可能となる。
れる。第１の効果は、クロックのセットアップタイム確
保のための、具体的遅延時問の調整が不要ということで
ある。これにより、伝送装置と端末間の距離による遅延
時間がわからなくとも確実に伝送クロックとデータとの
位相同期をとることが可能となる。
【００２３】第２の効果はデータにフレームパターン
（同期パターン）が存在していなくてもよいということ
である。以上は、クロック選択回路により正転クロック
と反転クロックのどちらかを選択するからである。
（同期パターン）が存在していなくてもよいということ
である。以上は、クロック選択回路により正転クロック
と反転クロックのどちらかを選択するからである。
【図１】本発明によるクロック選択回路及びこれを含む
位相同期回路を示す。
位相同期回路を示す。
【図２】図１の回路図における各信号の関係を示した図
である。
である。
【図３】伝送装置のクロックとデータの方向を説明する
ための図である。
ための図である。
１ クロック生成部 ２ クロック出力端子 ３ データ入力端子 ４ 反転クロック判定部 ５ 正転クロック判定部 ６ クロック選択部 ７ Ｄ型ＦＦ ８ データ出力端子 ９ 伝送クロック出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/02
Claims (2)
- 【請求項１】 伝送クロックを生成するクロック生成部
と、 前記伝送クロックの周波数に一致したデータを入力する
データ入力端子と、 前記伝送クロックを正転クロックとし、前記データ入力
端子から入力されたデータを正転クロック、次の反転ク
ロックの順によりラッチする直列接続された２つのラッ
チ手段と、入力されたデータを反転クロックによりラッ
チするラッチ手段と、これらのラッチ手段からのデータ
の排他的論理和をとって正転クロック判定信号を出力す
る手段とから成る正転クロック判定部と、前記伝送クロックを正転クロックとし、 前記データ入力
端子から入力されたデータを、反転クロック、次の正転
クロックの順によりラッチする直列接続された２つのラ
ッチ手段と、入力されたデータを正転クロックによりラ
ッチする手段と、これらのラッチ手段からのデータの排
他的論理和をとって反転クロック判定信号を出力する手
段とから成る反転クロック判定部と、 前記正転クロック判定部と前記反転クロック判定部から
の信号を入力とし、正転クロックと反転クロックの選択
を行うクロック選択部とを含むことを特徴とするクロッ
ク選択回路。 - 【請求項２】 請求項１記載のクロック選択回路に加え
て、前記クロック選択部からの伝送クロックで前記デー
タ入力端子から入力されたデータをラッチする手段を備
えることにより、データと伝送クロックの位相同期をと
ることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32816196A JP3163999B2 (ja) | 1996-12-09 | 1996-12-09 | クロック選択回路及びこれを用いた位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32816196A JP3163999B2 (ja) | 1996-12-09 | 1996-12-09 | クロック選択回路及びこれを用いた位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173639A JPH10173639A (ja) | 1998-06-26 |
| JP3163999B2 true JP3163999B2 (ja) | 2001-05-08 |
Family
ID=18207177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32816196A Expired - Fee Related JP3163999B2 (ja) | 1996-12-09 | 1996-12-09 | クロック選択回路及びこれを用いた位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163999B2 (ja) |
-
1996
- 1996-12-09 JP JP32816196A patent/JP3163999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10173639A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777567A (en) | System and method for serial to parallel data conversion using delay line | |
| KR100284800B1 (ko) | 위상 이동되고 수신된 데이터 스트림을 마스터 클럭과재동기화하기 위한 방법 및 시스템 | |
| JP2003524914A (ja) | クロック信号ラインを介してデータ信号を送受信するためのシステム及び方法 | |
| JPH04227122A (ja) | ディジタルクロック変換回路 | |
| US7139344B2 (en) | Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications | |
| JP3163999B2 (ja) | クロック選択回路及びこれを用いた位相同期回路 | |
| JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
| KR970024704A (ko) | 프레임 동기신호 검출장치 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US7457387B2 (en) | Method for generating transmitter clock | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JP2722634B2 (ja) | シリアルデータ伝送方式 | |
| JP3239543B2 (ja) | 位相比較回路 | |
| US6181757B1 (en) | Retiming method and means | |
| JPH11331137A (ja) | 信号同期装置 | |
| JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| JPH0210619B2 (ja) | ||
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JP3427761B2 (ja) | 同期回路 | |
| JP2004242243A (ja) | データ受信装置 | |
| JP2715550B2 (ja) | 位相同期回路 | |
| JP2969994B2 (ja) | スタッフ処理回路 | |
| KR0152227B1 (ko) | 신호 복구 장치 | |
| JP2982138B2 (ja) | ビット位相同期回路 | |
| JPH11284612A (ja) | 伝送方法、伝送装置、クロック再生回路、およびクロック再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |