JP2576585B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2576585B2 JP2576585B2 JP63107800A JP10780088A JP2576585B2 JP 2576585 B2 JP2576585 B2 JP 2576585B2 JP 63107800 A JP63107800 A JP 63107800A JP 10780088 A JP10780088 A JP 10780088A JP 2576585 B2 JP2576585 B2 JP 2576585B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse signal
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
この発明は、核医学診断装置とくにガンマカメラの調
整・検査用シミュレータ（模擬信号発生装置）として用
いるのに好適な、パルス発生装置に関する。
整・検査用シミュレータ（模擬信号発生装置）として用
いるのに好適な、パルス発生装置に関する。
通常のパルス発生装置では、その出力パルス信号の振
幅や波形は可変できるように構成されているものでも、
出力パルス信号のタイミングは規則的（一定間隔）であ
る。 ガンマカメラの調整・操作用シミュレータとして用い
る場合は、このようなパルス発生装置の出力パルス信号
を、ガンマカメラの光電子増倍管の出力を増幅するプリ
アンプの前または後に入力するようにしている。
幅や波形は可変できるように構成されているものでも、
出力パルス信号のタイミングは規則的（一定間隔）であ
る。 ガンマカメラの調整・操作用シミュレータとして用い
る場合は、このようなパルス発生装置の出力パルス信号
を、ガンマカメラの光電子増倍管の出力を増幅するプリ
アンプの前または後に入力するようにしている。
しかしながら、ガンマカメラが実際に取り扱う信号は
放射線事象に起因するためタイミングが不規則（ランダ
ム）であって、上記のようなタイミングが規則的な信号
によっては、ガンマカメラの信号処理回路が不規則なタ
イミングの信号に対しても正常に動作し所定の性能を満
足しているかどうかの検査ができないという問題があ
る。そのため、このようなガンマカメラの検査項目につ
いては、実際に放射線源を用いて検査しており、検査工
程時間が長くなり、また定量性を欠くという不満が存在
している。 また、このようなガンマカメラの検査の場合だけでな
く、一般にランダムなタイミングのパルス信号が必要な
場合に、従来のパルス発生装置ではそれに応えられな
い。 この発明は、タイミングが不規則のパルス信号を発生
するパルス発生装置を提供することを目的とする。
放射線事象に起因するためタイミングが不規則（ランダ
ム）であって、上記のようなタイミングが規則的な信号
によっては、ガンマカメラの信号処理回路が不規則なタ
イミングの信号に対しても正常に動作し所定の性能を満
足しているかどうかの検査ができないという問題があ
る。そのため、このようなガンマカメラの検査項目につ
いては、実際に放射線源を用いて検査しており、検査工
程時間が長くなり、また定量性を欠くという不満が存在
している。 また、このようなガンマカメラの検査の場合だけでな
く、一般にランダムなタイミングのパルス信号が必要な
場合に、従来のパルス発生装置ではそれに応えられな
い。 この発明は、タイミングが不規則のパルス信号を発生
するパルス発生装置を提供することを目的とする。
上記目的を達成するため、この発明によるパルス発生
装置においては、タイミングが規則的なパルス信号を発
生するパルス発生手段と、該パルス信号が入力され、遅
延時間の異なる２つ以上の出力パルス信号を生じる遅延
手段と、該遅延手段からの複数の出力パルス信号のいず
れか１つを選択して出力する信号選択手段と、該信号選
択手段を制御してその選択するパルス信号を、上記パル
ス発生手段からのパルス信号の１個ごとに、どれにする
かをランダムに決定する制御手段とが備えられることが
特徴となっている。 また、タイミングが規則的なパルス信号を発生する手
段と、少なくとも１ビットのランダムな値のデータが記
録されており、上記のパルス信号の発生に応じて該デー
タが順次読み出される記録手段と、この読み出されたデ
ータに応じて、上記のパルス信号を後続の回路へ伝達す
るか否かを切り換えるスイッチ手段とからパルス発生装
置を構成することもできる。
装置においては、タイミングが規則的なパルス信号を発
生するパルス発生手段と、該パルス信号が入力され、遅
延時間の異なる２つ以上の出力パルス信号を生じる遅延
手段と、該遅延手段からの複数の出力パルス信号のいず
れか１つを選択して出力する信号選択手段と、該信号選
択手段を制御してその選択するパルス信号を、上記パル
ス発生手段からのパルス信号の１個ごとに、どれにする
かをランダムに決定する制御手段とが備えられることが
特徴となっている。 また、タイミングが規則的なパルス信号を発生する手
段と、少なくとも１ビットのランダムな値のデータが記
録されており、上記のパルス信号の発生に応じて該デー
タが順次読み出される記録手段と、この読み出されたデ
ータに応じて、上記のパルス信号を後続の回路へ伝達す
るか否かを切り換えるスイッチ手段とからパルス発生装
置を構成することもできる。
この発明によるパルス発生装置では、遅延手段は、タ
イミングが規則的な（つまりパルス間隔が一定な）１つ
のパルス信号から、複数の、遅延時間が異なるパルス信
号をつくり出す。そして、これら複数の遅延時間の異な
るパルス信号の１つが信号選択手段により選択される。
この信号選択手段は制御手段により制御される。制御手
段は、パルス発生手段からのパルス信号の１個ごとに、
信号選択手段で選択するパルス信号を、ランダムに決定
する。したがって、選択されて得られるパルス信号のタ
イミング（パルス間隔）はランダムなものとなり、パル
ス時間間隔がランダムなパルス信号を発生する装置が実
現できる。 また、他の構成のパルス発生装置では、記憶手段に、
少なくとも１ビットのランダムな値のデータが記録され
ており、パルス信号の発生に応じて該データが順次読み
出される。そして、スイッチ手段は、この読み出された
データに応じて、上記のパルス信号を後続の回路へ伝達
するか否かを切り換える。そのため、パルス間隔が一定
なパルス信号の１個ずつが後続の回路に伝達されるか否
かがランダムに決定されることになるので、結局こうし
て得られるパルス信号のタイミングはランダムなものと
なり、パルス時間間隔がランダムなパルス信号を発生す
る装置が実現できる。
イミングが規則的な（つまりパルス間隔が一定な）１つ
のパルス信号から、複数の、遅延時間が異なるパルス信
号をつくり出す。そして、これら複数の遅延時間の異な
るパルス信号の１つが信号選択手段により選択される。
この信号選択手段は制御手段により制御される。制御手
段は、パルス発生手段からのパルス信号の１個ごとに、
信号選択手段で選択するパルス信号を、ランダムに決定
する。したがって、選択されて得られるパルス信号のタ
イミング（パルス間隔）はランダムなものとなり、パル
ス時間間隔がランダムなパルス信号を発生する装置が実
現できる。 また、他の構成のパルス発生装置では、記憶手段に、
少なくとも１ビットのランダムな値のデータが記録され
ており、パルス信号の発生に応じて該データが順次読み
出される。そして、スイッチ手段は、この読み出された
データに応じて、上記のパルス信号を後続の回路へ伝達
するか否かを切り換える。そのため、パルス間隔が一定
なパルス信号の１個ずつが後続の回路に伝達されるか否
かがランダムに決定されることになるので、結局こうし
て得られるパルス信号のタイミングはランダムなものと
なり、パルス時間間隔がランダムなパルス信号を発生す
る装置が実現できる。
つぎにこの発明の一実施例について図面を参照しなが
ら説明する。第１図は第１の実施例を示すもので、この
図において、パルス信号発生器１は発信回路などにより
構成され、一定周期のデジタルパルス信号Po及びPo′
（ともに周期はTp）を出力する。このパルス信号Poは遅
延回路２に入力され、互いに遅延時間の異なる複数の信
号、この例では４つの信号P1〜P4に変換されてマルチプ
レクサ３に送られる。マルチプレクサ３は各周期Tpごと
にこれらの入力信号のどれか１つを選択するもので、マ
ルチプレクサ制御回路４からの制御信号により制御され
て信号P1〜P4のいずれか１つを出力信号Pmとして出力す
る。 マルチプレクサ制御回路４は、この例ではカウンタ41
と乱数テーブルメモリ42と制御信号変換器43とから構成
される。カウンタ41はパルス信号Po′をカウントし、そ
の出力信号を乱数テーブルメモリ42のアドレスとして用
いる。乱数テーブルメモリ42はこの場合たとえば第２図
に示すように２ビットのデータをランダムに記憶してお
り、これらが周期Tpごとに順次アドレス指定されて読み
出される。読み出されたデータは制御信号変換器43によ
りマルチプレクサ３を制御する信号に変換される。 この第１図の実施例では、遅延回路２は遅延線21とバ
ッファ22などから構成され、第３図に示すように、各遅
延時間Td＝ｎ×td（ｎ＝1,2,3,4）とし、Td max（4td）
＝Tpとなるように設定されている。また、信号Po,P1〜P
4のパルス幅twは遅延時間tdに比較して非常に短い（tw
≪td）。たとえば、乱数テーブルメモリ42のデータ「0
0」、「01」、「10」、「11」がマルチプレクサ３への
入力信号P1,P2,P3,P4をそれぞれ選択することを指示す
る制御信号に変換されるとすると、第２図のような順序
で「01」、「11」、「00」が乱数テーブルメモリ42から
順次読み出された場合、マルチプレクサ３の出力信号Pm
は第３図に示すように入力信号P2,P4,P1がそれぞれ順次
選択されたものとなる。 こうして、この第１図の実施例では、マルチプレクサ
３より出力されるデジタルパルス信号Pmの間隔がtd〜7t
dの範囲でtdを単位として不規則に変化することにな
る。この不規則性は乱数テーブルメモリ42の内容を変え
ることにより自由に設定できる。また、このデジタルパ
ルス信号Pmをアナログ信号に変換して波形整形などを行
なうことにより、所定の波形の（たとえばrise time:t
r,fall time:tfを持つ）アナログパルス信号を不規則
なタイミングで得ることができる。 なお、この実施例において遅延回路２やマルチプレク
サ制御回路４は上記以外の構成をとることも可能であ
る。たとえば、遅延回路２はバッファなどの回路内の伝
搬遅延時間を利用して構成したり、マルチプレクサ制御
回路４は演算によるランダム制御で実現できる。また、
パルス信号Poをアナログパルス信号とし、バッファ22を
ボルテージフォロワなどのようなアナログ信号バッファ
とし、さらにマルチプレクサ３をアナログマルチプレク
サとすれば、タイミングが不規則なアナログパルス信号
が直接得られる。 第４図は第２図の実施例を示すものである。この第４
図において、パルス信号発生器１は上記のものと同じで
あり、その一方のデジタル出力パルス信号PoはON/OFFス
イッチ回路７に送られる。他方のデジタル出力パルス信
号Po′はカウンタ５によりカウントされ、このカウンタ
５の出力データがメモリ６のアドレスとして用いられ
る。メモリ６には１ビットのデータ（「１」または
「０」）が第５図に示すようにあらかじめランダムに記
録されている。このメモリ６から読み出されたデータに
よりON/OFFスイッチ回路７が制御される。 ON/OFFスイッチ回路７は具体的にはたとえば第６図に
示すようにエッジトリガタイプのＤ−フリップフロップ
回路71とアンド回路72とにより構成される。したがっ
て、その場合、１ビットデータが「１」のときはフリッ
プフロップ回路71のＱ出力が「１」となってアンド回路
72を経てパルス信号Poが出力され、１ビットデータが
「０」のときはＱ出力が「０」となるのでパルス信号Po
の伝達は停止される。 ここで、メモリ６から周期Tpごとにたとえば第５図の
ように「１」、「０」、「０」、「１」、「１」、
「０」、「０」、「０」、「１」の順序で順次データが
読み出されたとすると、ON/OFFスイッチ回路７の出力パ
ルス信号Pmは第７図に示すように周期Tp単位で不規則に
生じたり生じなかったりする。この場合、メモリ６の容
量をＭ（アドレス）×１ビットとすれば、デジタルパル
ス信号Pmのパルス間隔をTp〜Ｍ×Tpの範囲でTpを単位と
して不規則に変化させることができる。したがって、こ
の実施例では第１図の実施例に比較してパルス間隔の最
大値を、メモリ６の容量で決まる範囲内で十分に大きく
設定できる。そしてメモリ６の記憶内容を変更すれば、
その不規則性を自由に設定できる。 なお、この実施例においてもデジタルパルス信号Pmを
アナログ信号に変換して波形整形などを行なうことによ
り、所定の波形のアナログパルス信号を不規則なタイミ
ングで得ることができることは第１図の実施例と同じで
ある。また、第４図においてパルス信号Poをアナログパ
ルス信号とし、ON/OFFスイッチ回路７をアナログ用のも
のを用いれば、タイミングが不規則なアナログパルス信
号を直接得ることができる。アナログ用のON/OFFスイッ
チ回路７の具体例としては、第８図のような、Ｄ−フリ
ップフロップ回路81と、インバータ82と、これらフリッ
プフロップ回路81のＱ出力とその反転出力とによりそれ
ぞれ制御されるアナログスイッチ84、83と、加算回路85
とからなる回路をあげることができる。 また、第４図において、メモリ６のデータを２ビット
以上の構成とし、ランダムに（乱数データとして）記録
しておき、それらを順次読み出してデジタルコンパレー
タをへてON/OFFスイッチ回路７の制御信号とするように
すれば、メモリ６の記憶内容は固定のままでもコンパレ
ータのしきい値を変えるだけで、不規則なタイミングの
パルス信号Pmの出現頻度（計数率）を簡単に変更でき
る。
ら説明する。第１図は第１の実施例を示すもので、この
図において、パルス信号発生器１は発信回路などにより
構成され、一定周期のデジタルパルス信号Po及びPo′
（ともに周期はTp）を出力する。このパルス信号Poは遅
延回路２に入力され、互いに遅延時間の異なる複数の信
号、この例では４つの信号P1〜P4に変換されてマルチプ
レクサ３に送られる。マルチプレクサ３は各周期Tpごと
にこれらの入力信号のどれか１つを選択するもので、マ
ルチプレクサ制御回路４からの制御信号により制御され
て信号P1〜P4のいずれか１つを出力信号Pmとして出力す
る。 マルチプレクサ制御回路４は、この例ではカウンタ41
と乱数テーブルメモリ42と制御信号変換器43とから構成
される。カウンタ41はパルス信号Po′をカウントし、そ
の出力信号を乱数テーブルメモリ42のアドレスとして用
いる。乱数テーブルメモリ42はこの場合たとえば第２図
に示すように２ビットのデータをランダムに記憶してお
り、これらが周期Tpごとに順次アドレス指定されて読み
出される。読み出されたデータは制御信号変換器43によ
りマルチプレクサ３を制御する信号に変換される。 この第１図の実施例では、遅延回路２は遅延線21とバ
ッファ22などから構成され、第３図に示すように、各遅
延時間Td＝ｎ×td（ｎ＝1,2,3,4）とし、Td max（4td）
＝Tpとなるように設定されている。また、信号Po,P1〜P
4のパルス幅twは遅延時間tdに比較して非常に短い（tw
≪td）。たとえば、乱数テーブルメモリ42のデータ「0
0」、「01」、「10」、「11」がマルチプレクサ３への
入力信号P1,P2,P3,P4をそれぞれ選択することを指示す
る制御信号に変換されるとすると、第２図のような順序
で「01」、「11」、「00」が乱数テーブルメモリ42から
順次読み出された場合、マルチプレクサ３の出力信号Pm
は第３図に示すように入力信号P2,P4,P1がそれぞれ順次
選択されたものとなる。 こうして、この第１図の実施例では、マルチプレクサ
３より出力されるデジタルパルス信号Pmの間隔がtd〜7t
dの範囲でtdを単位として不規則に変化することにな
る。この不規則性は乱数テーブルメモリ42の内容を変え
ることにより自由に設定できる。また、このデジタルパ
ルス信号Pmをアナログ信号に変換して波形整形などを行
なうことにより、所定の波形の（たとえばrise time:t
r,fall time:tfを持つ）アナログパルス信号を不規則
なタイミングで得ることができる。 なお、この実施例において遅延回路２やマルチプレク
サ制御回路４は上記以外の構成をとることも可能であ
る。たとえば、遅延回路２はバッファなどの回路内の伝
搬遅延時間を利用して構成したり、マルチプレクサ制御
回路４は演算によるランダム制御で実現できる。また、
パルス信号Poをアナログパルス信号とし、バッファ22を
ボルテージフォロワなどのようなアナログ信号バッファ
とし、さらにマルチプレクサ３をアナログマルチプレク
サとすれば、タイミングが不規則なアナログパルス信号
が直接得られる。 第４図は第２図の実施例を示すものである。この第４
図において、パルス信号発生器１は上記のものと同じで
あり、その一方のデジタル出力パルス信号PoはON/OFFス
イッチ回路７に送られる。他方のデジタル出力パルス信
号Po′はカウンタ５によりカウントされ、このカウンタ
５の出力データがメモリ６のアドレスとして用いられ
る。メモリ６には１ビットのデータ（「１」または
「０」）が第５図に示すようにあらかじめランダムに記
録されている。このメモリ６から読み出されたデータに
よりON/OFFスイッチ回路７が制御される。 ON/OFFスイッチ回路７は具体的にはたとえば第６図に
示すようにエッジトリガタイプのＤ−フリップフロップ
回路71とアンド回路72とにより構成される。したがっ
て、その場合、１ビットデータが「１」のときはフリッ
プフロップ回路71のＱ出力が「１」となってアンド回路
72を経てパルス信号Poが出力され、１ビットデータが
「０」のときはＱ出力が「０」となるのでパルス信号Po
の伝達は停止される。 ここで、メモリ６から周期Tpごとにたとえば第５図の
ように「１」、「０」、「０」、「１」、「１」、
「０」、「０」、「０」、「１」の順序で順次データが
読み出されたとすると、ON/OFFスイッチ回路７の出力パ
ルス信号Pmは第７図に示すように周期Tp単位で不規則に
生じたり生じなかったりする。この場合、メモリ６の容
量をＭ（アドレス）×１ビットとすれば、デジタルパル
ス信号Pmのパルス間隔をTp〜Ｍ×Tpの範囲でTpを単位と
して不規則に変化させることができる。したがって、こ
の実施例では第１図の実施例に比較してパルス間隔の最
大値を、メモリ６の容量で決まる範囲内で十分に大きく
設定できる。そしてメモリ６の記憶内容を変更すれば、
その不規則性を自由に設定できる。 なお、この実施例においてもデジタルパルス信号Pmを
アナログ信号に変換して波形整形などを行なうことによ
り、所定の波形のアナログパルス信号を不規則なタイミ
ングで得ることができることは第１図の実施例と同じで
ある。また、第４図においてパルス信号Poをアナログパ
ルス信号とし、ON/OFFスイッチ回路７をアナログ用のも
のを用いれば、タイミングが不規則なアナログパルス信
号を直接得ることができる。アナログ用のON/OFFスイッ
チ回路７の具体例としては、第８図のような、Ｄ−フリ
ップフロップ回路81と、インバータ82と、これらフリッ
プフロップ回路81のＱ出力とその反転出力とによりそれ
ぞれ制御されるアナログスイッチ84、83と、加算回路85
とからなる回路をあげることができる。 また、第４図において、メモリ６のデータを２ビット
以上の構成とし、ランダムに（乱数データとして）記録
しておき、それらを順次読み出してデジタルコンパレー
タをへてON/OFFスイッチ回路７の制御信号とするように
すれば、メモリ６の記憶内容は固定のままでもコンパレ
ータのしきい値を変えるだけで、不規則なタイミングの
パルス信号Pmの出現頻度（計数率）を簡単に変更でき
る。
この発明のパルス発生装置によれば、比較的簡単な構
成で、タイミング（パルス間隔）が１パルスごとに不規
則なデジタルまたはアナログのパルス信号を発生するこ
とができる。そして、そのタイミングの不規則性を任意
に且つ容易に設定・変更できる。とくに第２の発明のパ
ルス発生装置では出力パルス信号間の時間間隔の最大値
を十分に大きく設定することができる。 したがって、とくにガンマカメラの調整・検査用シュ
ミレータ（模擬信号発生装置）として用いる場合、検査
工程時間の短縮、検査の定量化及び自動化が可能とな
る。 また、このようなガンマカメラの調整・検査用シュミ
レータとしての用途以外に、他に放射線測定機器や理工
学分野への応用も可能であり、たとえば、ダイナミック
RAMの検査用シュミレータなどとして一般的に使用でき
る。
成で、タイミング（パルス間隔）が１パルスごとに不規
則なデジタルまたはアナログのパルス信号を発生するこ
とができる。そして、そのタイミングの不規則性を任意
に且つ容易に設定・変更できる。とくに第２の発明のパ
ルス発生装置では出力パルス信号間の時間間隔の最大値
を十分に大きく設定することができる。 したがって、とくにガンマカメラの調整・検査用シュ
ミレータ（模擬信号発生装置）として用いる場合、検査
工程時間の短縮、検査の定量化及び自動化が可能とな
る。 また、このようなガンマカメラの調整・検査用シュミ
レータとしての用途以外に、他に放射線測定機器や理工
学分野への応用も可能であり、たとえば、ダイナミック
RAMの検査用シュミレータなどとして一般的に使用でき
る。
第１図はこの発明の第１の実施例のブロック図、第２図
は第１図の乱数テーブルメモリのデータ内容を示す図、
第３図は動作説明のためのタイムチャート、第４図は第
２の実施例のブロック図、第５図は第４図のメモリのデ
ータ内容を示す図、第６図は第４図のON/OFFスイッチ回
路の具体例を示すブロック図、第７図は動作説明のため
のタイムチャート、第８図は第４図のON/OFFスイッチ回
路の他の具体例を示すブロック図である。 １……パルス信号発生器、２……遅延回路、21……遅延
線、22……バッファ、３……マルチプレクサ、４……マ
ルチプレクサ制御回路、41、５……カウンタ、42……乱
数テーブルメモリ、43……制御信号変換器、６……メモ
リ、７……ON/OFFスイッチ回路、71、81……Ｄ−フリッ
プフロップ回路、72……アンド回路、82……インバー
タ、83、84……アナログスイッチ、85……加算回路。
は第１図の乱数テーブルメモリのデータ内容を示す図、
第３図は動作説明のためのタイムチャート、第４図は第
２の実施例のブロック図、第５図は第４図のメモリのデ
ータ内容を示す図、第６図は第４図のON/OFFスイッチ回
路の具体例を示すブロック図、第７図は動作説明のため
のタイムチャート、第８図は第４図のON/OFFスイッチ回
路の他の具体例を示すブロック図である。 １……パルス信号発生器、２……遅延回路、21……遅延
線、22……バッファ、３……マルチプレクサ、４……マ
ルチプレクサ制御回路、41、５……カウンタ、42……乱
数テーブルメモリ、43……制御信号変換器、６……メモ
リ、７……ON/OFFスイッチ回路、71、81……Ｄ−フリッ
プフロップ回路、72……アンド回路、82……インバー
タ、83、84……アナログスイッチ、85……加算回路。
Claims (2)
- 【請求項１】タイミングが規則的なパルス信号を発生す
るパルス発生手段と、該パルス信号が入力され、遅延時
間の異なる２つ以上の出力パルス信号を生じる遅延手段
と、該遅延手段からの複数の出力パルス信号のいずれか
１つを選択して出力する信号選択手段と、該信号選択手
段を制御してその選択するパルス信号を、上記パルス発
生手段からのパルス信号の１個ごとに、どれにするかを
ランダムに決定する制御手段とを有することを特徴とす
るパルス発生装置。 - 【請求項２】タイミングが規則的なパルス信号を発生す
る手段と、少なくとも１ビットのランダムな値のデータ
が記録されており、上記のパルス信号の発生に応じて該
データが順次読み出される記録手段と、この読み出され
たデータに応じて、上記のパルス信号を後続の回路へ伝
達するか否かを切り換えるスイッチ手段とを有すること
を特徴とするパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107800A JP2576585B2 (ja) | 1988-04-30 | 1988-04-30 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63107800A JP2576585B2 (ja) | 1988-04-30 | 1988-04-30 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01278115A JPH01278115A (ja) | 1989-11-08 |
| JP2576585B2 true JP2576585B2 (ja) | 1997-01-29 |
Family
ID=14468352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63107800A Expired - Lifetime JP2576585B2 (ja) | 1988-04-30 | 1988-04-30 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576585B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19933115A1 (de) * | 1999-07-19 | 2001-01-25 | Mannesmann Vdo Ag | Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens |
| US7474078B2 (en) * | 2003-12-19 | 2009-01-06 | Texaco Inc. | Cell maintenance device for fuel cell stacks |
| US8327204B2 (en) * | 2005-10-27 | 2012-12-04 | Dft Microsystems, Inc. | High-speed transceiver tester incorporating jitter injection |
| US8332448B2 (en) * | 2007-10-12 | 2012-12-11 | Sanyo Semiconductor Co., Ltd. | Semiconductor integrated circuit having a random number and oscillator circuit for variably controlling stored data |
| WO2009116176A1 (ja) * | 2008-03-21 | 2009-09-24 | 株式会社島津製作所 | 擬似パルス生成器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274915A (ja) * | 1986-05-23 | 1987-11-28 | Nippon Telegr & Teleph Corp <Ntt> | ジツタ発生回路 |
-
1988
- 1988-04-30 JP JP63107800A patent/JP2576585B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01278115A (ja) | 1989-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1042105A (en) | System for evaluating similar objects | |
| JP2576585B2 (ja) | パルス発生装置 | |
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| US10682123B2 (en) | Method of setting a waveform signal in an ultrasound imaging apparatus and apparatus for setting an ultrasonic waveform signal using such method | |
| US5686846A (en) | Time duration trigger | |
| JP3156152B2 (ja) | 振幅確率分布測定装置 | |
| EP1722306A2 (en) | Apparatus and method for generating a Complementary Cumulative Distribution Function (CCDF) curve | |
| JPH10197610A (ja) | ノイズ発生装置およびそれを用いた波形生成装置 | |
| SU1508140A1 (ru) | Двухканальное устройство дл акустико-эмиссионного контрол | |
| JP2797106B2 (ja) | 最適走査方法判定回路 | |
| JPS62264717A (ja) | 疑似フオトンパルス発生装置 | |
| RU94001388A (ru) | Генератор n-значной псевдослучайной последовательности | |
| JPS63290423A (ja) | エラ−発生器 | |
| JPH0119545B2 (ja) | ||
| JP2925443B2 (ja) | 電子式計測器 | |
| JPH034621A (ja) | サンプリング方法およびその装置 | |
| SU1160260A1 (ru) | "cпocoб дeфektaции пoдшипhиkob kaчehия" | |
| RU2032189C1 (ru) | Детектор излучения | |
| SU1272341A1 (ru) | Устройство дл контрол технического состо ни радиоэлектронных объектов | |
| SU890272A1 (ru) | Устройство дл анализа формы непереодических импульсных сигналов | |
| JP2006184048A (ja) | 閾値に基づくパルス特性検出回路及びその測定評価試験方法 | |
| JP2579656Y2 (ja) | 鳴音測定装置 | |
| SU1603533A1 (ru) | Устройство дл имитации искажений двоичного сигнала | |
| JPS59189746A (ja) | デジタルデ−タエラ−発生器 | |
| SU760109A1 (ru) | Цифровой функциональный преобразователь |