JPS63290423A - エラ−発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エラー発生器、特にベースバンド伝送を行
う伝送路（通信回線）の試験を行うに用いられるエラー
発生器に関する。

〔発明の概要〕

この発明では、送信データーとしてのデジタルデータに
付加せしめられるエラー信号の生成を規定するパラメー
タに基づき制御されたエラー周期とエラー長さを有する
データを生成し、エラー周期毎にデータに基づいて生成
されるエラー信号を発生するエラー信号発生手段と、エ
ラー信号をデジタルデータに付加するエラー信号付加手
段とを備えるようにしたことで、所望のエラー周期とエ
ラー長さを有し、実際の伝送路のエラー発生状況に近似
したエラー信号を発生させて、デジタルデータに付加せ
しめることができる。これにより伝送路（通信回線）に
対する各種試験を実際の使用状態に、より近似させて行
うことができ、更にシュミレータとしても使用できるも
のである。

〔従来の技術〕

従来から、ベースバンド伝送を行う伝送路に於いて生ず
るエラーの通信状態に及ぼす影響を調べるため、各種の
試験が行われている。これらの試験は、デジタルデータ
の送信時に、エラー発生器を用いて所定のビットエラー
率を有するエラー信号を付加して行われている。そして
、この試験に用いられる従来のエラー発生器は、所定の
ビットエラー率の下で、デジタルデータの特定のビット
にエラーを付加したり、或いは一定周期毎にデジタルデ
ータにエラーを付加するものであった。

〔発明が解決しようとする問題点〕

しかしながら、実際の伝送路（通信回線）に発生するエ
ラーは、全くランダムに発生するもので、従来のエラー
発生器より得られるエラーの如（特定ビットのみに発生
したり或いは一定周期毎に発生するものではない。

従って、従来のエラー発生器より得られるエラーの如く
成る規則性の下で生成されるエラーと、実際の通信回線
内で無作為に生ずるエラーとでは、板金ビットエラー率
は一定でもその性質は異なるものとなり、更に試験の結
果に迄、影響の及ぶ可能性がある。このため、実際に発
生するエラーの如く無作為なエラー周期とエラー長さを
有するエラー信号を、任意のビットエラー率の下で発生
させてデジタルデータ（通信回線）に付加でき汎用性に
富むエラー発生器が望まれていた。

又、デジタルデータの伝送には、データを成るビット長
さのブロックとして送り、ブロックの先頭には通常、同
期ビットが設定される。もし同期ビットのみが数ブロッ
クにわたりエラーすると、比較的低いビットエラー率で
あるにもかかわらずデジタルデータの伝送が不可能にな
ることも考えられ、この点からも無作為なエラー周期、
エラー長さを有するエラー信号をデジタルデータに付加
できるエラー発生器が望まれていた。

従って、この発明の目的は、任意のビットエラー率を選
択でき且つ所望のエラー周期とエラー長さを有するエラ
ー信号を生成して供給でき、汎用性に富むエラー発生器
を提供するにある。

〔問題点を解決するための手段〕

この発明では、送信データとしてのデジタルデータに対
してエラー信号を付加し、伝送路の試験を行うのに用い
られるエラー発生器に於いて、エラー信号の生成を規定
するパラメータに基づき制御されたエラー周期とパラメ
ータにより制御されたエラー長さを存するデータを生成
し、エラー周期毎に上記データに基づいて生成されるエ
ラー信号を発生するエラー信号発生手段と、エラー信号
をデジタルデータに付加するエラー信号付加手段とを備
えることとしている。

〔作用〕

送信するデジタルデータにエラー信号を付加する場合、
エラーの種類（バーストエラー、ランダムエラー）、ビ
ットエラー率、エラー長さ等、エラー信号生成の為の各
種パラメータを必要に応じてエラー信号発生手段に入力
する。

エラー信号発生手段では、所与のビットエラー率の下で
任意に選択されるエラー周期及びエラー長さを有するデ
ータを生成する。このデータに基づいて決定されるエラ
ー周期毎に、任意長さのエラー信号が発生せしめられ、
エラー信号付加手段に供給される。〔但し、エラー長さ
はエラー周期以下とされる。〕 エラー信号付加手段では、エラー信号をデジタルデータ
に付加し、エラーの付加されたデジタルデータとして出
力する。これにて、エラー信号は、所与のビットエラー
率の下で所望のエラー周期とエラー長さを有するものと
なる。

又、パラメータとして乱数の種類を併せて入力すれば、
エラー周期及びエラー長さの各々に適宜の確率分布を設
定でき、この場合、エラー周期及びエラー長さは、各々
設定された確率分布の下で統計的に無作為に選択された
値となる。これによりエラー信号は、無作為に決定され
るエラー周期及びエラー長さを有するものとなる。

これらにより生成されるエラー信号は、実際の通信回線
におけるエラー〔ランダムエラー、バーストエラー〕の
発生状況に近似せしめ得るもので、この結果伝送路の各
種試験を実際のエラー発生状態に、より近似させて行な
える。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この実施例は、第１図及び第２図に示すようにベ
ースバンド伝送を行う通信回線の試験を行うのに用いら
れるエラー発生器に対し、この発明を適用したものであ
る。

第１図に示すように、この実施例におけるエラー発生器
は、エラー信号発生手段としての演算処理装置１及びエ
ラー発生器２と、エラー信号付加手段としてのエラー付
加回路３とから主になる。

演算処理装置１は、マイクロコンピュータシステムによ
り構成され、予め設定されているプログラムにより一様
乱数を発生させることができ、そしてこの一様乱数を基
に任意の確率分布〔例えば正規分布・ポアソン分布・指
数分布等〕に従う乱数〔正規乱数・ポアソン乱数・指数
乱数等〕を発生させることができる。この演算処理装置
１は、外部より入力されるエラー信号Ｓ！ｌｌ生成用の
各種パラメータを受けて、エラー周期データＤ、とエラ
ー長さデータＤＬを連続的に発生し、エラー周期データ
Ｄ、は後述する初期値に変換して、又エラー長さデータ
ＤＬはそのままエラー発生器２に順次、供給するもので
ある。

この演算処理装置１に入力されるパラメータとしては、
エラーモードＭｔ、（ランダムエラーモード、バースト
エラーモード〕、ビットエラー率ＰＥ諏、エラー長さし
！ｌＩ（必要に応じこれらの標準偏差Ｓ　Ｄｒ、　Ｓ　
ＤＬ　）　、所望のエラー発生確率分布に応じた乱数の
種ｉ’ｒＲＮ〔一様乱数、正規乱数、ポアソン乱数〕等
である。ビットエラー率ＰＥ１１からはエラー周期Ｃ１
が算出され、ビットエラー率２口の標準偏差ＳＤ、から
はプログラムによってエラー周期ＣＥＩの標準偏差ＳＤ
ｃが自動的に算出される。演算処理装置工で設定される
エラー周期データＤＣ及びエラー長さデータＤＬは、パ
ラメータ〔乱数の種類ＴＩＩＮ及びエラー長さＬ■〕と
エラー周ｗＩＣ！ｌに基づき設定される確率分布から無
作為に生ずるデータを数値変換したものである。

尚、パラメータとして乱数の種類Ｔ　Ｉ　Ｎを入力しな
い場合には、入力されたエラー長さＬ□がエラー長さデ
ータＤＬとされ、又入力されたビットエラー率ＰＥＲよ
り求められたエラー周期Ｃｔｌｋがエラー周期データＤ
、とされる。

エラー発生器２におけるエラー信号Ｓｔｍの生成にはカ
ウンタを用いているため、この演算処理装置１内で上記
データの変換が施され、２値データとして出力される。

得られたエラー周期データＤ６、エラー長さデータ出力
端々の値をＮ　＋　、　Ｎ　２とすると、フルカウント
状態から＜Ｎ、−１）回カウントダウンした値がそのエ
ラー周期Ｃｔ＋＋（−Ｎ１〕の初期値ＩＥＩＩとなり、
従って、この初期値Ｉ■よりフルカウント塩に要するカ
ウント数がエラー周期Ｃ□となる。又、この初期値ＩＥ
ＲよりＮ２回カウントアツプした値迄がエラー長さし□
とされる。〔尚、Ｎ＋−１≧Ｎ２である。〕エラー発生
器２はレジスタ４．５、カウンタ６、−Ｑ検出回路７、
フリップフロップ８からなる。

レジスタ５は、演算処理装置１がら出力されるエラー周
期データＤＣの初期値Ｉ□を、４　ｂｉｔのデータとし
て一時的に保持するもので、そのデータ出力端子９は、
カウンタ６のデータ入力端子１０に各ｂｉｔ毎に対応し
て接続されている。

レジスタ４は、演算処理装置１から出力されるエラー長
さデータＤ、を４　ｂｉｔのデータＱＤ、ＱＣＬＱＩＬ
ＱＡＬとして一時的に保持するもので、そのデータ出力
端子１１は一致検出回路７に各ｂｉｔ毎に対応して接続
されている。

カウンタ６は、ロード入力端子ＬＤのＬレベル時に、レ
ジスタ５に保持されているエラー周期データＤＣの初期
値Ｉ！Ｒをデータ入力端子１ｏより各ビット毎に対応さ
せて入力する。そして初期値１□をカウントの初期値と
してクロック入力端子ＣＬ、に入力されるクロックＣ□
を順次計数し、これにより得られるカウント値Ｑｏ　Ｑ
ｃ　Ｑａ　Ｑａを一致検出回路７に出力する。カウンタ
６は、リップルキャリー出力端子ＲＣよりフリップフロ
ップ８のクロック入力端子ＣＬ８にリップルキャリー信
号ＳＩＣを加えることで、リップルキャリー信号ＳＩの
立下り時よりエラー信号Ｓ■をフリップフロップ８から
出力せしめる。カウンタ６は、４ｂｉｔのカウント出力
端子Ｑｓ　ＱＩ　Ｑ＋　Ｑｏが各ｂｉｔ毎に対応して一
致検出回路７に、又リフプルキャリー出力端子ＲＣがフ
リップフロップ８のクロック入力端子ＣＬ、に各々接続
されている。更にリップルキャリー出力端子ＲＣは、一
方ではインバータ１３を介してロード入力端子ＬＤに接
続されている。尚、Ｃ４はクリア入力端子である。

−数構出回路７は、クロックＣＬＩの一回毎にカウント
ｕｐされるカウント値ＱＤ　ＱＣＱＩ　Ｑａと、レジス
タ４より供給されるエラー長さデータＤＬの値ＱＤＬＱ
ｃＬＱｌｌＬＱＡＬを各ビット毎に比較するもので、両
者の全ｂｉｔが一致した時に、一致信号Ｓｏ０をフリッ
プフロップ８に出力する。−数構出回路７は、レジスタ
４のデータ出力端子１１及びカウンタ６のカウンタ出力
端子Ｑ３　Ｑｚ　Ｑ＋　Ｑｏに各々接続されており、更
にインバータ１４を介してフリップフロップ８のクリア
入力端子Ｃ３に接続されている。一致信号ＳｔＯは、Ｈ
レベルで出力されるがインバータ１４でＬレベルに反転
され、ローアクティブとされているクリア入力端子ＣＩ
＋に加えられる。これでフリップフロップ８より出力さ
れていたエラー信号５ＥＴ１は解除される。

フリップフロップ８は、リップルキャリー信号Ｓ、ＩＣ
の出力が終わった時〔パルスの立下り時〕から一致信号
Ｓ、。が加えられた時〔パルスの立上り時〕までエラー
信号Ｓｌ！ＩＩをエラー付加回路３に出力するものであ
る。このフリップフロップ８のクリア入力端子Ｃ０は、
インバータ１４を介して一致検出回路７に、又クロツタ
入力端子ＣＬ、は、インバータ１７を介してカウンタ６
のリップルキャリー出力端子ＲＣに接続されている。フ
リップフロップ８の入力端子りには、常時Ｈレベルの電
圧が加えられているので、出力端子Ｑ、からは、クロッ
ク入力としてのリップルキャリー信号ＳＲＣの立下り時
からエラー信号Ｓ、が出力されることになる。一方、ク
リア入力としての一致信号Ｓ！Ｑの立上り時には、フリ
ップフロップ８がクリアされるため出力端子Ｑ、はＬレ
ベルとされる。

エラー付加回路３は、ＥｘＯＲゲートがらなり、フリッ
プフロップ８の出力端子Ｑ、より加えられるエラー信号
ＳＥｌを通信回線試験用のデジタルデータＤ４に付加し
エラー信号Ｓ□と対応する部分のｂｉｔを反転させてデ
ジタルデータＤ。とじて出力する。フリップフロップ８
の出力端子Ｑ、に接続されているエラー付加回路３の入
力端子１５は、制御用入力端子として用いられエラー信
号ＳＥＲが印加され、入力端子１６はデータ入力端子と
して用いられデジタルデータＤ４が加えられる。

次に、このエラー発生器による無作為なエラー周期ＣＥ
ＩＩとエラー長さＬＥｌｌを有するエラー信号Ｓ■の発
生と、それによるデジタルデータＤ、の反転について説
明する。

（１）ランダムエラーの場合 演算処理装置１を、ランダムエラーモードに設定すると
共にビットエラー率Ｐ□、エラー周期ＣＩの発生頻度状
態を調整するための標準偏差ＳＤ２、所望のエラー発生
の確率分布、即ち、乱数の種［Ｔ＊Ｎ（一様乱数・正規
乱数・ポアソン乱数・指数乱数等〕を演算処理装置１に
入力する。尚、パラメータの内、標準偏差ＳＤ、につい
ては、予め演算処理装置１で設定されているのと異なる
値を必要とする場合のみ入力し、ランダムエラーモード
の場合には、エラー長さし□は自動的にクロックＣｔＸ
−回分に固定されるので、エラー長さしｔｌについての
データの入力は不要とされる。

演算処理装置１では、入力されたビットエラー率ｐｘｉ
＋からエラー周期Ｃ□を計算〔例えばビットエラー率Ｐ
Ｉを（１／Ｎ、）とすればエラー周期Ｃ□はＮｌ　）Ｌ
、ビットエラー率Ｐｉｌｌから得られたエラー周期Ｃ□
を平均値とする。入力された乱数の種類Ｔ’ｍｓに応じ
た乱数〔一様乱数、或いは一様乱数から生成されるポア
ソン乱数、正規乱数、指数乱数等〕を発生させると共に
、この乱数を上記平均値〔エラー周期ＣＩ、Ｉ〕に対応
させるべく必要な数値変換を施してエラー周期データＤ
、を得る。このエラー周期データＤＣは、個々の値とし
ては無作為なものの全体としては選択された乱数列、即
ち所与の平均値を有する確率分布に従うものである〔第
３図参照〕。尚、前述の如くパラメータとして乱数の種
類ＴＩＮを入力しない場合には、エラー長さＬ！Ｒ”エ
ラー長さデータＤＬ、エラー周期ＣＥＲ”エラー周期デ
ータＤ、とされる。

演算処理装置１にて、エラー周期データＤＣの初期値Ｉ
Ｅ１１が設定された後、この初期値■□がレジスタ５に
て保持される。このエラー周期データＤＣの初期値ＩＥ
ＩＩは、リップルキャリー信号Ｓｌｃが出力され、カウ
ンタ６のロード入力端子ＬＤがＬレベルとされた時に、
レジスタ５のデータ出力端子９よりカウンタ６のデータ
入力端子１０に、対応する各ｂｉｔ毎に取り込まれ、カ
ウント用の初期値ＩＥＲとしてセントされる。この時、
フリップフロップ８のクロック入力端子ＣＬａには、イ
ンバータ１７を介してリップルキャリー信号ＳＩＣが加
えられるため、リップルキャリー信号ＳＩＣが立下る時
よりエラー信号５ｉ１１がエラー付加回路３に出力され
、デジタルデータＤ４の対応するｂｉｔの反転を順次行
ってデジタルデータｌｌＦｅとなす。

カウンタ６は、セットした初期値■。よりクロックＣＬ
Ｋの１回毎にカウントアツプし、各カウント値Ｑｎ　Ｑ
ｃ　ＱＩＱａを一致検出回路７に出力する。−数構出回
路７では、カウンタ６からの各カウント値ＱＤ　ＱＣＱ
ａ　ＱＡと、レジスタ４からのエラー長さデータＤＬの
値Ｑ　ａ　Ｌ　Ｑ　ｃ　ｔ　Ｑ　ＩＩ　Ｌ　Ｑ　ＡＬと
の比較を各カウント毎、各ｂｉｔ毎に行う。尚、前述し
た如く、カウンタ６の初期設定値は、初期値■■である
ためエラー長さデータＤ、の規定されるカウント値は、
（初期値■。＋クロック１回分）の値とされる。従って
、初期値Ｉ０を基にしたカウント値Ｑｏ　Ｑｃ　Ｑｍ　
Ｑａとエラー長さデータＤ、の値ＱＤＬＱＣＬＱＩＬＱ
ＡＬを比較すると、初期値Ｉ■がカウンタ６にロードさ
れた後の最初のクロックＣＬＫにて一致することとなり
、その時点で一致信号ＳｔＯがフリップフロップ８に出
力される。

フリップフロップ８では、一致信号Ｓ□。が加えられる
迄は、出力Ｑ０よりエラー信号Ｓ！、ｌがエラー付加回
路３に対し供給されているものの一致信号ＳＥＡが加え
られると、その立上り時点でエラー信号ＳｔＲがＬレベ
ルになり、デジタルデータＤ４の反転は終了する。カウ
ントが更に続けられ、カウンタ６がフルカウントの状態
から桁上りする時点で再度リップルキャリー信号Ｓｌｃ
が出力され、上述の動作が繰返される。即ち、リップル
キャリー信号５ｌｌｃにより再びエラー信号Ｓ□が出力
されてデジタルデータＤ４にエラーが付加せしめられる
と共に、演算処理装置１より新たなエラー周期データＤ
Ｃの初期値■０、及びエラー長さデータＤＬが出力され
てその一致を検出することによりエラー信号ＳＩＲの出
力が終了せしめられる。

（２）バーストエラーの場合 バーストエラーがランダムエラーと異なる点は、演算処
理装置１をバーストエラーモードに設定すると共にパラ
メータとしてビットエラー率ＰＥＲ、エラー長さＬＥＲ
ｌそれらの標準偏差ＳＤ、、ＳＤＬ、乱数の種類Ｔ　＊
　Ｎ等を入力することである。尚、標準偏差Ｓ　Ｄｐ、
　Ｓ　Ｄｔは、予め演算処理装置１に設定されているも
のと異なる値を使用する場合についてのみ入力すること
は＋１１と同様である。

これにより、エラー周期Ｃ□とエラー長さし□の各々に
ついて具体的な確率分布が設定される。

尚、この確率分布の設定は、エラー周期ＣＥＲ、エラー
長さし□の双方を同一にしても、又或いは両者を別々に
しても良い。

演算処理装置１では、ビットエラー率Ｐ！！１がら得ら
れたエラー周期ＣＥＩ、及びエラー長さＬ４１１を平均
値として設定する。エラー周期Ｃ□及びエラー長さし□
の各々について、指定された乱数の種類に応じた乱数を
発生させ、これらの乱数を各平均値（エラー周期Ｃ□及
びエラー長さＬ　Ｅｌｌ）に対応させるべく必要な数値
変換を施してエラー周期データＤ、及びエラー長さデー
タＤＬとなす。尚、乱数の種類ＴＩＩＭをパラメータと
して入力しない場合には、エラー長さＬ！ｌ”エラー長
さデータＤ。

、エラー周期Ｃ□−エラー周期データＤ、とされること
は（１）と同様である。

エラー周期データＤ、の初期値■□はレジスタ５に、エ
ラー長さデータＤＬはレジスタ４に各々保持される。リ
ップルキャリー信号ＳＲＣが出力されると、ロード入力
端子ＬＤがＬレベルになりエラー周期データＤ、の初期
値Ｉ□がカウンタ６にセットされる。それと共に、リッ
プルキャリー信号５ＩＩＣがフリップフロップ８のクロ
ック入力端子ＣＬ　ｅに加えられて、リップルキャリー
信号５ＬＩＣの立下り時からエラー信号５ＥＩＩが出力
Ｑ、よりエラー付加回路３に供給され、デジタルデータ
Ｄ４の対応するｂｉｔの反転を行わせてデジタルデータ
Ｄ４゜となす。そして初期値Ｉ□がカウンタ６にセント
された後のクロックＣＬＫから、エラー周期データＤＣ
の初期値Ｉ□より１回毎にカウントｕｐして各カウント
毎のカウント値ＱＤ　ＱＣＱｍ　ＱＡを一致検出回路７
に出力する。−数構出回路７では、カウント値Ｑａ　Ｑ
ｃ　Ｑａ　ＱＡがエラー長さデータＤＬの値Ｑ　Ｄ　Ｌ
　Ｑ　ＣＬ　Ｑ　Ｉ　Ｌ　Ｑ　Ａ　Ｌと比較され、一致
した時、一致信号Ｓ。。がフリップフロップ８に出力さ
れる。一致信号ＳＥＱの立上り時点でエラー信号ＳＩは
、ＬレベルとなりデジタルデータＤ４０反転は終了する
。カウンタ６が桁上りすると再度、リップルキャリー信
号５ＩＩＣが出力され上述の動作をくり返す。

その他の内容は、ｔｌ）ランダムエラーの場合と同様で
あるため重複する説明を省略する。

尚、この実施例によれば、レジスタ４．５、カウンタ６
とも４ビツトのものを使用しているが、これに限定され
るものでな（、ｂｉｔ数、エラー周期エラー長さの設定
は任意である。

この実施例によれば、マイクロコンピュータを用いた演
算処理装置１を用いているために、従来のエラー発生器
と比較して、乱数の種類’ｒａｔｓをパラメータとして
入力した場合には任意の確率分布〔乱数列〕に従うエラ
ー周期ＣＥ１１とエラー長さＬ■を有するエラー信号Ｓ
！ｌを自在に生成し得るもので、これにより、エラー信
号Ｓ□の再現性が確保でき、より信頬性の高い回線設計
に貢献し得る。

そして、ランダムエラーとバーストエラーはモード切換
により簡単に形成できる。

〔発明の効果〕

この発明では、送信データとしてのデジタルデータに付
加せしめられるエラー信号の生成を規定するパラメータ
に基づき制御されたエラー周期とエラー長さを有するデ
ータを生成し、エラー周期毎に上記データに基づいて生
成されるエラー信号を発生するエラー信号発生手段と、
エラー信号をデジタルデータに付加するエラー信号付加
手段とを備える構成とされている。

従って、この発明によれば、所望のエラー周期とエラー
長さを有するエラー信号を任意のビットエラー率の下で
自在に生成でき伝送路で送信されるデジタルデータに付
加できるという効果があり、そして、実際のエラー発生
状況と近似しているエラーを発生し得るため、より現実
的な条件の下で伝送路の各種試験を効果的に行うことが
できるという効果があり、更にエラー信号のエラー周期
とエラー長さは任意のビットエラー率の下で所望の状態
に生成できるので、エラーの再現性が確保できて汎用性
に冨み、便利なシュミレータとしても利用できるという
効果もある。

【図面の簡単な説明】

第１図はこの発明が適用されたエラー発生器の一実施例
を示すブロック図、第２図は第１図に示すエラー発生器
の詳細を示すブロック図、第３図はエラー周期とエラー
長さに仮定される確率分布の一例（正規分布）の概略説
明図である。 図面における主要な符号の説明 １：演算処理装置、　２：エラー発生器、　３：エラー
付加回路、　ｓＥｌ：エラー信号、　Ｄｃ　：エラー周
期データ、　ＤＬ　：エラー長さデータ、ｃｔｌ：エラ
ー周期、　Ｌｏ：エラー長さ、　Ｄ。 、Ｄｏ：デジタルデータ。

Claims (1)

1. 【特許請求の範囲】 送信データとしてのデジタルデータに対してエラー信号
   を付加し、伝送路の試験を行うのに用いられるエラー発
   生器に於いて、 上記エラー信号の生成を規定するパラメータに基づき制
   御されたエラー周期と上記パラメータにより制御された
   エラー長さを有するデータを生成し、上記エラー周期毎
   に上記データに基づいて生成されるエラー信号を発生す
   るエラー信号発生手段と、 上記エラー信号をデジタルデータに付加するエラー信号
   付加手段とを備えることを特徴とするエラー発生器。