SU890272A1 - Устройство дл анализа формы непереодических импульсных сигналов - Google Patents

Description

Изобретение относится к электроизмерительной технике и может быть использовано при исследовании детерминированных и случайных импульсных сигналов.

Известно устройство для цифрового отображения формы и измеряемого импульса, содержащее наборы компараторов, счетчиков, классификационных блоков и блок управления [1].

Недостатком известного устройства является сложность конструкции, а также то, что оно не позволяет регистрировать интервалы между импульсами.

Наиболее близким к изобретению по технической сущности является устройство для анализа формы непериодических импульсных сигналов, содержащее аналого-цифровой преобразо- ¹⁵ ватель, первый вход которого соединен с шиной исследуемого сигнала, второй вход — с выходом генератора тактовых импульсов, а выход — с входом первого регистра, элемент ИЛИ, выход которого подключен ко входу формирователя импульсов, выходом связанного с входом счетчика адреса записи, и запоминающий блок, адресные входы которого связаны с информа2 ционными выходами управляющего блока, первый вход управления — со вторым выходом управляющего блока и первым входом элемента ИЛИ, второй вход управления — с выходом формирователя импульсов, а информационные входы — с информационными выходами аналого-цифрового преобразователя (2].

Недостатком этого устройства является ограниченность функциональных возможностей, так как оно не позволяет регистрировать временные интервалы между сигналами, длительные процессы, информация о параметрах сигнала характеризуется большой избыточностью.

Цель изобретения - расширение функциональных возможностей.

Поставленная цель достигается тем, что устройство для анализа формы непериодических импульсных сигналов, содержащее аналого-цифровой преобразователь, первый вход которого соединен с шиной исследуемого сигнала, второй вход — с выходом генератора тактовых импульсов, а выход — с входом первого регистра, элемент ИЛИ, выход которого подключен к входу формирователя импульсов, выходом свя занного с входом счетчика адреса записи, и запоминающий блок, снабжено блоком сравнения кодов, счетчиком равных значений, вторым регистром, блоком выбора режима, накопителем информации, коммутатором адресов, генератором сигналов считывания, счетчиком адреса считывания и блоком сравнения адресов, первый вход которого соединен с первым информационным входом коммутатора адресов и выходом счетчика адреса записи, второй вход — со вторым информационным входом коммутатора адресов и выходом счетчика адреса считывания , а выход — с входом генератора сигналов считывания, выход которого подключен к входу счетчика адреса считывания и второму входу блока выбора режима, первый вход которого Связан с.выходом формирователя импульсов, второй выход — с входом управления коммутатора. адресов, а первый выход — с входом управления режимов запоминающего блока, адресный вход которого соединен с выходом коммутатора адресов, выход — с входом накопителя информации, второй информационный вход — со вторым выходом счетчика равных значений, а первый информационный вход — с выходом второго регистра и вторым входом блока сравнения кодов, первый вход которого подключен к выходу первого регистра и входу второго регистра, второй выход — к второму входу элемента ИЛИ, а первый выход — ко входу счетчика равных значений, выход которого связан с первым входом элемента ИЛИ.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство состоит из аналого-цифрового преобразователя 1, первого регистра 2, блока 3 сравнения кодов, счетчика 4 равных значений, элемента 5 ИЛИ, генератора 6 тактовых импульсов, второго регистра 7, формирователя 8 импульсов, блока 9 выбора режима, счетчика 10 адреса записи, накопителя 11 информации, запоминающего блока 12, коммутатора 13 адресов, генератора 14 сигналов считывания, счетчика 15 адреса считывания и блока 16 сравнения адресов.

Устройство работает следующим образом.

Исследуемый сигнал поступает на первый вход аналого-цифрового преобразователя 1, на второй вход которого с тактовой частотой подаются импульсы генератора 6. Цифровое значение преобразованного сигнала запоминается первым регистром 2 на один такт. Со следующим тактом информация из первого регистра 2 переписывается во второй регистр 7. С выходов регистров 2 и 7 информация поступает на входы блока 3 сравнения кодов. В случае неравенства кодов на втором выходе блока 3 сравнения кодов возникает сигнал, который подается на второй вход элемента 5 ИЛИ. В слу чае равенства кодов сигнал возникает на первом выходе блока 3 сравнения кодов. Этот сигнал поступает на вход счетчика’ 4 равных значений, в котором подсчитывается количество выборок сигнала с равными амплитудами, следующих друг за другом. Информация о состоянии счетчика 4 подается с его второго выхода на второй информационный вход запоминающего блока 12. При переполнении счетчика 4 на его первом выходе возникает сигнал, поступающий на первый вход элемента 5 ИЛИ. Выходной сигнал элемента 5 ИЛИ запускает формирователь 8 импульсов, выходной сигнал которого подается на вход, счетчика 10 адреса записи и первый вход блока 9 выбора режима. По этому сигналу на втором выходе блока 9 выбора режима формируется сигнал разрешения прохождения адреса записи через коммутатор 13 адресов на адресный вход запоминающего блока 12. На управляющий режимом вход запоминающего блока 12 поступает сигнал с первого выхода блока 9 выбора режима и разрешает запись информации с выхода второго регистра 7 и выхода счетичка 4 по адресу, сформированному счетчиком 10 адреса записи. При поступлении на вход счетчика 15 и второй вход блока 9 выбора режима сигнала считывания с выхода генератора 14 запоминающий блок 12 переводится в режим считывания, и разрешается прохождение сигнала адреса считывания с выхода счетчика 15 через коммутатор 13 адресов на адресный вход запоминающего блока 12 . При этом на выходе запоминающего блока 12 формируется информация^, которая записывается с помощью накопителя 11 информации. Сигналы записи и считывания задерживаются в блоке 9 выбора режима, если ко времени их прихода противоположный режим закончился. Блок 16 сравнения адресов производит анализ разности адресов записи и считывания . В случае их равенства работа генератора 14 сигналов считывания запрещается, и информация в накопитель 11 не выдается. Выдача информации разрешается, если разность адресов записи и считывания больше нуля.

Предлагаемое устройство обеспечивает анализ сигнала перед регистрацией, в результате чего ' на регистрацию поступает информация об амплитуде выборки сигнала, значение которой отличается от предыдущего запомненного и зарегистрированного значения. Это позволяет устранить избыточность и производить анализ формы как отдельных сигналов, так и всего процесса в течение длительного промежутка времени. Так как одновременно с амплитудами выборок регистрируются и временные соотношения, то могут быть воспроизведены как форма сигналов, гак и временные соотношения исследуемого процесса.

Claims (2)

1. 3 занного с входом счетчика адреса записи, и запоминаюищй блок, снабжено блоком сравне1щ  кодов, счетчиком равных значений, вторым регастром , блоком выбора режима, накопителем информации, коммутатором адресов, генераторо сигналов считьтани , счетчиком адреса считьшани  и блоком сравнени  адресов, первый вход которого соединен с первым информационным входом коммутатора адресов и выходом счетчи ка адреса записи, второй вход - со вторым ин формационным входом коммутатора адресов и выходом счетчика адреса считывани  , а выход с входом генератора сигналов считывани , выход которого подключен к входу счетчика адреса считывани  и второму входу блока выбора режима, первый вход которого св зан с.выходом формировател  импульсов, второй выход - с входом управлени  коммутатора. адресов, а первый выход - с входом управлени  режимов запоминающего блока, адресный вход которого соединен с выходом коммутатора адресов, выход - с входом накопител  информации, второй информационный вход - со вторым выходом счетчика равных значений, а первый информационный вход - с выходом второго регистра и вторым входом блока сравнени  кодов, первьш вход которого подключен к выходу первого регистра и входу второго регисура, второй выход - к второму входу элемента ИЛИ, а первый выход - ко входу счетчика равных значений, выход которого св зан с первым входом злемента ИЛИ. На чертеже представлена структурна  электрическа  схема предлагаемого устройства. Устройство состоит из аналого-цифрового преобразовател  1, первого регистра 2, блока 3 сравнени  кодов, счег-шка 4 равных значений, злемента 5 ИЛИ, генератора 6 тактовых импул сов, второго регистра 7, формировател  8 импульсов , блока 9 выбора режима, счетчика 10 адреса записи, накопител  11 информации, запоминающего блока 12, коммутатора 13 адресов , генератора 14 сигналов считьшани , счетчика 15 адреса считьшани  и блока 16 сравнени  адресов. Устройство работает следующим образом. Исследуемый сигнал поступает на первый вход аналого-цифрового преобразовател  1, на второй вход которого с тактовой частотой подаютс  И1ушульсы генератора 6. Цифровое значение преобразованного сигнала запоминаетс  первым регистром 2 на один такт. Со следующим тактом информаци  из первого регистра 2 переписываетс  во второй регистр 7. С выхо дов регистров 2 и 7 информаци  поступает на входы блока 3 сравнени  кодов. В случае неравенства кодов на втором выходе блока 3 сравнени  кодов возникает сигнал, который по даетс  на второй вход элемента 5 ИЛИ. В слу чае равенства кодов сигнал возникает на первом выходе блока 3 сравнени  кодов. Этот сигнал поступает на вход счетчика 4 равных значений , в котором подсчитываетс  количество выборок сигнала с равными амплитудами, следующих друг за другом. Информаци  о состо нии счетчика 4 подаетс  с его второго выхоДЗ на второй информационный вход запоминающего блока 12. При переполнении счетчика 4 на его первом выходе возникает сигнал, поступающий на первый вход элемента 5 ИЛИ. Выходной сигнал элемента 5 ИЛИ запускает формирователь 8 импульсов, выходной сигнал которого подаетс  на вход, счетчика 10 адреса записи и первый вход блока 9 выбора режима. По этому сигналу на втором выходе блока 9 выбора режима формируетс  сигнал разрешени  прохождени  адреса записи через коммутатор 13 адресов на .адресный вход запоминающего блока 12. На управл ющий режимом вход запоминающего блока 12 поступает сигнал с первого выхода блока 9 выбора режима и разрешает запись информации с выхода второго регистра 7 и выхода счетичка 4 по адресу, сформированному счетчиком 10 адреса записи. При поступлении на вход счетчика 15 и второй вход блока 9 выбора режима сигнала считывани  с выхода генератора 14 запоминающий блок 12 переводитс  в режим считьшани , и разрешаетс  прохождение сигнала адреса считьтани  с выхода счетчика 15 через коммутатор 13 адресов на адресный вход запоминающего блока 12 . При этом на выходе запоминающего блока 12 формируетс  информаци  котора  записьшаетс  с помощью накопител  11 информации. Сигналы записи и считывани  задерживаютс  в блоке 9 выбора режима, если ко времени их прихода противоположный режим закончилс . Блок 16 сравнени  адресов производит анализ разности адресов записи и считывани  . В случае их равенства работа генератора 14 сигналов считьшани  запрещаетс , и информащ   в накопитель 11 не вьщаетс . Выдача информации разрешаетс , если разность адресов записи и считьгеани  больше нул . Предлагаемое устройство обеспечивает анализ сигнала перед регистрацией, в результате чего на регистрацию поступает информаци  об амплитуде выборки сигнала, значение которой отличаетс  от предыдущего запомненного и зарегистрированного значени . Это позвол ет устранить избыточность и производить анализ формы как отдельных сигналов, так и всего процесса в течение длительного промежутка времени. Так как одновременно с амплитудами выборок регастрируютс  и временные соотношени , то могут быть воспроизведены как форма сигналов. гак и временные соотношени  исследуемого процесса. Формула изобретени  Устройство дл  анализа формы непериодичес ких импульсных сигналов, содержащее аналогоцифровой преобразователь, первьй вход кото рого соединен с шиной исследуемого сигнала, второй вход - с выходом генератора тактовых импульсов, а выход - с входом первого регис ра, элемент ИЛИ, выход которого подключен к входу формировател  импульсов, выходом св занного с входом счетчика адреса записи, и запоминающий блок, отличающеес   тем, что, с целью расширени  функционал ных возможностей, оно снабжено блоком сравнени  кодов, счетчиком равных значений, вторым регистром, блоком выбора режима, наког пителем информации, коммутатором адресов, генератором сшналов считьшани , счетчиком адреса считьшани  и блоком сравнени  адресов , первый вход которого соединен с первым информационным входом коммутатора адресов и выходом счетчика адреса записи, второй вход со вторым информащюнным входом комму-, татора адресов и выходом счетчика адреса 24 считывани , а выход - с входом генератора сигналов считывани , выход которого подключен к входу счетчика считьюани  и второму входу блока выбора режима, первый вход которого св зан с выходом формировател  импульсов , второй выход - с входом управле-«. ни  коммутатора адресов, а первый выход - с входом управлени  режимом запоминающего блока, адресный вход которого соединен с выходом коммутатора адресов, выход - с входом накопите.ш информации, второй кнформациоиный вход - со вторым выходом ,счегмка равных значений, а первый информационный вход - с выходом второго регистра и вторым входом блока сравнени  кодов. Первый вход которого подключен к выходу первого регистра и входу второго регистра, второй выход - ко второму входу элемента ИЛИ, а первый выход - к входу счетчика равных значений, выход которого св зан с первым входом элемента ИЛИ. Источники информации, прин тые во BHHMaiffle при экспертизе 1. За вка ФРГ № 2017513, кл. G01 R 29/02, 1974.
2. 2. Авторское свидетельство СССР № 515280, кл. Н 03 К 13/14, 1974 (прототип).