SU765780A1 - Амплитудный дифференциальный дискриминатор - Google Patents

Description

1

Изобретение относитс  к  дерному приборостроению и предназначено дл  отбора импульсов по амплитудам с де тектора  дерных излучений.

Известен многоканальный цифровой дискрис инатор, содержащий в каждом канале кольцевой дес тиразр дный сдвиговый регистр, блок установки уровней анализа и блок ширины дифференциального окна, триггер и логические элементы И 1 .

Цифровой дискриминатор работает с временным преобразователем аналогкод и последующим запоминанием импульсов определенной частоты. Эти импульсы поступают на вход кольцевого сдвигового регистра в цифровом дискриминаторе. При помощи переключателей устанавливаютс  коды уровн  дискриминации и ширины окна. Если количество импульсов, поступивших на вход сдвигового регистра лежит в пределах ширины окна, то на выходе дискриминатора по вл етс  импульс , который записываетс  в определенный канал блока пам ти информации . При помощи переключателей имеетс  возможность изменить уровень дискриминации и ширины окна. Тогда импульсы с выхода дискриминатора будут записыватьс  в другие каналы блока пам ти информации.

Недостаток этого устройства заключаетс  в большом времени анализа.

Известен амплитудный дифференциальный дискриминатор, содержащий., генератор тактовых импульсов,регистр адреса цифровых окон,блок пам ти

10 нижних и верхних порогов, блок пам ти информации, два сумматора, блок отбора, амплитудно-цифровой преобразователь 2 .

Выходы регистра адреса цифровых

t5 подключены к адреснш4 входам блока пам ти нижних и верхних порогов , выхода амплитудно-цифрового преобразовател  подключены ко входгш обоих суквйаторов, к другим входгил

20 первого и второго сумматоров подключены соответственно выходы блока пам ти нижних и верхних порогов, а выходы сумматоров подключены ко входам блока отбора, выход которюго

25 подключен к счетному входу блокапа14 ти информации. Сначала амплитуда входного импульса анализируетс  на амплитудно-цифровом преобразователе, где определ етс  его цифровой код.

30 После этого происходит сравнение на сумматорах этого кода с кодами порогов. При этом регистр адреса цифровых окон ведет счет и на сумматоре последовательно, возбуждаютс  коды цифровых окон. Если код анализируемого импульса по величине находитс  между кодами нижнего и верхнего порогов цифрового окна, то блок передает в блок пам ти информации импульсы записи. Недостатком этого устройства  вл  етс  большое врем  анализа импульсов которое складываетс  из времени амплитудно-цифрового преобразовани  и времени сравнени  кодов, а также сложность аппаратуры за счет вли ни  амплитудно-цифрового преобразовател  многоразр дных сумматоров. Целью.изобретени   вл етс  повыше ние быстродействи . Это достигаетс  тем, что в амплитудный дифференциальный дискриминатор , содержащий генератор тактовых импульсов,регистр адреса цифровых окон,выходы которого соединены с адресными входами блока пам ти нижних верхних порогов и блока пам ти инфор мадии,введены компаратор,преобразова тель код аналог,триггер,формировател длительности импульса, блок опроса, элементы И, причем вход дискриминатора и выход преобразовател  коданалог подключены ко входам компаратора , выходы компаратора формировате л  длительности ш шульса и генератора тактовых импульсов подключены ко входам первого элемента И, выход которого подключен ко входу регистра адреса цифровых окон, вход дискриминатора подключен ко входу формировател  длительности импульсов, выходы компаратора, блока опроса и триггера подключены ко входам второго элемента И, выход которого подключен к счетному входу блока пам ти информации , выходы блока пам ти нижних и верхних порогов подключены ко входам преобразовател  код-аналог, выход формировател  длительности импульсов подключен ко входс1М триггера , и блока опроса, а выход триггера подключен к управл ющему входу блока пам ти нижних и верхних порогов . На чертеже изображена функциональ на  схема дискриминатора. Устройство компаратор 1 преобразователь 2, блок 3 пам ти нижних и верхних порогов, регистр 4 адреса дифференциальных окон, триггер 5, первый элемент И б, генератор тактовых импульсов 7, формирователь 8 длительности импульса, блок опроса 9, второй элемент И 10, блок пам ти информации 11, вход дискриминатора 12. Выход преобразовател  код-аналог и вход дискриминатора 12 подключены ко входам компаратора 1, выходы компаратора 1, формировател  8 длительности импульсов и генератора тактовых импульсов 7 подключены ко входам перового элемента И 6, выход которого подключен ко входу регистра 4 адреса дифференциальных окон. Вход дискриминатора 12 подключен ко входу формировател  8 длительности импульсов . Выходы компаратора 1, блока опроса 9 и триггера 5 подключены ко вхоцам второго элемента И 10, выход которого подключен к счетному входу блока пам ти информации 11. Выход формировател  Ь длительности импульсов подключен ко входам триггера 5 и блока опроса 9, а выход триггера 5 подключен к управл ющему входу блока 3 пам ти нижних и верхних порогов. Выходы регистра 4 адреса дифференциальных окон подключены к адресным входам блоков 3 пам ти нижних и верхних порогов и информации 11, а выходы блока 3 пам ти нижних и верхних порогов подключены ко входам преобразовател  код-аналог 2, Устройство работает следующим образом. В начальный момент, при отсутствии анализируемых импульсов, регистр 4 адреса дифференциальных окон находитс  в таком состо нии, что выбирает первое дифференциальное окно из блока 3 пам ти нижних и верхних порогов, а триггер 5 по управл ющему входу выбирает верхний порог этого окна. Таким образом на вход преобразовател  код-аналог 2 поступает цифровой код верхнего порога первого дифференциального окна,который преобразуетс  в аналоговую величину и с выхода преобразовател  коданалог 2 поступает на вход компаратора 1. При поступлении анализируемого импульса на вход дискриминатора 12 срабатывает формирователь 8 длительности импульса, а амплитуда анализируемого импульса запоминаетс  на компараторе на врем  анализа. На формирователе 8 длительности импульсов формируетс  пр моугольный импульс, Длительность котррого определ етс  временем анализа. Этот импульс отпирает первый элемент И б по одному из входов. Если амплитуда анализируемого импульса не превышает ригнал с выхода преобразовател  код-аналог, то на выходе компаратора 1 присутствует сигнал запрета, который запирает эле менты И 6 и 10. После окончани  импульса с выхода формирователе 8 длительности импульсов первый элемент И б запираетс  по соответствующему входу, а задним фронтом этого импульса переключаетс  триггер 5 и запускаетс  блок опроса 9. Триггер 5 отпирает второй элемент И 10 и по управл ющему входу выбирает из блока 3 пам ти нижних и верхних порогов нижний порог первого дифференциального окна. Величина этого порога на компараторе 1 сравниваетс  с амплитудой анализируемого импульса. Если амплитуда анализируемого импульса больше, то на выходе компаратора 1 по вл етс  сигнал разрешени , который отпирает второй элемент И 10. Импульс с выхода блока опроса 9, который по вл етс  с некоторой задержкой после его запуска, проходит через второй элемент И 10 и записываетс  в первом канале блока Пам ти информации. Этот канал выбран регистром адреса дифференциальных окон.

Анализ заканчиваетс  в случае, когда анализируемый импульс больше величины верхнего порога окна,на выходе компаратора 1 по вл етс  разрешающий сигнал. Тогда первый элемент И б будет открыт по обоим входам и импульсы с выхода генератора 7 проход т на вход регистра 4 адреса дифференциальных окон и переключают его. Из блока 3 пам ти нижних и верхних порогов последовательно выбираютс  коды верхних пороговых последующих окон и их аналоговые величины сравниваютс  с амплитудой анализируемого импульса. Это происходит до тех пор, пока величина порога не превысит амплитуду анализируемого импульса. После этого на выходе компаратора 1 по вл етс  сигнал запрета. Переключение порогов прекращаетс .

Далее работа устройства происходит аналогично описанному случаю. То есть после окончани  импульса с выхода формировател  длительности импульсов 8 происходит опрос нижнего порога выбранного окна и запись импульса в блоке пам ти информации, если амплитуда анализируемого импульса превышает величину нижнего порога. Запись производитс  в канал, номер которого определ етс  состо нием регистра адреса дифференциальных окон 4.

Таким образом, происходит накопление информации в каналах блока пам ти

информации, соответствующих определенным дифференциальным окнам, которые определ ютс  блоком пам ти нижних и верхних окон.

Claims (2)

1.Авторское свидетельство СССР 378859, кл. G Об F 15/36, 1971.

5

2.Соучек Б. в системах обработки информации, М., иэд. Мир, 1976, с.461 (прототип).