JPS62274915A

JPS62274915A - ジツタ発生回路

Info

Publication number: JPS62274915A
Application number: JP61118788A
Authority: JP
Inventors: Hitoshi Obara; 仁小原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1987-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明は、ディジタル信号受信機および中継器の試験に
利用する。特に、パルス列にジッタを印加するジッタ発
生回路に関する。

〔従来の技術〕

ディジタル信号受信機および中継器の試験方法として、
ジッタが印加されたパルス列を入力する試験方法が知ら
れている。

パルス列にジッタを印加するには、実際に使用する中継
器を多段に接続して、これにパルス列を伝送させる方法
が最も簡単である。しかし、多数の中継器が必要であり
、しかも、入力パルス列の周波数、ジッタ量、ジッタ帯
域等の制御が困難である。

このため従来は、振幅位相変換を用いた方法または位相
ロックループ（ＰＬ’Ｌ）を用いる方法が一般的である
。

第３図は振幅位相変換による従来例ジッタ発生方法を示
す図である。

この方法では、人力パルス信号をトリガとして一定期間
のランプ波を発生させ、これにジッタ信号をサンプリン
グして加算し、この加算値が一定のしきい値電圧を越え
たときに出力パルス信号を発生する。これにより、ジッ
タ信号の振幅成分を位相成分に変換することができ、ジ
ッタ信号の振幅に対応して入力パルス信号にジッタを印
加することができる。

第４図はＰ　Ｌ　Ｌを用いた従来例ジッタ発生回路のブ
ロック構成図である。

位相比較器４１は、外部からの入力クロックと、電圧制
御発振器４５からの出力クロックとを比較して、その差
に対応する電圧を出力する。加算器４２は、この位相比
較器４１の出力にジッタ信号発生器４３の出力を加算し
、その出力を低域１ｆｆｌ過フイルタ４４を介して電圧
制御発振器４５に供給する。電圧制御発振器４５の出力
は、ジッタを含む出力クロックとして外部に供給される
とともに、位相比較器４１に帰還される。

この従来例は、位相比較器旧の出力が位相復調されたジ
ッタ成分となることを利用し、この出力に外部からジッ
タ信号を加算することにより、電圧制御発振器４５の出
力クロックにジッタを印加する。

〔発明が解決しようとする問題点〕しかし、振幅位相変換を用いた従来例方法は直系５）性
のよいランプ波が必要であり、このために回路規模が増
大する欠点があった。また、ランプ波またはジッタ信号
に重畳された雑音も微小なシックに変換されるため、高
精度のジッタ発生が困難である欠点があった。

また、Ｐ　Ｌ　１．を用いた従来例回路では、ｌ）　Ｌ
　Ｌのもつ非線形性のため、外部から入力したジッタ信
号と実際に得られるジッタとの直線性に劣る欠点があっ
た。また、動作点を一定に保つために、位相比較器４１
および加算器４２のオフセットを精密に調整する必要が
あった。さらに、微小なジッタを発生させるためには、
位相比較器４１および電圧制御発振器４５の精度を高め
る必要があり、高価な部品が必要となり経済的でない欠
点があった。

本発明は、以上の問題点を解決し、簡単な回路構成で、
無調整で高精度にジッタを印加することのできるシック
発生回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明のジッタ発生回路は、人力されたパルス信号に一
定時間の遅延を与える遅延回路と、ランダムなデータ列
を発生する手段と、この手段の発生したデータ列を制御
信号として上記パルス信号と上記遅延回路の出力信号と
の一方を選択して出力する手段とを備える。

〔作　用〕

本発明のジッタ発生回路は、入力パルス列からランダム
にパルス信号を選び出し、選び出されたパルス信号を一
定時間遅延させて出力し、他のパルス信号はそのまま出
力する。

本発明のジッタ発生回路は、遅延によりジ・ツタを印加
する点で従来例とはジッタの発生原理が異なる。また、
パルス信号を選び出すためのランダムなデータ列として
ディジタルデータを用いるので、従来のアナログ回路に
必要な調整が不要となる。

〔実施例〕

第１図は本発明実施例ジッタ発生回路のブロック構成図
である。

入力端子１は直通リンク２および遅延回路３に接続され
る。切替スイッチ４は、直通リンク２または遅延回路３
の一方を選択して出力端子５に接続する。クロック端子
６は分周回路７に接続される。分周回路７ば制御データ
発生回路８に接続される。制御データ発生回路８は切替
スイッチ４に接続される。

クロック端子６にはクロックが入力され、このクロック
に同期して入力端子１にパルス信号が入力される。直通
リンク２はパルス信号を直接に切替スイッチ４に供給し
、遅延回路３はパルス信号を一定時間遅延させて切替ス
イッチ４に供給する。

分周回路７は、クロック端子６に入力されたクロ、りを
１．／ｍ倍（ｍは正整数）に速度変換する。

制御データ発生回路８は、この１／ｍ倍のクロックで動
作し、ランダムな制御データ、例えばＰＮ信号系列の制
御データを発生する。切替スイッチ４は、この制御デー
タの「１」または「０」に対応して、直！リンク２また
は遅延回路３の一方を選択して出力端子５に接続する。

以上の動作により、ｍ個のパルス信号毎に、一定の遅延
がランダムに挿入されたジッタが発生する。

第２図は本実施例で発生するジッタのスペクトルを示す
。このスペクトルは、周波数帯域がほぼ１／ｍＴ以下に
集中している。ここで、ｍは分周回路７による分周比を
示し、Ｔは入力されるパルス信号の周期を示す。

本実施例により発生するジッタは、位相領域でのランダ
ムなＮＲＺパルスに等価である。この場合のジッタのス
ペクトルが第２図に示したスペクトルになることは、ベ
ネソト　（Ｗ、Ｒ，Ｂｅｎｎｅｔｔ）、「スタティステ
クス・オブ・リジェネレーティブ・ディジタル・トラン
スミッション（Ｓｔａｔｉｓｔｉｃｓｏｆ　Ｒｅｇｅｎ
ｅｒａｔｉｖｅ　Ｄｉｇｉｔａｌ　ｔｒａｎｓｍｉｓｓ
ｉｏｎ）　Ｊ　、ベル・システム・テクニカル・ジャー
ナル（ＢｅｌｌＳｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｊ
ｏｕｒｎａｌ）　、１９８５年１１月号、第１５０１−
１５４３頁に証明されている。

ジッタのスペクトルは、クロック抽出のための回路の位
相に関する低域通過特性を考慮すると、周波数ｒ１以下
の低周波数領域が有効となるが、この領域ではスペクト
ルがほぼ平坦になる。ジッタのスベク１〜ル幅は遅延回
路３の遅延量に比例して増減するので、遅延量の調整で
印加ジッタ量を容易に変化させることができる。また、
ジッタのスペクトル密度は、分周比ｍを変えることによ
り容易に変化させることができる。

〔発明の効果〕

以上説明したように、本発明のジッタ発生回路は、第一
に、回路構成が簡易で製造が容易である。

第二に、回路調整を行うためには、直通リンクの出力と
遅延回路の出力との位相差を監視するだけでよく、２現
象オシロスコープ等を用いて容易に監視することができ
る。第三に、遅延量の変更が容易である。第四に、回路
規模が非常に小さく、汎用的な部品で実施できる。例え
ば、制御信号のデータ列を発生する回路は、長周期のＰ
Ｎパターン発生回路で実施でき、高々数１０個のシフト
レジスタと数個の排他的論理和回路との簡単な回路構成
で実施できる。また、スイッチ回路は数個の論理積回路
で構成できる。第五に、入力信号としてパルス信号とク
ロック信号とを供給するだけで、広範囲のパルス速度に
無調整で対応できる。

このように、簡単な回路構成で精度よくジッタを発生す
ることができ、印加するジッタ量の制御も容易であり、
小型で経済的に製造できる。

【図面の簡単な説明】

第１図は本発明実施例ジッタ発生回路のブロック構成図
。第２図はジッタのスペクトルを示す図。第３図は振幅位相変換による従来例ジッタ発生方法を示
す図。第４図はＰ　Ｌ　Ｌを用いた従来例ジッタ発生回路のブ
ロック構成図。１・・・入力端子、２・・・直通リンク、３・・・遅延
回路、４・・・切替スイッチ、５・・・出力端子、６・
・・クロック端子、７・・・分周回路、８・・・制御デ
ータ発生回路、４１・・・位相比較器、４２・・・加算
器、４３・・・ジッタ信号光止器、４４・・・低域通過
フィルタ、４５・・・電圧制御発振器。特許出願人　日本電信電話株式会社／〜、代理人　弁理
士　井　出　直　孝“ シ　　　　　　　　　　　　へ

Claims

【特許請求の範囲】

（１）入力されたパルス信号に一定時間の遅延を与える
遅延回路と、ランダムなデータ列を発生する手段と、この手段の発生したデータ列を制御信号として上記パル
ス信号と上記遅延回路の出力信号との一方を選択して出
力する手段とを備えたジッタ発生回路。