JP2557974B2 - 集積回路チップパッケージ及び方法 - Google Patents

集積回路チップパッケージ及び方法

Info

Publication number
JP2557974B2
JP2557974B2 JP1046690A JP4669089A JP2557974B2 JP 2557974 B2 JP2557974 B2 JP 2557974B2 JP 1046690 A JP1046690 A JP 1046690A JP 4669089 A JP4669089 A JP 4669089A JP 2557974 B2 JP2557974 B2 JP 2557974B2
Authority
JP
Japan
Prior art keywords
cap
chip
integrated circuit
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1046690A
Other languages
English (en)
Other versions
JPH01315165A (ja
Inventor
ケイ．サハキアン バハク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH01315165A publication Critical patent/JPH01315165A/ja
Application granted granted Critical
Publication of JP2557974B2 publication Critical patent/JP2557974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、集積回路組立体に関するものであって、更
に詳細には、通常リードフレームなしで且つプラスチッ
ク包皮又はセラミックハウジングを使用することのない
低コストで小型で密封された集積回路パッケージ及びそ
の製造方法に関するものである。
従来技術 種々のパッケージ技術が提案されており且つ集積回路
（IC）チップ産業において使用されている。これらは、
ICに対して物理的な保護を与えると共にチップの集積回
路に対して外部の電気的接続を与えるものである。広く
普及しているものは、フレームの中央部分上にICを装着
し延在するリードフィンガーを有するリードフレームを
有する構成のものである。ワイヤボンド等の相互接続が
IC上のパッドとフィンガーとの間に形成される。次い
で、外部的に延在するリード以外の全装置がエポキシー
又はその他のプラスチックで包皮されて、例えば、デュ
アルインラインパッケージ（DIP）又はプラスチックリ
ード付きチップキャリアー（PLCC）として知られるもの
等を形成する。その他のデザインでは、ICを装着するセ
ラミックハウジングを使用し、且つ外部位置へ延在する
ハウジングの表面上に相互接続メタリゼーションが設け
られる。ボンディングワイヤがICパッドとメタリゼーシ
ョンの間に接続され、且つセラミック又はメタルの蓋を
該ハウジングへ取付けて組立を完了する。セラミックパ
ッケージは、通常、プラスチックパッケージよりもコス
トが高く且つ屡々カスタム設計されねばならないことが
ある。リードフレームを有するプラスチックパッケージ
は、プラスチック空洞に沿って移動する湿気により又は
毛細管作用によりパッケージを介してチップへの湿気の
浸透に帰因して密封封止が劣化されることがあり、信頼
性が低下する。自動装着装置を使用してプリント回路基
板等上にプラスチックパッケージを装着すべく設計され
ているが、セラミック組立対は密封封止においてはプラ
スチック組立体よりも優れているが、通常、装着を行う
ことはより困難である。チップ自身に使用される半導体
物質及びキャリアーの物質における差異に帰因してプラ
スチック及びセラミックチップキャリアーの両方に関し
て熱膨張問題が存在する。
ICチップパッケージ設計者及びエンジニアのその他の
懸念は、工具の準備や組立を包含する製造及び資材のコ
スト、寸法の小型化、特に組立体の高さ、短い操業、及
び迅速なターンアラウンドタイム、IC入出力ピンの密
度、低温度処理、及び完成したパッケージのテスト可能
性等である。
目 的 本発明は、以上の点に鑑みてなされたものであって、
上述した如き従来技術の欠点を解消し、通常のリードフ
レームを使用することなくプラスチック封止やセラミッ
クハウジングを必要としない低コスト小型で密封封止さ
れた集積回路パッケージその製造方法を提供するもので
ある。
構 成 本発明は、「オールシリコン」即ち全部がシリコン又
はその他の物質からなる半導体チップパッケージ及びそ
の製造方法を提供するものであり、活性チップ区域はそ
の周りに延在し且つそれと一体的な広幅シリコン帯状区
域に密封状に固着されたシリコン又はマッチングする半
導体のキャップによってカバー即ち被覆される。ICの入
出力ピンの位置を表すチップ接続パッドが、シリコンキ
ャップシールの外側でその帯状区域の外側周辺部へ延在
し、相互接続メタリゼーションがシリコンキャップ下側
のICキャップ内の回路要素のコンタクと個所へ外側パッ
ドから延在している。その結果、低コストで、セラミッ
クの使用を回避した「オールシリコン」即ち全部がシリ
コンからなるパッケージが得られる。本発明は、「オー
ルシリコン」として説明するが、活性チップ区域を有す
るウエハは、ガリウム砒素、ゲルマニウム、又はそ他の
半導体物質とすることが可能であり、且つキャップは同
一の物質から形成することが可能である。この改良した
パッケージは、IC活性区域を密封状に封止し、最小の寸
法であり、特にその厚さが最小であり、「ピン」密度が
高く、且つオールシリコン構成を使用しているので、異
なった熱膨張率のパッケージ物質を使用することを回避
している。本発明は、特に、所謂ASIC（アプリケーショ
ンスペシフィックIC、即ち適用特定IC）において有用で
あり、その場合、CAD及びCAM技術を使用して迅速なター
ンアラウンド状態で小さなロットに対してパッケージを
与えることが必要である。
本発明の本質によれば、矩形状の活性チップ区域の各
側部において約12ミルだけチップ幾何学的形状を拡張さ
せて周辺バンド即ち帯を形成し、且チップ入出力ボンデ
ィングパッドをシリコンキャップを設けたチップの外側
の拡張した周辺帯内に位置させる。パッシベーションの
前に、メタリゼーションが、露出されたチップボンディ
ングパットを、活性チップ区域内の集積回路の適宜の接
続用パッドへ接続させる。
本発明方法は、通常、マトリクス配列のICが未だウエ
ハの形態、即ちウエハ表面上に行及び列の形態で並んで
いる状態で、実施される。従来のホトリソグラフィマス
キング及びエッチングプロセスによってマトリクス配列
とされたICが形成されているシリコンウエハと同一のタ
イプから形成されたシリコンキャップを、活性チップ区
域の外側で且つチップ接続用パッド区域の内側において
該チップの各々の上に密封して装着される。個々のIC
は、キャップを固着する前又は後のいずれかにおいてテ
ストすることが可能であり、一方それらは、未だに、そ
れらが製造されたものから全体的な半導体ウエハの一部
である。各ICのチップ活性区域をシリコンキャップによ
って保護した状態で、次いで、ウエハ全体を個別的なIC
チップへ切り取り、且つ「合格」パッケージを類分けす
る。従って、上述した「パッケージ製造（package fa
b）」は、予めパッケージした「ダイ製造（die fab）」
段階でウエハを切り取る本方法と類似している。
外部リードをチップ接続パッドへ取付けることが可能
であり、露出したチップ接続パッドは、複数チップ又は
単一チップの態様でワイヤボンディングに対して基本的
に平坦であるか、又はバンプ形状とすることが可能であ
り、所謂TAB（テープ自動化ボンディング）チップ製造
において使用することを可能としている。シリコンキャ
ップをIC活性区域上に位置決めするか、又は結果的に得
られる「オールシリコン」パッケージをシリコン基板及
びその他のシリコン表面上に位置決めする為にシリコン
固定台を使用することが可能である。該固定台は、好適
には、低コストホトリソグラフィ道具を使用するシリコ
ンから形成されている。シリコン固定台を使用すること
は、固定台の不均一な膨張に帰因する全ての熱的な不整
合問題及び該キャップ又は仕上げられたパッケージが固
定台によって取り扱われる場合を回避する。
パッケージは、最終的なリードがチップパッドへ取付
けられる前に形成され、従って活性チップ部分のパッケ
ージ操作は、ワイヤボンド又はその他の破損しやすい接
続部に損傷を与える可能性はない。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
第１図は、約125、150又は175mmの通常の直径で且つ
約0.35乃至0.65mmの厚さの通常のシリコンウエハ等の半
導体ウエハ10の一部を示している。標準的な半導体及び
集積回路製造プロセスにより、集積回路（IC）チップ1
1,12,13,14が、ウエハ10の表面９上に行及び列からなる
マトリクス状に形成されている。理解すべきことである
が、該ウエハ上の他のチップの各々は、それらの周辺部
を延在する入出力チップ接続パッド16を持っている。パ
ッド数は、該集積回路の動作の為に必要とされるピン位
置数に依存する。
第２図には、32ピン又は接続パッド実施例が示されて
おり、その場合、32個のパッド区域16a,16b,……16e乃
至16xが設けられており、矩形状、好適には正方形のチ
ップの各側部に８個のパッドが設けられている。従来の
IC装置においては、入出力接続パッドは、通常、一点鎖
線の正方形50の制限内に位置しており、適宜のボンドワ
イヤがIC接続パッドを導電性リードフレーム等のフィン
ガーへ接続する。正方形30及び点線正方形31は、夫々、
以下に説明する如くシリコンチップ25の壁の外側及び内
側周辺部を表している。本発明において、正方形50によ
って表されている通常のチップ幾何学形状は、キャップ
され且つパッケージされたチップの外側のバンド即ち帯
状区域７で入出力ボンディングパッド16を「担持」させ
る為に、全ての４個の側部において約12ミルだけ外側へ
拡張乃至は延長されている。このことは、距離Ａ及びＢ
によって示されている。メタリゼーションストリップ17
a,17b,……17xは、例えば12000Åの厚さで、該ウエハ上
にアルミニウムを20ミクロンの幅で付着形成したもので
あり、通常のICコンタクト個所22からチップの外側帯状
区域７上の新たなパッド位置16を延在している。
シリコン25等の半導体キャップは、そのチップ区域と
拡張され離隔されたパッド16との間の中央活性チップ区
域20上に位置されており、従ってキャップを形成する周
辺端部部分乃至は壁26の端部は、32個の外側パッド16の
軌跡と中央活性チップ区域20との間、即ちIC活性チップ
区域上の個所22を接続する為にパッド16の各々を接続す
るメタリゼーション18上方に密封状に固着される。例え
ばスクリーンしたガラスペースト等の絶縁性封止物質21
（第３図）をキャップ壁26の露出端部全てに又は閉リー
プ封止バンド（帯）５の全体上にコーティングさせる。
第３図は、パッケージの１つの角部を示しており、連
続的なシールバンド即ち封止帯部５（点線で表してあ
る）がメタリゼーションストリップ17を横断して延在し
ており、そのストリップはICコンタクト個所22をシール
ドバンド５の外側にある新たなパッド部分16と接続させ
ている。
第４図に示した如く、パッド16の各々は、メタリゼー
ションにエキストラな厚さを与えるか又はTAB処理にお
いてチップの使用を簡単化させる為に金又はその他の導
電性物質を付加させることによって、バンプ16eとして
形成することが可能である。壁26を有する典型的なキャ
ップ25の高さは、典型的に、0.50mmであり、それは通常
該キャップが形成される半導体ウエハの厚さを表してい
る。約0.120mmのキャップの内側表面からのキャップ間
隙が活性チップ区域20上方に与られている。
第５図は、バンド区域７における拡張パッド位置の各
々において通常のアルミニウムのメタライズした平坦な
パッド18が設けられている実施例を示している。第２図
に示した全体的なパッケージチップを回路基板又はその
他の基板へ固着した後に、ボンドワイヤを通常これら平
坦パッド18の各々へ取付けるので、パッド18はその他の
リード（不図示）へ接続させる。
第６図は、シリコンのマトリクス用の個所又はその他
の半導体キャップ25を提供する半導体ウエハ８を示して
いる。該キャップは、標準の半導体製造技術によりウエ
ハ表面をマスクし且つエッチングすることによって製造
される。第７図に示される如く、マスク物質41は、キャ
ップの各所望の個所の周りにホトリングラフィ技術を使
用して形成することが可能であり、従ってマスクされな
い区域45は、ウエハ８の表面内へのエッチングを許容し
て、キャップ内部を表す凹所42を形成する。切断部43,4
4及びそれらに直交する切断部（不図示）によりウエハ
を切り取ってキャップ25を形成した後、キャップ上部40
及び周囲の壁26を形成する。キャップ25は円、正方形、
楕円形、又はその他の形状として、ICの所望の形状のも
のを収容することが可能であるように形状構成される。
チップ接続個所22を包含する活性チップ区域20情報及び
その周りにキャップ25を封止させた後又はその前に、そ
の結果得られるチップパッケージの各々をウエハ上に留
まったままテストすることが可能である。ウエハ９を切
断して個別的なICパッケージを形成した後にテストを実
施することも可能である。ウエハからパッケージを切り
取った後に、ICパッケージを外部リードを取付けること
が可能である。一方、ICパッケージを適宜の基板上へ複
数チップ又は単一チップの態様でTAB又はワイヤボンド
させることが可能である。
更に、キャップ取り付け動作の前にICをテストの為に
探査することが可能であり、且つ所定の明細を満足する
「合格」ICのみをキャップ25によってキャップさせるこ
とが可能である。
第８図に示される如く、好適にはウエハ10と同一の寸
法のシリコンウエハ６の形態でシリコン固定台52は、エ
ッチング形成された開口51を有しており、それらの開口
は、固定台52がウエハ10と整合して位置決めされた場合
に、対応するIC11,12,13,15の夫々に対応する上方に一
連のシリコンキャップ25a,25b,25c,25eの各々を空間的
に離隔して位置させるべく作用する。各シリコンキャッ
プは、開口51内に配置され、且つ各キャップの底部端部
は、各ICを囲繞するシールドバンド即ち封止帯部５と整
合し且つそこに固着される。次いで、ウエハ固定台52を
リフトオフするか又はウエハ10から分離し且つウエハ10
は個性的なICに切り取られるべく準備される。
以上、本発明の具体的実施の態様に付いて詳細に説明
したが、本発明はこれら具体例にのみ限定されるべきも
のでは無く、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。
【図面の簡単な説明】 第１図は半導体ウエハのセグメント上の集積回路チップ
の部分的マトリクスの概略平面図、第２図は本発明の個
別的なパッケージされたチップの概略破断平面図、第３
図はキャップ付着前のパッケージの角部の概略部分拡大
斜視図、第４図は第２図中の４−４線に沿って取ったパ
ッケージしたチップの概略側部断面図、第５図はパッケ
ージしたチップの第２実施例の概略部分的側部断面図、
第６図は半導体ウエハのセグメント上に設けた部分的マ
トリクスのパッケージキャップを示した概略平面図、第
７図はウエハからキャップが切り取られる前の第５図の
６−６線に沿って取った単一キャップの概略側部断面
図、第８図は開口を形成した位置決め用固定台を使用す
るウエハ上におけるキャップの組立を示した概略分解斜
視図、である。 （符号の説明） 10:半導体ウエハ 11,12,13,14:チップ 16:入出力チップ接続パッド 25:シリコンキャップ 26:壁（周辺端部部分） 41:マスク物質 42:凹所

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路チップ組立体において、半導体物
    質内でその中に所望の集積回路部品を具備しており且つ
    その上に相互接続メタリゼーションを持った大略矩形状
    の活性チップ区域、前記活性チップ区域の周辺を囲繞す
    る前記半導体物質の所定の幅の一体的帯状区域、前記帯
    状区域に沿って延在し且つ前記メタリゼーションへ接続
    された一連の離隔された集積回路チップ入出力パッド区
    域、前記活性チップ区域の上方に延在してそれを空間的
    に被覆する半導体物質の別体キャップ、を有しており、
    前記キャップは前記一体的帯状区域の内側周辺部の周り
    に密封状に固定した周辺端部部分を有しており、前記活
    性チップ区域が前記キャップによって保護されており且
    つ前記入出力パッド区域がキャップされた活性チップ区
    域の外側に露出されていることを特徴とする集積回路チ
    ップ組立体。
  2. 【請求項２】特許請求の範囲第１項において、前記一体
    的帯状区域は約12ミルの幅であることを特徴とする集積
    回路チップ組立体。
  3. 【請求項３】特許請求の範囲第１項において、ぜ記入出
    力パッド区域はワイヤボンドパッドを有していることを
    特徴とする集積回路チップ組立体。
  4. 【請求項４】特許請求の範囲第１項において、前記入出
    力パッド区域は、それへのボンディングテープの取り付
    けの為の導電性バンプを有することを特徴とする集積回
    路チップ組立体。
  5. 【請求項５】特許請求の範囲第１項において、前記キャ
    ップはホトマスクされ且つエッチッングされて前記周辺
    端部部分を形成したことを特徴とする集積回路チップ組
    立体。
  6. 【請求項６】特許請求の範囲第１項において、前記一体
    的帯状区域の前記内側周辺部に対して前記シリコンキャ
    ップ周辺端部を封止する為のスクリーンしたガラスペー
    ストを有することを特徴とする集積回路チップ組立体。
  7. 【請求項７】特許請求の範囲第１項において、前記活性
    チップ区域の半導体物質、前記一体的帯状区域、及び前
    記キャップはシリコンであることを特徴とする集積回路
    チップ組立体。
  8. 【請求項８】特許請求の範囲第１項において、マトリク
    ス状に配列した組立体が第１半導体にウエハ上に設けら
    れており、且つマトリクス状に配列したキャップが第２
    半導体ウエハ上に設けられており、前記キャップは前記
    第２半導体ウエハから切り取られ且つ前記第１半導体ウ
    エハ上の前記活性チップ区域の各々の上で且つその周り
    に固定されたものであること特徴とする集積回路チップ
    組立体。
  9. 【請求項９】特許請求の範囲第８項において、前記第１
    及び第２ウエハはシリコンであることを特徴とする集積
    回路チップ組立体。
  10. 【請求項１０】第１半導体ウエハ上にパターン形成した
    一連の集積回路チップをパッケージする方法において、
    前記第１ウエハ上にマトリクス上の繰返し的な個別的活
    性チップパターンをホトリソグラフィによって形成し、
    前記パターンの各々の間に半導体物質の広幅の一体的帯
    を設け、前記半導体物質の広幅帯の各々に沿って一連の
    離隔したチップ入出力パッドを周辺に形成し、前記パッ
    ドから前記活性チップパターンへ相互接続メタリゼーシ
    ョンを付着させ、前記活性チップパターンの各々に対し
    て半導体キャップを固定して前記キャップを各半導体物
    質の帯に沿って前記チップ入出力パッドの内側で且つ各
    活性チップパターンの外側で前記半導体物質の帯の周辺
    部へ封止させ、前記一連のチップ入出力パッドの外側で
    且つその周りの周辺的に前記ウエハを切断して個別的な
    パッケージされた集積回路チップを与える、上記各ステ
    ップを有することを特徴とする方法。
  11. 【請求項１１】特許請求の範囲第10項において、前記半
    導体キャップを形成し且つ組立た場合に、所定の厚さの
    第２半導体ウエハを設け、マスク物質で一連の区域をマ
    スクして活性チップパターンを包囲する寸法を持った内
    部のマスクされない開口を形成し、前記マスクされない
    開口をエッチングして元の第２半導体ウエハ厚さの周辺
    壁を囲繞する一連のキャップ凹所を形成し、前記凹所の
    周りからマスク物質を除去し、前記活性チップパターン
    の周りの前記第１半導体ウエハに対してキャップの前記
    周辺壁の頂端部を当接させてそこに固定させる、上記各
    ステップを有することを特徴とする方法。
  12. 【請求項１２】特許請求の範囲第11項において、前記第
    １ウエハ及び前記第２ウエハはシリコンウエハであるこ
    とを特徴とする方法。
  13. 【請求項１３】特許請求の範囲第10項において、前記第
    １ウエハはシリコンウエハであり且つ前記キャップはシ
    リコンキャップであることを特徴とする方法。
  14. 【請求項１４】特許請求の範囲第10項において、前記離
    隔したチップ入出力パッドを探査することにより前記活
    性チップパターン上に前記キャップを固定する前に前記
    活性チップパターンをテストするステップを有すること
    を特徴とする方法。
  15. 【請求項１５】特許請求の範囲第10項において、前記第
    １半導体ウエハ上に半導体ウエハ固定台を配置させ、前
    記固定台は一連の前記シリコンキャップを受納すべく寸
    法構成されており且つ前記マトリクス状のチップパター
    ンの各々と対応すべく離隔された一連の開口を持ってお
    り、前記キャップを前記開口内に配置させ、前記キャッ
    プを前記半導体物質の帯の前記周辺部分へ封止させ、前
    記第１半導体ウエハから前記ウエハ固定台を除去する、
    上記各ステップを有することを特徴とする方法。
JP1046690A 1988-03-01 1989-03-01 集積回路チップパッケージ及び方法 Expired - Lifetime JP2557974B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/162,716 US4907065A (en) 1988-03-01 1988-03-01 Integrated circuit chip sealing assembly
US162.716 1988-03-01

Publications (2)

Publication Number Publication Date
JPH01315165A JPH01315165A (ja) 1989-12-20
JP2557974B2 true JP2557974B2 (ja) 1996-11-27

Family

ID=22586851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046690A Expired - Lifetime JP2557974B2 (ja) 1988-03-01 1989-03-01 集積回路チップパッケージ及び方法

Country Status (5)

Country Link
US (1) US4907065A (ja)
EP (1) EP0331245B1 (ja)
JP (1) JP2557974B2 (ja)
DE (1) DE68920603T2 (ja)
ES (1) ES2069572T3 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
EP0431261A1 (en) * 1989-12-07 1991-06-12 International Business Machines Corporation Integrated circuit package with cap and device of the same material
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
JP3340333B2 (ja) * 1996-12-26 2002-11-05 株式会社東芝 半導体装置及びその製造方法
DE19856331B4 (de) * 1998-12-07 2009-01-02 Robert Bosch Gmbh Verfahren zur Eingehäusung elektronischer Bauelemente
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6946366B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6465280B1 (en) 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US7275312B2 (en) * 2003-06-30 2007-10-02 Intel Corporation Apparatus for precise alignment of packaging caps on a substrate
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US8723343B2 (en) * 2011-03-14 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor with energy-harvesting device
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128846A (en) * 1979-03-28 1980-10-06 Hitachi Ltd Semiconductor device
JPS5612760A (en) * 1979-07-10 1981-02-07 Nec Corp Multi chip lsi package
US4355463A (en) * 1980-03-24 1982-10-26 National Semiconductor Corporation Process for hermetically encapsulating semiconductor devices
FR2501414A1 (fr) * 1981-03-06 1982-09-10 Thomson Csf Microboitier d'encapsulation de pastilles de semi-conducteur, testable apres soudure sur un substrat
JPS58166753A (ja) * 1982-03-27 1983-10-01 Toshiba Corp 半導体装置
JPS6084842A (ja) * 1983-10-14 1985-05-14 Mitsubishi Electric Corp 半導体集積回路パツケ−ジ
JPS60100450A (ja) * 1983-11-07 1985-06-04 Disco Abrasive Sys Ltd 半導体ウエーハ装着及び切断装置
DE3512628A1 (de) * 1984-04-11 1985-10-17 Moran, Peter, Cork Packung fuer eine integrierte schaltung
JPS62104056A (ja) * 1985-07-08 1987-05-14 Nec Corp 半導体部品の実装構造
US4731699A (en) * 1985-10-08 1988-03-15 Nec Corporation Mounting structure for a chip
EP0244767A3 (en) * 1986-05-05 1988-08-03 Silicon Power Corporation Hermetic semiconductor enclosure and process of manufacture
GB2194388A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Integrated circuit devices

Also Published As

Publication number Publication date
JPH01315165A (ja) 1989-12-20
EP0331245B1 (en) 1995-01-18
DE68920603D1 (de) 1995-03-02
ES2069572T3 (es) 1995-05-16
EP0331245A2 (en) 1989-09-06
DE68920603T2 (de) 1995-05-18
US4907065A (en) 1990-03-06
EP0331245A3 (en) 1991-05-08

Similar Documents

Publication Publication Date Title
JP2557974B2 (ja) 集積回路チップパッケージ及び方法
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US5962810A (en) Integrated circuit package employing a transparent encapsulant
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US20060244141A1 (en) Bow control in an electronic package
US5138115A (en) Carrierles surface mounted integrated circuit die
JPH08250641A (ja) 半導体装置とその製造方法
US5079835A (en) Method of forming a carrierless surface mounted integrated circuit die
JP3269025B2 (ja) 半導体装置とその製造方法
US20150035130A1 (en) Integrated Circuit with Stress Isolation
JPH06283561A (ja) 半導体装置のパッケージ
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR200313831Y1 (ko) 바텀리드패키지
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
US20020175400A1 (en) Semiconductor device and method of formation
KR19990003160A (ko) 센터 패드형 칩의 볼 그리드 어래이 패키지 구조
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR100261571B1 (ko) 테이프 캐리어 볼 그리드 어레이 패키지 및 그 제조방법
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR20040013736A (ko) 반도체 패키지 제조방법
JP2002203945A (ja) 半導体装置及びその製造方法
JPH0645514A (ja) 混成集積回路
JPH02303056A (ja) 半導体集積回路の製造方法
KR19980082181A (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960709