JP2556628C

JP2556628C -

Info

Publication number: JP2556628C
Authority: JP
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Publication date: 1999-01-20

Description

【発明の詳細な説明】【０００１】【産業上の利用分野】本発明は、半導体装置に関し、特に、大規模集積回路のＬＯＣ(Ｌead Ｏn Ｃh
ip)構造のパッケージに適用して有効な技術に関するものである。【０００２】【従来の技術】従来、半導体チップを保護するために樹脂で半導体チップをモールドして封止
している。この封止を行う前に、半導体チップ上にリードを位置決めし、取り付
けるために、いくつかの方法が用いられている。【０００３】例えば、中央にタブを有するリード・フレームを用いるもので、半導体チップ
を封入前に取付けて使用する。この従来技術では、半導体チップの周囲近くにあ
る電極パッドを、それに対応するインナーリードにボンディングワイヤで接続す
る方法が知られている。【０００４】従来技術による半導体パッケージに共通の問題は、金属リード・フレームのリ
ード線の出口となる金型のパーティング・ラインに沿って、亀裂を生じることで
あった。【０００５】また、他の問題は、外部から半導体チップへ、金属リード線に沿って環境中の
汚染源が侵入する径路が比較的短かいことである。【０００６】さらに、他の問題は、インナーリードを半導体チップの電極パッドに接続するために必要なボンディングワイヤが比較的長いため、かつ交互に入出力端子を割
当てるために、ボンディングワイヤを交差させることができないことであった。【０００７】そこで、前記問題を解消するために、半導体チップの回路形成面上に、複数の
インナーリードが、前記半導体チップと絶縁テープを介在させて接着剤で接着さ
れ、該インナーリードと半導体チップとがボンディングワイヤで電気的に接続さ
れ、モールド樹脂で封止された半導体装置において、前記半導体チップの回路形
成面の長手方向の中心線の近傍に共用インナーリード（バスバーインナーリード
）が設けられた半導体装置が提案されている（特開平２−２４６１２５号公報）
。【０００８】【発明が解決しようとする課題】しかしながら、前記ＬＯＣ構造のパッケージの半導体装置では、半導体チップ
の回路形成面上に、複数のインナーリードが、前記半導体チップと絶縁テープ４
を介在させて接着剤で接着されているが、この絶縁テープと半導体チップのシリ
コンとの熱膨張係数差により応力により、半導体チップの主面の表面を損傷した
り、最悪の場合には半導体チップにクラックを発生するという問題があった。本
発明の目的は、ＬＯＣ構造のパッケージの半導体装置において、半導体装置の信
頼性を向上することが可能な技術を提供することにある。【０００９】本発明の他の目的は、半導体チップの表面にクラックを発生するのを防ぐこと
が可能な技術を提供することにある。【００１０】本発明の他の目的は、封止樹脂中のフィラーによる回路の損傷を防止すること
が可能な技術を提供することにある。【００１１】本発明の他の目的は、外部からのα線を遮へい（ソフトエラー防止）すること
が可能な技術を提供することにある。【００１２】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付
図面から明らかになるであろう。【００１３】【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば
、下記のとおりである。【００１４】半導体チップの回路形成面上に、複数の信号用インナーリードが、前記半導体
チップと電気的に絶縁する絶縁テープを介在して接着され、かつそれらが樹脂封止体によって封止されてなる半導体装置において、前記絶縁テープは前記複数の
信号用インナーリードの下に櫛歯状に形成され、更に前記絶縁テープと前記半導
体チップとの間に保護膜が設けられ、この保護膜は、引っ張り強度１２０ＭＰａ
以上で、かつ熱膨張係数が半導体チップの熱膨張係数と絶縁テープの熱膨張係数
との間となるものである。【００１５】【作用】前述の手段によれば、ＤＲＡＭ１と絶縁テープ（フィルム）４との熱膨張係
数差に起因する応力を保護膜２０が吸収するので、ＤＲＡＭ１の表面の破壊を防
止することができる。例えば、この保護膜２０が介在していない場合、ＤＲＡＭ
１と絶縁テープ４との熱応力差が絶縁テープ４の端部下のパッシベーション膜に
引張り応力が作用し、ＤＲＡＭ１上の集積回路部にクラックが発生するが、この
保護膜２０が介在すると、前記パッシベーション膜の表面に圧縮応力を発生させ
るため、ＤＲＡＭ１の表面にクラックが発生するのを防ぐことができる。【００１６】封止樹脂（レジン）中のフィラーによる回路の損傷を防止することができる
。外部からのα線を遮へい（ソフトエラー防止）することができる。【００１７】【実施例】以下、本発明の一実施例を図面を用いて具体的に説明する。【００１８】なお、実施例を説明するための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。【００１９】本発明の実施例であるＤＲＡＭを封止する樹脂封止型半導体装置を図１(部分
断面斜視図)、図２(平面図)及び図３（図２のイ−イ線で切った断面図）で示す
。【００２０】図１、図２及び図３に示すように、ＤＲＡＭ(半導体チップ)１は、ＳＯＪ(Ｓm
all Ｏut-line Ｊ-bend)型の樹脂封止型パッケージ２で封止されている。前記Ｄ
ＲＡＭ１は、１６〔Ｍbit〕×１〔bit〕の大容量で構成され、１５.５８〔ｍｍ
〕×８.１５〔ｍｍ〕の平面長方形状で構成されている。このＤＲＡＭ１は、４
００〔ｍｉｌ〕の樹脂封止型パッケージ２に封止される。【００２１】前記本実施例のＤＲＡＭ（半導体チップ）１の素子レイアウト及びボンディン
グパッドＢＰは、図４（レイアウト平面図）に示すような配置構成になっている
。すなわち、ＤＲＡＭ１の表面の略全域にメモリセルアレイＭＡが配置されている。本実施例のＤＲＡＭ１は、これに限定されないが、メモリセルアレイは大き
く４個のメモリセルアレイ１１Ａ〜１１Ｄに分割されている。同図４中、ＤＲＡ
Ｍ１の上側に２個のメモリセルアレイ１１Ａ，１１Ｂが配置され、下側に２個の
メモリセルアレイ１１Ｃ，１１Ｄが配置されている。この４個に分割されたメモ
リセルアレイ１１Ａ〜１１Ｄのそれぞれは、さらに１６個のメモリセルアレイＭ
Ａに細分化されている。つまり、ＤＲＡＭ１は、６４個のメモリセルアレイＭＡ
を配置する。この６４個に細分化された１個のメモリセルアレイＭＡは２５６［
Ｋbit］の容量で構成されている。【００２２】前記ＤＲＡＭ１の６４個に細分化されたうちの２個のメモリセルアレイＭＡの
間にはそれぞれセンスアンプ回路ＳＡが配置されている。センスアンプ回路ＳＡ
は相補型ＭＯＳＦＥＴ(ＣＭＯＳ)で構成されている。ＤＲＡＭ１の４個に分割さ
れたうちのメモリセルアレイ１１Ａ、１１Ｂのそれぞれの下側の一端にはカラム
アドレスデコ−ダ回路ＹＤＥＣが配置されている。同様に、メモリセルアレイ１
１Ｃ，１１Ｄのそれぞれの上側の一端にはカラムアドレスデコ−ダ回路ＹＤＥＣ
が配置されている。【００２３】前記ＤＲＡＭ１の４個に分割されたうちのメモリセルアレイ１１Ａと１１Ｂの
間、メモリセルアレイ１１Ｃと１１Ｄの間には、それぞれ周辺回路１２及び外部
端子（ボンディングパッド）ＢＰが配置されている。また、メモリセルアレイ１
１Ａ，１１Ｂのそれぞれの下側と、メモリセルアレイ１１Ｃ，１１Ｄのそれぞれ
の上側の領域に、周辺回路１３が設けられている。【００２４】周辺回路１２としては、主にメインアンプ回路、出力バッファ回路、基板電位
発生回路（Ｖ_BB：ジェネレ−タ回路）、電源回路等がある。【００２５】前記周辺回路１３としては、主にロウアドレスストロ−ブ(ＲＥ)系回路、ライ
トイネーブル(Ｗ)系回路、デ−タ入力バッファ回路、Ｖcc用リミッタ回路、Ｘア
ドレスドライバ回路（論理段）、Ｘ系冗長回路、Ｘアドレスバッファ回路、カラ
ムアドレスストロ−ブ(ＣＥ)系回路、テスト回路、ＶＤＬ用リミッタ回路、Ｙア
ドレスドライバ回路(論理段)、Ｙ系冗長回路、Ｙアドレスバッファ回路、Ｙアド
レスドライバ回路(ドライブ段)、Ｘアドレスドライバ回路(ドライブ段)、マット
選択信号回路（ドライブ段）がある。【００２６】前記樹脂封止型半導体装置２は、ＬＯＣ構造で構成され、ＤＲＡＭ１の主面の
ほぼ中心線部分近傍までインナ−リ−ド３Ａを引き伸しているので、前記外部端
子ＢＰは、ＤＲＡＭ１の主面上のほぼ中心線上に、つまり、メモリセルアレイ１１Ａ，１１Ｂ，１１Ｃ及び１１Ｄのそれぞれで規定された領域内に、ＤＲＡＭ１
の中心線部の上端側から下端側に向って一列に配置されている。そして、それぞ
れの外部端子ＢＰは前記半導体チップ１の主面上に配置されているインナ−リ−
ド３Ａとボンディングワイヤ５で電気的に接続される。【００２７】外部端子ＢＰに印加される信号は、前述の図１に示す樹脂封止型半導体装置２
において説明したので、ここでの説明は省略する。【００２８】基本的には、ＤＲＡＭ１の表面上の上端側から下端側に向って基準電圧(Ｖss)
、電源電圧(Ｖcc)のそれぞれが印加されたインナ−リ−ド３Ａが延在するので、
ＤＲＡＭ１はその延在方向に沿って基準電圧(Ｖss)用、電源電圧(Ｖcc)用のそれ
ぞれの外部端子ＢＰを複数配置している。つまり、ＤＲＡＭ１は基準電圧(Ｖss)
、電源電圧(Ｖcc)のそれぞれの電源の供給が充分に行えるように構成されている
。【００２９】前記ＤＲＡＭ１の主面、つまり前記メモリセルアレイ及び周辺回路を配置した
表面上には、インナーリード３Ａを配置している。ＤＲＡＭ１とインナーリード
３Ａとの間には、絶縁テープ４を介在している。絶縁テープ４は、例えば熱硬化
性ポリイミド系樹脂膜で形成されている（詳細については後で説明する）。この
絶縁テープ４のＤＲＡＭ１側、インナーリード３Ａ側のそれぞれの表面には、接
着層(図示しない)が設けられている。接着層としては、例えばポリイミド系樹脂
を使用する。【００３０】この種の樹脂封止型パッケージ２は、ＤＲＡＭ１上にインナーリード３Ａを配
置したＬＯＣ構造を採用している。ＬＯＣ構造を採用する樹脂封止型パッケージ
２は、ＤＲＡＭ１の形状に規制されずにインナーリード３Ａを自由に引き回せる
ので、この引き回しに相当する分、サイズの大きなＤＲＡＭ１を封止することが
できる。つまり、ＬＯＣ構造を採用する樹脂封止型パッケージ２は、大容量化に
基づきＤＲＡＭ１のサイズが大型化しても、封止サイズ（パッケージサイズ）は
小さく抑えられるので、実装密度を高めることができる。【００３１】前記インナーリード３Ａはその一端側をアウターリード３Ｂと一体に構成して
いる。アウターリード３Ｂは、標準規格に基づき、それぞれに印加される信号が
規定され、番号が付されている。図１中、左端手前は１番端子、右端手前は１４
番端子である。右端後側（端子番号はインナーリード３Ａに示す）は１５番端子
、左端後側は図示していないが２８番端子である。つまり、この樹脂封止型パッ
ケージ２は１〜６番端子、９〜１４番端子、１５〜２０番端子、２３〜２８番端子の合計２４端子で構成されている。【００３２】前記１番端子は電源電圧Ｖcc端子である。前記電源電圧Ｖccは例えば回路の動
作電圧５[Ｖ]である。２番端子はデー夕入力信号端子(Ｄ)、３番端子は空き端子
、４番端子はライトイネーブル信号端子(Ｗ)、５番端子はロウアドレスストロー
ブ信号端子(ＲＥ)、６番端子はアドレス信号端子(Ａ₁₁)である。【００３３】９番端子はアドレス信号端子(Ａ₁₀)、１０番端子はアドレス信号端子(Ａ₀)、
１１番端子はアドレス信号端子(Ａ₁)、１２番端子はアドレス信号端子(Ａ₂)、１
３番端子はアドレス信号端子(Ａ₃)である。１４番端子は電源電圧Ｖcc端子であ
る。【００３４】１５番端子は基準電圧Ｖss端子である。前記基準電圧Ｖssは例えば回路の基準
電圧０[Ｖ]である。１６番端子はアドレス信号端子(Ａ₄)、１７番端子はアドレ
ス信号端子(Ａ₅)、１８番端子はアドレス信号端子(Ａ₆)、１９番端子はアドレス
信号端子(Ａ₇)、２０番端子はアドレス信号端子(Ａ₈)である。【００３５】２３番端子〜２８番端は図示していないが、２３番端子はアドレス信号端子(
Ａ₉)、２４番端子は空き端子、２５番端子はカラムアドレスストローブ信号端子
(ＣＥ)、２６番端子は空き端子、２７番端子はデータ出力信号端子、２８番端子
は基準電圧Ｖss端子である。【００３６】前記インナーリード３Ａの他端側は、ＤＲＡＭ１の長方形状のそれぞれの長辺
を横切り、ＤＲＡＭ１の中央側に引き伸ばされている。インナーリード３Ａの他
端側の先端はボンディングワイヤ５を介在させてＤＲＡＭ１の中央部分に配列さ
れたボンディングパッド(外部端子)ＢＰに接続されている。前記ボンディングワ
イヤ５は金(Ａｕ)ワイヤを使用する。また、ボンディングワイヤ５としては、銅
(Ｃｕ)ワイヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等を使用し
てもよい。ボンディングワイヤ５は熱圧着に超音波振動を併用したボンディング
法によりボンディングされている。【００３７】前記インナーリード３Ａのうち１番端子、１４番端子のそれぞれのインナーリ
ード(Ｖcc)３Ａは、一体に構成され、ＤＲＡＭ１の中央部分をその長辺に平行に
引き伸ばされている（このインナーリード(Ｖcc)３Ａは共用インナーリード又は
バスバーインナーリードと言われている）。同様に、１５番端子、２８番端子の
それぞれのインナーリード(Ｖss)３Ａは、一体に構成され、ＤＲＡＭ１の中央部
分をその長辺に平行に引き伸ばされている（このインナーリード(Ｖss)３Ａは共用インナーリード又はバスバーインナーリードと言われている）。インナーリー
ド(Ｖcc)３Ａ、インナーリード(Ｖss)３Ａのそれぞれは、その他のインナーリー
ド３Ａ(信号用インナーリード３Ａ₁)の他端側の先端で規定された領域内におい
て平行に延在させている。このインナーリード(Ｖcc)３Ａ、インナーリード(Ｖs
s)３ＡのそれぞれはＤＲＡＭ１の主面のどの位置においても電源電圧Ｖcc、基準
電圧Ｖssを供給することができるように構成されている。つまり、この樹脂封止
型半導体装置は、電源ノイズを吸収し易く構成され、ＤＲＡＭ１の動作速度の高
速化を図れるように構成されている。【００３８】前記ＤＲＡＭ１の長方形状の短辺側は、リードの切断成形時、樹脂封止型パッ
ケージ自体が落降しないように支持する封止樹脂部支持用リード３Ａ₂₁が設けら
れている。【００３９】また、前記ＤＲＡＭ１の長方形状の長辺側の中央部には信号引き出し用でない
ダミーリード３Ｃが設けられている。【００４０】前記アウターリード３Ｂ、封止樹脂部支持用リード３Ａ₂₁のそれぞれはリード
フレームから切断され又は成型されている。リードフレームは例えばＦｅ−Ｎｉ
（例えばＮｉ含有率４２又は５０[％]）合金、Ｃｕ等で形成されている。【００４１】前記ＤＲＡＭ１，ボンディングワイヤ５、インナーリード３Ａ、封止樹脂部支
持用リード３Ａ₂₁及びダミーリード３Ｃはモールド樹脂２Ａで封止されている。
モールド樹脂２Ａは、低応力化を図るために、フェノール系硬化剤、シリコーン
ゴム及びフィラーが添加されたエポキシ系樹脂を使用している。シリコーンゴム
はエポキシ系樹脂の弾性率を低下させる作用がある。フィラーは球形の酸化珪素
粒で形成されており、同様に熱膨張率を低下させる作用がある。また、パッケー
ジ２の所定位置にインデックスＩＤ（図１及び図２の左端に設けられた切り込み
）が設けられている。【００４２】次に、リードフレームの詳細について説明する。【００４３】本実施例のリードフレームは、図１及び図５（リードフレーム全体平面図）に
示すように、２０本の信号用インナーリード３Ａ₁と２本の共用インナーリード
３Ａ₂が設けられている。【００４４】前記共用インナーリード３Ａ₂の前記ＤＲＡＭ１の長方形状の長辺側の中央部
に相当する位置には信号引き出し用でないダミーリード３Ｃが設けられている。【００４５】また、信号用インナーリード３Ａ₁、共用インナーリード３Ａ₂及びダミーリー
ド３Ｃは、それぞれ等間隔に配置されている。【００４６】このようにインナーリード３Ａを等間隔に配置することにより、特別に広い空
間が形成されないので、ＤＲＡＭ１の主面と絶縁テープ４との接着面にボイドの
発生を防止することができる。【００４７】また、本実施例では、図５に示すように、櫛歯状の絶縁テープ４を用いている
ため、空間の大きさによるボイド発生はなくなる。また、ＤＲＡＭ１の主面と絶
縁性テープ４とインナーリード３Ａとの接着は、接着剤で接着する。また、接着
剤は、半導体チップ１の主面と絶縁テープ４との接着には用いないで、絶縁テー
プ４とインナーリード３Ａとの接着にのみ使用してもよい。【００４８】本実施例では、図５に示すように、ＤＲＡＭ１の主面と絶縁テープ４との接着
の前に、櫛歯状の絶縁テープからなる絶縁テープ４とインナーリード３Ａとはあ
らかじめ位置合せして接着剤で接着しておく。あるいは、長方形の絶縁テープ４
とインナーリード３Ａとはあらかじめ接着剤で接着し、櫛歯状の絶縁テープ４に
切断してもよい。【００４９】また、前記樹脂封止型パッケージ自体が落降しないように支持する封止樹脂部
支持用リード３Ａ₂₁は、前記ＤＲＡＭ１の短辺側に位置するようにリードフレー
ム３に設けられている。これを使用することにより、ＤＲＡＭ１とインナーリー
ド３Ａと接着する際のＤＲＡＭ１の位置決めを容易にすることができる。【００５０】次に、リードフレーム３に絶縁テープ４を介在させて接着剤を用いて半導体チ
ップ１を接着固定する方法について簡単に説明する。【００５１】まず、図５に示すように、インナーリード３Ａ，共用インナーリード３Ａ₂，
封止樹脂部支持用リード３Ａ₂₁及びダミーリード３Ｃのそれぞれに対向する位置
の上に、絶縁テープ４をおらかじめ接着しておき、それをＤＲＡＭ１の主面の保
護膜２０（後で詳細に説明する）の所定の位置に位置合せして、リードフレーム
の絶縁テープ４側を接着剤により接着固定する。【００５２】前記リードフレーム３には、図６に示すように、櫛歯状の絶縁テープ４を接着
剤により接着されている。この櫛歯状の絶縁テープ４は、共用インナーリード３
Ａ₂及びインナーリード３Ａより少しはみ出した寸法になっている。そのはみ出し寸法は、例えば、２００〜４００μｍである。好ましい寸法は１００μｍ程度
である。このとき、インナーリード３Ａの寸法は４００μｍ程度である。【００５３】櫛歯状の絶縁テープ４の櫛歯方向の寸法は、図７に示すように、共用インナー
リード３Ａ₂の外側に少しはみ出した点Ａから信号用インナーリード３Ａ₁とＤＲ
ＡＭ１との接着端部より少しはみ出した点Ｂまでの長さである。例えば、図７に
示すように、接着剤がはみ出してもボンディングワイヤ５にショートしない程度
の寸法は、３００〜２０００μｍ（好ましい寸法：７００μｍ）、共用インナ
ーリード３Ａ₂側の絶縁テープ４のはみ出し寸法は、１０〜２００μｍ（好ま
しい寸法：１００μｍ）、ワイヤボンディングに必要な寸法は、２００〜６０
０μｍ（好ましい寸法：４００μｍ）、インナーリード間リークの寸法は、１
００〜５００μｍ（好ましい寸法：３００μｍ）、ワイヤボンディングエリアダ
ウンセット必要寸法は、２００〜１０００μｍ（好ましい寸法：５００μｍ）
、信号用インナーリード３Ａ₁側の絶縁テープ４のはみ出し寸法は、１０〜２
００μｍ（好ましい寸法：１００μｍ）である。この櫛歯状の絶縁テープ４の櫛
歯方向の寸法は、半導体装置の種類によって異なるが、できるだけ小さい（細い
）方が応力を低減できるので好ましい。【００５４】このように、インナーリード３Ａから少しはみ出すように絶縁テープ４を設け
ることにより、封止樹脂（レジン）と接着剤との接着が強力なので、封止樹脂と
他の部材間の剥離の進展を防止することができる。温度サイクル時のクラック発
生を回避することができる。また、インナーリード３ＡとＤＲＡＭ１との狭い空
間にボイドを発生するのを防止することができるので、半導体装置の信頼性を向
上することができる。【００５５】また、図８に示すように、前記ＤＲＡＭ１の主面上パッシベーション膜（ＰＳ
ｉＮ等）の上にポリイミド系樹脂からなる保護膜２０が設けられ、その上に前記
絶縁テープ４が設けられている。この保護膜２０の膜厚は１０μｍ程度である。
ＤＲＡＭ１のシリコンウエハの熱膨張係数は３×１０^-6／℃であり、絶縁テープ
４のポリイミド系樹脂の熱膨張係数は１０〜７０×１０^-6／℃である。前記保護
膜２０の熱膨張係数は、ポリイミド系樹脂を用いているので、１０〜７０×１０
^-6／℃である。【００５６】ここで、前記保護膜２０は、ＤＲＡＭ１の熱膨張係数と、絶縁テープ４の熱膨
張係数との間の熱膨張係数の素材が好ましい。また、前記保護膜は、引張り強度
１２０ＭＰａ以上のものが好ましい。【００５７】このように構成することにより、次の効果を得ることができる。【００５８】ＤＲＡＭ１と絶縁テープ４との熱膨張係数差に起因する応力を保護膜２０が
吸収するので、ＤＲＡＭ１の表面の破壊を防止することができる。例えば、この
保護膜２０が介在していない場合、ＤＲＡＭ１と絶縁テープ４との熱応力差が絶
縁テープ４の端部下のパッシベーション膜に引張り応力が作用し、ＤＲＡＭ１上
の集積回路部にクラックが発生するが、この保護膜２０が介在すると、前記パッ
シベーション膜の表面に圧縮応力を発生させるため、ＤＲＡＭ１の表面にクラッ
クが発生するのを防ぐことができる。【００５９】封止樹脂（レジン）中のフィラーによる回路の損傷を防止することができる
。【００６０】外部からのα線を遮へい（ソフトエラー防止）することができる。【００６１】前記絶縁テープ４は、図９に示すように、ほぼ５０μｍ程度のポリイミド系樹
脂からなる基板４Ａの両面に、ほぼ２５μｍ程度の接着剤４Ｂからなっている。
この絶縁テープ４の厚さが、厚すぎると温度サイクルによる応力が大きくなり、
封止樹脂（レジン）にクラックを発生する。また、薄いと静電容量が大きくなり
すぎる。また、ＤＲＡＭ１への影響が大きくなり、最悪の時はクラック発生する
。したがって、絶縁テープ４の厚さは適切なものとすることが必要である。【００６２】以上の説明からわかるように、本実施例によれば、前記絶縁テープ４は、ほぼ
５０μｍ程度のポリイミド系樹脂からなる基板４Ａの両面に、ほぼ２５μｍ程度
の接着剤４Ｂを施して絶縁テープ４の厚さを適切な厚さにすることにより、温度
サイクルによる応力が吸収し得る程度のもとなり、封止樹脂（レジン）２Ａ及び
ＤＲＡＭ１にそれぞれクラックを発生するのを防止することができ、半導体装置
の信頼性を向上することができる。また、絶縁テープ４に依存する静電容量も適
切なものにすることができる。【００６３】以上、本発明を実施例にもとづき具体的に説明したが、本発明は、前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能で
あることは言うまでもない。【００６４】【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単
に説明すれば、下記のとおりである。【００６５】（１）半導体チップと絶縁テープとの熱膨張係数差に起因する応力を保護膜が
吸収するので、半導体チップの表面の破壊を防止することができる。【００６６】（２）封止樹脂中のフィラーによる回路の損傷を防止することができる。【００６７】（３）外部からのα線を遮へい（ソフトエラー防止）することができる。

【図面の簡単な説明】【図１】本発明の実施例であるＤＲＡＭを封止する樹脂封止型半導体装置の
部分断面斜視図、【図２】図１の平面図、【図３】図２のイ−イ線で切った断面図、【図４】本実施例のリ−ドフレ−ムの全体平面図、【図５】図１に示す半導体チップ，絶縁テープ，リ−ドフレ−ムの関係を示
す組立展開図、【図６】図１に示す絶縁テープとリ−ドフレ−ムの寸法関係を示す一部平面
図、【図７】図１に示すボンディングワイヤ，絶縁テープ，リ−ドフレ−ムの位
置関係を示す一部断面図、【図８】図２の一部拡大図、【図９】本実施例の半導体チップの主面上に設けられた保護膜を説明するた
めの図、【図１０】従来技術の問題点を説明するための図、【図１１】従来技術の問題点を説明するための図、【図１２】従来技術の問題点を説明するための図、【符号の説明】１…ＤＲＡＭ、２…樹脂封止型パッケ−ジ、２Ａ…封止樹脂、３…リ−ドフレ
−ム、３Ａ…インナ−リ−ド、３Ａ₁…信号用インナ−リ−ド、３Ａ₂…共用イン
ナ−リ−ド、３Ａ₂₁…封止樹脂支持用リ−ド、３Ｂ…アウタ−リ−ド、３Ｃ…ダ
ミーリード、４…絶縁性テープ、５…ボンディングワイヤ、１１Ａ、１１Ｂ、１
１Ｃ、１１Ｄ…メモリセルアレイ。

Claims

【特許請求の範囲】【請求項１】半導体チップの回路形成面上に、複数の信号用インナーリード
が、前記半導体チップと電気的に絶縁する絶縁テープを介在して接着され、かつ
それらが樹脂封止体によって封止されてなる半導体装置において、前記絶縁テー
プは前記複数の信号用インナーリードの下に櫛歯状に形成され、更に前記絶縁テ
ープと前記半導体チップとの間に保護膜が設けられ、この保護膜は、引っ張り強
度１２０ＭＰａ以上で、かつ熱膨張係数が半導体チップの熱膨張係数と絶縁テー
プの熱膨張係数との間となるものであることを特徴とする半導体装置。【請求項２】前記保護膜ならびに前記絶縁テープは、ポリイミド系樹脂より
なることを特徴とする請求項１に記載の半導体装置。