JP2556076B2

JP2556076B2 - 直流アーク溶接電源装置

Info

Publication number: JP2556076B2
Application number: JP62329342A
Authority: JP
Inventors: 晃新田
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 1987-12-24
Filing date: 1987-12-24
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPH01170581A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、消耗性電極を用いるアーク溶接に使用する
のに適した直流アーク溶接電源装置であり、特に溶液中
に短絡とアーク発生とをくりかえす短絡移行式アーク溶
接に適した装置に関するものである。

〔従来の技術〕

直流アーク溶接用電源としては溶接性能をより向上さ
せるために出力電流を高速で制御する必要がある。この
目的を達成するために最近直流電源をスイッチング素子
によってON−OFF制御し、一旦高周波交流に変換した後
に整流したり、高速スイッチングによりチョッパ制御し
変圧器を介して整流して直流出力を得るものが提案され
ている。

第10図はこれらの一種であるフオワードコンバータ方
式の従来の装置の例を示す接続図である。同図において
101は直流電源であり、通常は商用交流電源を整流して
直流出力側にコンデンサを並列接続して平滑している。
102a,102bは変圧器の１次巻線103pと直列に接続された
スイッチング用トランジスタであり、104a,104bはこの
スイッチングトランジスタ102aまたは102bと変圧器の１
次巻線103pとの各直列回路に並列に接続されたダイオー
ドであり、その極性は図示のように各トランジスタ102
a,102bの導通方向とは逆の極性に定められている。103
は変圧器であり、前述の一次巻線103pおよび二次巻線10
3sを有しており、トランジスタ102a,102bのON−OFFの周
波数に適した特性のものである。105は出力整流用ダイ
オード、106はトランジスタ102a,102bがOFFとなつたと
きに出力電流を持続し平滑するための還流用ダイオー
ド、107は還流用ダイオード106とともに出力平滑回路を
構成する直流リアクトルである。108は図示しない送給
機構によつて送給される消耗性の電極、109は被溶接物
であり、110は溶接アークを示す。また111はトランジス
タ102a,102bをON−OFF制御して所望の出力を得るための
制御回路であり、公知のPWM（パルス幅）制御回路が使
用される。

同図の装置において、制御回路111から所定のデユー
ティのパルス列がトランジスタ102a,102bに供給される
と各トランジスタはその都度導通し、直流電源101から
変圧器103の一次巻線103pに電流が流れる。変圧器103の
一次・二次巻線の極性を図中・印のようにしておくと一
次巻線103pに流れる電流によつてダイオード105,直流リ
アクトル107,電極108,被溶接物109,変圧器103の二次巻
線103sの順路で電流が流れて次第に増加してゆくととも
にリアクトル107には電磁エネルギーが蓄えられてゆ
く。トランジスタ102a,102bが遮断するとリアクトル107
に蓄えられていた電極エネルギーは還流ダイオード106
を通して電極108および被溶接物109に供給されて溶接電
流が継続する。このとき変圧器103の一次巻線103pには
先と同方向の減衰する電流がダイオード104a,直流電源1
01,ダイオード104b一次巻線103pの順路で流れて先のト
ランジスタ導通期間中に変圧器103の鉄心に発生した磁
束をリセツトする。このように動作する第10図の従来装
置はトランジスタ102a,102b,変圧器103,ダイオード104
a,104b,105,106からなるフオワードコンバータによつて
構成されたDC/DC変換回路であり、トランジスタの動作
周波数を高くすることによつて、出力の制御をきめ細か
く高速に行わんとするものである。

〔発明が解決しようとする問題点〕

上記の従来装置を消耗性電極を用いたアーク溶接に用
いるときには次のような問題点がある。

消耗性電極を用いるアーク溶接においては、溶接のス
タート時および溶接中において電極と被溶接物とが短絡
することがある。このとき短絡部は電源からの出力電流
により加熱溶融されるとともに供給される電流によるピ
ンチ力によつて細く絞られ、ついには短絡部が破断し、
アークに移行する。この短絡現象は、消耗性電極を用い
るアーク溶接においては、頻繁に発生するものであり、
特に、比較的低い出力電圧と電流とを用いて行う短絡移
行式アーク溶接と呼ばれる溶接法においては、１分間に
数10回ないし100数10回の頻度で発生する。この短絡移
行式アーク溶接法は、アークの発生中に消耗電極の先端
に次第に溶滴が生長し、これがついには被溶接物に接触
・短絡する。このとき溶融金属の表面張力によつて溶滴
の大部分が被溶接物側に移行するが残りは短絡のために
増加した大きな溶接電流によるピンチ効果によつて溶滴
が強く絞られる結果、短絡部が切断されてアークが再生
される工程をくりかえすものである。第11図は、第10図
の装置を用いて消耗性電極を用いたアーク溶接を行う場
合の様子を説明するために、フオワードコンバータの動
作、溶接電圧、電流の各波形を溶接部の状態とともに模
式的に示した図である。同図において、（ａ）は第10図
のフオワードコンバータの動作・停止の状態を示し、
（ｂ）は溶接電圧（電極108と被溶接物109との間の電
圧）Va,（ｃ）は溶接電流Iaを示し、また（ｄ）は各時
刻における電極108,被溶接物109および溶接アーク110の
相互関係を示す。第10図および第11図において制御回路
111は図示しない短絡検出回路からの出力を受けて短絡
解消・アーク再生後から溶接電流が一定値まで低下する
までの間（第11図（ｂ）のt₂〜t₃の間）は、トランジス
タ102a,102bを完全に遮断し他の期間は短絡発生中を含
めて所定のデユーテイでON−OFFをくりかえすように構
成されているものとする。いま第11図（ａ）のようにON
時間ton,OFF時間toff,デユテイｄ＝ton/（ton＋toff）
でトランジスタ102a,102bがON−OFFをくりかえし、変圧
器103にて適当に降圧された後にダイオード105,106,直
流リアクトル107にて平滑されて直流出力が電極108と被
溶接物109とに供給されて溶接アーク110が発生している
状態（第11図（ｄ）の（イ））において、時刻t₁にて電
極108の先端が被溶接物109に短絡すると溶接電圧が略零
にまで低下する。このために溶接電流は急速に増加し、
この大きな電流によつて電極108の先端の短絡している
溶滴部分は強く絞られて細くなり、時刻t₂でこれが破断
してアークが再生する。このアーク再生を検知して制御
回路111は出力を停止し、トランジスタ102a,102bを継続
してOFF状態とする。この結果直流電源101からの電力の
供給はなくなる。しかし直流リアクトル107のために溶
接電流Ioは急には零になれず、直流リアクトル107,電極
108,溶接アーク110,被溶接物109,還流ダイオード106の
回路を通して流れつづける。このように溶接アーク110
に供給される電力は先の短絡期間中に直流リアクトルに
蓄えられた電磁エネルギーによつて賄われる。

溶接アーク110によつてこの蓄積エネルギーが消費さ
れるに従つて溶接電流Ioは次第に低下してゆき、時刻t₃
において溶接電流が一定値以下になると、制御回路111
は再びトランジスタ102a,102bのON,OFFを所定のデユー
テイでくりかえす信号を出力し、DC/DC変換動作が回復
する。

第10図の従来装置は上記のように動作し、その出力電
流の変化は主として直流リアクトル107のインダクタン
スによつて左右される。

しかるに本発明で対象とする消耗性電極式アーク溶接
においては短絡の発生時および短絡が解消してアークが
再生するときの両時点において要求される溶接電流の変
化の速度が異なり、それぞれに適値がある。

即ち短絡が解消してアークが再生するときは細くくび
れた短絡部が破断するときであるために、電流が大きい
ままアークに移行すると溶融部分が過熱されて第11図
（ｄ）の（ハ）のようにスパツタとなつて飛散する率が
高くなる。このためにアークが再生する瞬間はできるだ
け急速に電流を低下させることが必要である。このため
に従来は直流リアクトル107のインダクタンスをできる
だけ小さな値にすることによつて達成しようとしてい
た。しかし直流リアクトルのインダクタンスを小さくす
ると平滑効果が劣るのでDC/DC変換回路の動作周波数を
これに見合うだけ高くしなければならず、このためには
高速のスイツチング素子を必要とし、かつスイツチング
頻度の増加分だけスイツチング損失が増加するのでコス
トアツプとともに効率の低下につながる。さらに直流リ
アクトルのインダクタンスを小さくすると短絡発生時の
出力電流の上昇速度も大となる。この短絡発生時の溶接
電流の上昇速度が大きすぎるとスイツチング素子（第10
図のトランジスタ102a,102b）およびダイオード105,106
の電流容量に余裕が必要となるばかりでなく、短絡部が
急激に加熱されるために加熱，沸湯し、爆飛即ちスパツ
タの発生が増加するので溶接性の面からも好ましくな
い。このために適当な電流増加の時定数を得るためには
ある程度の大きさのインダクタンスが必要となる。

第12図は短絡移行アーク溶接において短絡からアーク
に移行するときの現象を説明するための等価回路であ
る。同図においてｅは電流源でありスイツチＳとともに
第10図の例におけるダイオード105より左側のDC/DC変換
回路に相当する。Ｄは還流用ダイオード、Ｌは直流リア
クトルでありそれぞれ第10図の還流ダイオード106およ
び直流リアクトル107に相当する。Rwは溶接アーク、電
極、接続ケーブル、被溶接物等を含む溶接回路の抵抗成
分、Eaは溶接アーク部の電圧降下のうちの略定電圧成分
に相当する電圧を示す。同図において、短絡中に電流源
ｅからIpの電流が流れていたときに時刻ｔ＝０で短絡が
解消してアークが発生し、これを検知してスイツチＳが
聞いたとする。このとき電流ｉは直流リアクトルＬに蓄
積されたエネルギーにより直流リアクトルL,抵抗成分R
w,電圧降下Ea,還流ダイオードＤを巡る回路を流れ続け
る。このとき回路には還流ダイオードＤの電圧降下を無
視するとの式が成りたつ。（但し（１）式においてＬは直流リア
クトルＬのインダクタンス、Rwは抵抗成分Rwの抵抗値、
Eaは溶接アークの定電圧成分Ea,iは循環電流ｉの値であ
る。）そしてアーク再生の瞬間であるｔ＝０においては
ｉ＝Ipであるから（１）式よりｉを求めるとが得られる。それ故、電流は初期値Ipからに向つて時定数L/Rwで指数関数状に減少する電流とな
る。（但し電流ｉが零に近づくとアークが維持できなく
なつて消滅するので（２）式はそれまでの範囲で成立す
る。）したがつてアーク再生後の電流変化は直流リアクトル
のインダクタンスによつて定まる。そして前述のように
この直流リアクトルのインダクタンスはコストおよび溶
接性の両面からあまり小さくできない。さらに溶接回路
には電源装置の出力端子と溶接部までの間を数10mにも
及ぶ電力ケーブルにて接続することがあり、この長いケ
ーブルのインダクタンスも直流リアクトルのインダクタ
ンスに直列となつて加算されるので、全体の実質的なイ
ンダクタンスはさらに大きな値となる。

〔問題点を解決するための手段〕

本発明は、スイツチング素子を用いて直流電力を周波
数変換部を経て直流に再変換するDC/DC変換回路におい
て出力整流回路の還流回路をアーク再生時に一時的に遮
断する手段を設けることによつて上記従来装置の問題点
を解決したものである。

〔作用〕

本発明においては、アーク再生時にDC/DC変換回路の
出力回路に設けられた還流回路を一時遮断することによ
つて出力回路のリアクトルに蓄積された電磁エネルギー
をDC/DC変換回路を介して直流電源に回生し、出力電流
をこれによつて急速に減少させるようにしたものであ
る。

〔実施例〕

第１図は、本発明を２石式フオワードコンバータを用
いたDC/DC変換回路に適用したときの例を示す接続図で
ある。同図において１は交流電力源であり通常は三相ま
たは単相の商用交流電源である。２は交流電力源１を整
流して直流電力を得る整流回路であり、電力源１に対応
した公知の整流方式のものが用いられる。３は整流回路
２の出力を平滑するとともに後述する本発明の動作によ
つて回生される電力を蓄えるためのコンデンサであり、
整流回路２に含まれる場合は省略できる。この交流電力
源１、整流回路２およびコンデンサ３は直流電力源を構
成しており、この直流電力源としては図示のものの他に
直流発電機や蓄電池等の電力源を用いることができる。
4a,4bはスイツチング用トランジスタ、5a,5b,6a,6bはダ
イオード、７は変圧器であり一次巻線7pおよび二次巻線
7sを有する。ここでダイオード5aは図示のようにトラン
ジスタ4aと一次巻線7pとの直列回路に並列に逆極性で接
続され、ダイオード5bは同様にトランジスタ4bと一次巻
線7pとの直列回路に並列に接続されており、トランジス
タ4a,4b、ダイオード5a,5b、変圧器７はフオワードコン
バータを構成しており、その動作は第10図に示した従来
装置と同様である。6a,6bはトランジスタ4a,4bの逆電圧
保護用ダイオード、８は変圧器７の二次巻線7sの出力を
整流するためのダイオード、９はトランジスタ4a,4bがO
FFとなる期間において直流リアクトル12の蓄積エネルギ
ーを放出して出力電流を持続させるための還流ダイオー
ド（フライホイールダイオード）である。10は還流ダイ
オード９に直列に接続された自己消弧形のスイツチング
素子でありトランジスタが用いられる。11はトランジス
タ10の逆電圧保護用のダイオードであり、ダイオード6
a,6bと同様の機能を有する。12は直流リアクトルであり
還流回路を構成しているダイオード9,トランジスタ10と
ともに出力電流の平滑回路を構成している。13は分流器
や直流交流器などを利用した溶接電流（出力電流）検出
器であり、溶接電流に対応した電圧を出力する。14は溶
接電圧検出器であり、電極15と被溶接物16との間の電圧
を直接検出するのが理想的であるが、通常は溶接電源装
置の出力端子の電圧を検出している。17は溶接アーク、
18は出力電圧検出回路、19はトランジスタ4a,4bを出力
電圧設定回路18の設定値に応じてON−OFF制御する公知
のパルス幅制御部を有する第１の制御回路であり、外部
制御信号入力端子Ｃに供給される信号によつて起動・停
止する。20は基準電圧設定回路であり、その出力電圧Vr
は例えばアーク発生中の溶接電圧と短絡中の溶接電圧と
の中間の電圧に設定されている。21は溶接電圧検出器14
の出力Vaと基準電圧設定回路20の出力Vrと入力とし、両
入力信号の大小関係に応じて異なる論理信号、例えばVa
＞Vr（またはVa≧Vr）のときにハイレベルとなり、Va＜
Vr（またはVa≦Vr）のときにローレベルとなる信号s₁を
出力する第１の比較回路である。22は基準電流設定回路
であり通常のアーク発生中の溶接電流よりも若干高い値
に設定してある。23は溶接電流検出器13の出力Iaと基準
電流設定回路22の出力Irとを入力とし両入力信号の大小
関係に応じて異なる論理信号、例えばIa＞Ir（またはIa
≧Ir）のときにハイレベルとなり、Ia＜Ir（またはIa≦
Ir）のときにローレベルとなる信号s₃を出力する第２の
比較回路である。24は第１の比較回路21の出力s₁と第２
の比較回路23の出力s₃とを入力としIa＞Ir（またはIa≧
Ir）でかつVa＞Vr（またはVa≧Vr）のときにのみローレ
ベルとなり、他の状態のときにはハイレベルとなる信号
s₂を出力する第２の制御回路である。これらの第１の制
御回路および第２の制御回路の具体例は後に説明する。

次に第１図の実施例の動作を第２図の波形図によつて
説明する。第２図は第１図において図示を省略した溶接
起動指令が第１の制御回路19に供給されてアーク溶接を
実施中である状態における各部の波形を示す線図であ
る。同図において（ａ）は第１の制御回路19の出力電圧
s₅の波形、（ｂ）は溶接電圧検出器14の出力Vaの波形、
（ｃ）は溶接電流検出器13の出力Iaの波形、（ｄ）は第
１の比較回路21の出力s₁の波形、（ｅ）は第２の比較回
路23の出力s₃の波形、（ｆ）は第２の制御回路24の出力
s₂の波形をそれぞれ示してある。第１図に示した実施例
は、第10図に示した従来装置と同様の２石式フオワード
コンバータを主回路とするものであるが、還流ダイオー
ドに直列にスイツチング用トランジスタ10を設けるとと
もに、第１の比較回路21の出力s₁と第２の比較回路23の
出力s₃とが共にハイレベルの期間、即ち溶接電圧Vaが基
準電圧Vrより高くかつ溶接電流Iaが基準値Irよりも大き
いときにスイツチング用トランジスタ10およびフォワー
ドコンバータ部のトランジスタ4a,4bをすべて遮断する
ように動作する第２の制御回路24が設けてある。いま時
刻ｔ＝t₁の直前においては通常のアーク発生状態であ
り、溶接電圧Vaはアーク電圧を示しており、溶接電流Ia
も基準値Irよりも小さい。（基準値Irは前述のように通
常のアーク発生時の溶接電流Iaよりも若干高目に設定し
てある。）この状態では第２の制御回路24の出力s₂はハ
イレベル信号となつている。このためにトランジスタ10
は導通しており、また第１の制御回路19のＣ端子の入力
s₂がハイレベルであるために動作状態であるのでトラン
ジスタ4a,4bは出力電圧設定回路18の設定値に対応した
デユーテイで導通・遮断をくりかえしており、第10図の
従来装置と同じ動作である。

次に時刻ｔ＝t₁において電極15の先端部が被溶接物16
に短絡したとすると、溶接電圧は略零まで低下し、Va＜
Vrとなるので第１の比較回路21はこの電圧低下を受けて
出力信号s₁がローレベルとなる。このとき出力電流は短
絡によつて負荷のインピーダンスが急減したために直流
リアクトル12のインダクタンスＬと出力回路の抵抗成分
Rwとによつて定まる時定数L/Rwにしたがつて増加し、ま
もなく基準電流設定回路22の設定値Irを超える。しかし
信号s₁がローレベルのために第２の制御回路24の出力s₂
はハイレベルのままである。この電流の増加によつて電
極15の先端が加熱され溶融が促進されるとともに高電流
によつて溶接部に作用するピンチ力によつて細く絞られ
て、やがて時刻ｔ＝t₂において短絡状態が解消される。
この結果、電流は急激に減少しようとするが直流リアク
トル12のインダクタンスの存在によつて急変できず、先
の短絡期間中に流れていた電流Ipが維持されるように電
極15と被溶接物16との間に高電圧が発生し両者間に溶接
アーク17が再生する。このアーク再生の直後においては
溶接電流は短絡期間最後の電流Ipに近い値の高電流であ
り、基準電流設定回路22の設定値Irよりもはるかに高い
値である。また溶接電圧Vaもこの高電流アークに対応す
る高い電圧であるので第１の比較器21および第２の比較
器23の各出力s₁,s₃はともにハイレベルとなる。この結
果第２の制御回路24の出力s₂はローレベルに反転し、ト
ランジスタ10を遮断する。このローレベル信号s₂はまた
第１の制御回路19のＣ端子にも供給されているのでトラ
ンジスタ4a,4bの周期的な導通も強制的に中断される。
各トランジスタの遮断によつて直流リアクトル12に蓄え
られていた電磁エネルギーは電極15、溶接アーク17、被
溶接物16、変圧器７の２次巻線7s、ダイオード８を巡る
経路を通つて放出されることになる。この経路を流れる
電流によつて変圧器７の一次巻線7pには電圧が誘起さ
れ、この電圧が整流回路２の出力電圧よりも高くなると
一次巻線7p,ダイオード5a,コンデンサ3,ダイオード5b,
一次巻線7pの経路を通つて電流が流れて直流リアクトル
12の蓄積エネルギーが変圧器７を介して電源側に回生さ
れることになる。電力の回生にしたがつて溶接電流Iaが
低下してゆき時刻ｔ＝t₃において電流が基準電流設定回
路22の設定値Irを下廻ると第２の比較回路23の出力s₃が
ローレベルとなるので第２の制御回路21の出力s₂は再び
ハイレベルに反転する。この結果トランジスタ10は導通
してダイオード９による還流回路が完成し、また第１の
制御回路19もＣ端子にハイレベル信号s₂を受けるので動
作を再開しトランジスタ4a,4bは出力電圧設定器18の設
定値に対応したデユーテイにて導通・遮断がくりかえさ
れ、時刻ｔ＝t₁以前の状態に戻る。

次に短絡解消直後から出力電流が低下してIa＜Irとな
る時刻t₂からt₃までの動作について詳細に説明する。短
絡解消からアークの再生時における第１図の装置は第３
図のような等価回路に表わされる。第３図においてｅは
直流電源であり短絡中の電流供給源である。Ｄはダイオ
ード、Ｌは直流リアクトル、Rwは溶接回路の抵抗成分、
Eaは溶接アーク相当の直流電圧、Vsは変圧器７の２次巻
線7sの誘起電圧にそれぞれ相当し、Swは第２の制御回路
の動作によつて短絡中は図の（ａ）の位置にあり短絡解
消により（ｂ）の位置に切りかえられるものである。短
絡期間の末期には電源ｅからSwを通して電流Ipがダイオ
ードＤ、直流リアクトルＬ、抵抗成分Rw、アークEaの経
路を経て電流が流れ、この電流Ipによつて直流リアクト
ルＬには電磁エネルギーが蓄積されている。この状態で
短絡が解消すると第２の制御回路24の出力s₂がローレベ
ルとなるのでトランジスタ10が遮断するとともに第１の
制御回路19の出力s₅も中断されるのでトランジスタ4a,4
bも遮断となる。この状態は第３図においてSwが図の
（ａ）側から（ｂ）側に切りかわつたのと同様である。
このとき直流リアクトルＬはその直前に流れていた直流
Ipを維持すべく起電力Ｌ・di/dtを発生し、この起電力
によつて直流リアクトルＬ、抵抗Rw、アークEa、電流V
s,Sw、ダイオードＤの経路に電流が流れることになる。
このとき回路にはなる式が成り立つ。（但し、Ｌ、Rw、Ea、Vsはそれぞれ
直流リアクトルＬのインダクタンス、溶接回路の抵抗成
分Rwの抵抗値、溶接アークEa相当の電圧、変圧器７の二
次巻線7sの２次電圧値を示すものとする）。ここで時刻
ｔ＝０においてアークが再生したとすると、このときの
電流ｉは短絡期間の電流値の最終値Ipに等しいから
（３）式を解くととなる。この電流は初期値をIpとし時定数でに向つて減少する電流である。

この電流変化を示すと第４図のようになる。第４図は
縦軸にアーク再生後における電流値、横軸にアーク再生
後の経過時間を示してある。また図中（Ａ）は第３図の
等価回路にて示される本発明の電流変化の様子を示し、
Ｂは比較のために示した第12図の等価回路で示される第
10図の従来装置における電流変化の様子を示してある。
両者とも電流は破線で示した負の範囲までは変化し得な
いので図の実線部分のみが実際の電流変化領域である。

同図から判るようにアーク再生時における電流変化は
本発明においても時定数がL/Rwであるがその最終値が第
10図の従来装置においては−Ea/Rwであるのに対して本
発明では−（Ea＋Vs）/Rwであるところに大きな差があ
る。そしてこのVsはDC/DC変換回路の変圧器の出力のピ
ーク値であるので通常アーク電圧Vaよりも高く、特に第
１図に示したようなフオワードコンバータを用いるとき
は２倍以上にもなる。そのために電流ｉの減少速度は２
〜３倍またはそれ以上の極めて大きなものとなつて、ス
パツタの発生しない通常のアーク時の電流（Ia≦Ir）と
なるまでの時間が極めて短かくなる。

次に第１の制御回路19および第２の制御回路24の具体
的な実施例について説明する。

第５図は第２の制御回路24、第１の比較回路21、第２
の比較回路23、第１の制御回路19およびこれらに附属す
る回路を示してある。同図において191は発振器であり
所定の周波数の鋸歯状波を出力する。192は発振器191の
出力と出力電圧設定器18の出力とを入力とし出力電圧設
定器の出力に対応したデユーテイの矩形波信号を出力す
る公知のパルス幅変調器、193はANDゲート、194は増幅
器であり、これら発振器191、パルス幅変調器192、AND
ゲート193および増幅器194は第１の制御回路19を構成し
ており、その出力はDC/DC変換回路を構成するトランジ
スタ4a,4bの導通指令信号として各ベース回路に供給さ
れる。また241は第１の比較回路21の出力s₁および第２
の比較回路23の出力s₃を入力とし両信号がともにハイレ
ベル信号のときにローレベル信号を出力し他のときには
ハイレベル信号を出力するNANDゲートであり、第２の制
御回路24を構成している。第２の制御回路の出力s₂は第
１の制御回路のＣ端子および還流ダイオード９と直列に
接続されたトランジスタ10のベース回路に供給される。
この場合トランジスタ10のベース回路には必要があれば
出力信号s₂を増幅器を介して供給してもよい。また同図
においてTsは溶接指令スイツチであり、溶接中継続して
閉路されてハイレベル信号をANDゲート193に供給するも
のとする。

第５図の実施例の動作を第６図によつて説明する。第
６図（ａ）は溶接電圧Vaの波形であり、第１の比較回路
21の入力信号Vaである。（ｂ）は第１の比較回路21の出
力信号s₁でありアークの発生中のみハイレベル信号とな
つている。（ｃ）は溶接電流波形であり電流検出器13の
出力Iaを示す。（ｄ）は第２の比較回路23の出力信号s₃
の波形であり、電流検出器13の出力Iaが基準電流設定器
Irよりも大なる期間のみハイレベル信号となつている。
（ｅ）はNANDゲート241の出力信号即ち第２の制御回路2
4の出力信号s₂の波形であり、入力信号がすべてハイレ
ベルの期間のみをローレベル、即ちIa＞Ir（またはIa≧
Ir）でかつVa＞Vr（またはVa≧Vr）の期間のみローレベ
ルとなり、他の期間はハイレベルの信号となつている。
（ｆ）は（ｅ）のNANDゲート241の出力信号s₂のうちロ
ーレベルの期間の前後を時間軸を拡大して示した波形図
であり、（ｇ）はこの拡大された期間に対応するパルス
幅変調器の出力s₄を示し、（ｂ）はANDゲート193の出
力、即ち第１の制御回路19の出力s₅の波形であり、NAND
ゲート241の出力がローレベルの期間のみパルス幅変調
器192の出力s₄が遮断された信号となつている。第５
図、第６図においていま時刻ｔ＝t₁以前においてはアー
ク発生中であり、容接電圧Vaが基準値Vrよりも高いので
第１の比較回路21の出力s₁はハイレベルであり、このハ
イレベル信号はNAND回路241に供給される。このときア
ークが正常状態であり溶接電流Iaが基準電流設定器22の
設定値Irよりも低い値（Ia＜Ir）であれば第２の比較器
23の出力s₃はローレベルであり、NANDゲート241の出力
はハイレベルである。したがつてパルス幅変調器192の
出力パルスs₄はそのままANDゲート193および増幅器194
を経てトランジスタ4a,4bに供給される。一方このときN
ANDゲート241のハイレベル信号s₂はまたトランジスタ10
にも供給されてこれを導通させて第１図の接続図におけ
る還流回路が完成する。その結果出力電流は十分に平滑
されて脈動分の少ない直流電流となる。

次に時刻ｔ＝t₁において短絡が発生して溶接電圧Vaが
基準電圧Vrよりも低下すると第１の比較回路21の出力信
号s₁がローレベルとなるのでNANDゲート241は他の入力
信号、即ち第２の比較回路23の出力信号s₃のレベルにか
かわらずハイレベル信号を出力しつづける。このために
トランジスタ4a,4bおよび10は時刻ｔ＝t₁以前と同じ動
作をつづけ、出力電流は時定数L/Rwにしたがつて基準電
流設定器の設定値Irを上廻る値まで増加してゆく。出力
電流の増加によつて短絡部が解消すると溶接電圧は急に
上昇しVa＞Vrとなるので第１の比較回路21の出力s₁は反
転してハイレベルとなる。この時刻ｔ＝t₂の直前におい
ては出力電流が大きくかつ第１図に示したように出力回
路には直流リアクトルによるインダクタンスが存在する
ために短絡が解消しても急には減少し得ない。このため
に電流検出器13の出力IaはIrよりも大きく、このために
第２の比較器23の出力s₃はハイレベルである。NANDゲー
ト241は両入力信号がハイレベルとなるためにローレベ
ル出力に反転してANDゲート193を閉じてトランジスタ4
a,4bをパルス幅変調器192の出力の如何にかかわらず遮
断状態とすると同時にトランジスタ10も遮断する。この
結果第１図にて説明したように直流リアクトルに蓄えら
れた電磁エネルギーは還流回路が遮断されたために変圧
器７およびダイオード5a,5bを介して電源側に回生され
ることになつて出力電流Iaは急速に減少する。出力電流
Iaが基準電流設定器の設定値Irよりも低く（Ia＜Ir）な
る時刻ｔ＝t₃以降になると第２の比較回路23の出力s₃は
再びローレベルに反転するために、NANDゲート241は第
１の比較回路21の出力のレベルの如何にかかわらずハイ
レベル信号となつてもとの時刻ｔ＝t₁の直前の状態に戻
る。

第５図の回路は、上記のように動作するので、結局、
還流回路に直列に接続されたトランジスタは、アーク発
生中であつてかつ溶接電流が基準値より大なる期間（第
６図の時刻t₂からt₃の間）のみ遮断され、他の期間は導
通状態となる。またDC/DC変換回路も還流回路が遮断さ
れている期間は動作を停止していることになる。

なお第５図においては、第２の制御回路24の出力信号
s₂（即ちDC/DC変換回路の動作可能信号）をANDゲート19
3の入力信号の１つとしてパルス幅変調器の出力信号を
開閉するようにしたが、この信号s₂の供給点は図示の例
に限るものではなく、他の位置、例えば出力電圧設定器
18の出力を開閉する信号として、あるいはパルス幅変調
器の動作そのものを起動・停止する信号として供給して
もよいのはもちろんである。

さらに第１および第２の比較回路や第２の制御回路
は、例に示したものの他に他の論理素子を組合せて同様
の機能を得るようにしてもよい。

またDC/DC変換回路は第１図のような２石式フオワー
ドコンバータ式のものに限らず、他の方式のものでもよ
く、出力整流回路の還流回路を遮断したときに直流リア
クトルの蓄積エネルギーを電源側へ回生する回路を有す
るものであればよい。

第７図はDC/DC変換回路にブリツジ式インバータを用
いたときの実施例を示す接続部である。同図において
は、トランジスタ4a〜4dとこれらにそれぞれ逆並列に接
続されたダイオード6a〜6dとによつてブリツジ式インバ
ータを構成しており、このインバータの交流出力をセン
タータツプを有する２次巻線を有する変圧器７を介して
ダイオード8a,8bからなるセンタータツプ式両波整流回
路にて直流に変換している。またダイオード8bに直列に
トランジスタ10とダイオード11の逆並列回路を接続して
ある。また第１の制御回路19はトランジスタ4a,4bまた
は4c,4dをそれぞれ１組として出力電圧設定器18の設定
値に対応した導通時間幅で交互に導通−遮断をくりかえ
す公知のパルス幅制御式インバータ制御回路であり、Ｃ
端子入力がローレベルになると動作を停止するものであ
る。上記以外は第１図に示した実施例と同機能のものに
同符号を付してある。

同図において、電極15と被溶接物16との間に通常の溶
接アーク17が発生しており、そのときの電流も基準電流
設定器22の設定値Irよりも小さい値のときには第２の制
御回路24の出力s₂はハイレベルであり、トランジスタ10
は導通状態にあつて、ダイオード8a,8bによる両波整流
回路は完成されている。このときダイオード8aとダイオ
ード8bとは各ダイオードの導通期間直後の還流回路を構
成していることになり、第１の制御回路19から交互に出
力される信号s₅a,s₅bに応じてトランジスタ4a,4bおよび
トランジスタ4c,4dが導通する毎に変圧器７に発生する
交流出力を両波整流するとともに全トランジスタが遮断
状態の期間に還流回路を構成して直流リアクトル12とと
もに出力平滑作用を行つている。この状態は電極15が被
溶接物16に短絡してアークが消滅し、次にこれが解消す
るまでの期間継続することは第１図に示した実施例と同
様である。次に短絡状態からアークが再生し、かつその
ときの出力電流Iaが基準電流設定器22の設定値Irよりも
大きい期間においては、第２の制御回路24の出力s₂はロ
ーレベルとなつてトランジスタ10は遮断され、かつ第１
の制御回路19もＣ端子の入力がローレベルになるために
動作を中止するのでトランジスタ4a〜4dもすべて遮断状
態（インバータ停止状態）となる。このとき直流リアク
トル12の保有する電磁エネルギーは電極15、アーク17、
被溶接物16、変圧器７の二次巻線7s、ダイオード8aの経
路を経て放出されることになる。この電流によつて変圧
器７の一次巻線7pには電圧が誘起されて、この誘起電圧
がコンデンサ３の端子電圧を超えた時点で変圧器７の一
次巻線7p、ダイオード6a、コンデンサ３、ダイオード6
b、変圧器の一次巻線7pの経路を経て電流が流れて、直
流リアクトルの蓄積エネルギーの一部が電源側に回生さ
れる。したがつて同図の例においては、トランジスタ4
a,4bにそれぞれ逆並列に接続されたダイオード6a,6bが
電力回生回路となつている。なおこの場合、変圧器７は
回生電力によつて偏磁されるので、アークの再生後に電
流が低下して、インバータによるDC/DC変換の再開時に
は、トランジスタ6a,6b側から導通を開始するように第
１の制御回路19を構成しておくことが望ましい。

本発明はまた、第７図の実施例の他にセンタータツプ
式等他の方式のインバータ回路をDC/DC変換回路に用い
るものに対しても実施することが可能であることはもち
ろんである。ところで第１図ないし第７図の説明におい
ては、基準電圧設定器20の設定値を短絡時の溶接電圧と
アーク発生中の溶接電圧との中間程度の値として、還流
回路の遮断およびDC/DC変換回路の動作停止をアークの
再生によつて溶接電圧が急上昇したときから溶接電流が
基準値よりも低下するまでとしたが、本発明者はこれに
よつて種々実験したところ直流リアクトルのインダクタ
ンス値や他の回路要素の組合せによつてアーク再生時の
電流が比較的大きくなるときにはこれらの工夫によつて
も十分にスパツタの発生を防止しきれないときがあるこ
とを見出した。

次にこの理由を説明する。アーク溶接において短絡か
らアーク再生に至る過程は、先に第11図にて説明した通
り、アークによつて加熱溶融される結果、電極の先端に
は溶融球が発達し、また被溶接物には溶融金属のプール
が生成される。電極の先端の溶融球はやがて被溶接物の
プールに接触し、溶融球は表面張力によつてプール側に
移行するとともに短絡によつて増加する溶接電流による
ピンチ力によつて次第に細く絞られる。この細く絞られ
た溶融金属柱はさらに増大する溶接電流によつて絞られ
てついには破断しアークが再生する。このアーク再生の
直前の状態においては短絡部は極めて細く絞られてお
り、もし直流リアクトルのインダクタンスが小さいもの
を使用したときのように回路の時定数が比較的短かい
と、このときまでに電流が過大となつているので、この
細い短絡部に大電流が集中することになる。

この結果、短絡部は急激に加熱されて短絡部を構成し
ていた溶融金属柱が爆飛する、即ちスパツタとなつて飛
散することになる。

それ故、短絡時の電流が比較的大なる値になるような
回路定数の場合には、先に示した実施例のように、アー
クが再生した直後から電流を急速に低下させるようにし
たものでは、アーク再生後における大電流アークによる
スパツタの発生は防止できるものの、アーク再生の瞬間
に発生するスパツタの発生は防止できないことがある。

そこで本発明においてはさらに、基準電圧設定器20の
設定値Vrを先の説明より低い値、即ち、基準電圧Vrを短
絡発生中の溶接電圧の略最大値に設定し、短絡期間の末
期でアーク移行直前において還流回路を遮断しDC/DC変
換回路の動作を停止させる装置を提案する。

第８図は、短絡時の溶接電圧の変化を詳細に説明する
ため線図であり、上記のようにするときの基準電圧Vrの
設定可能範囲を同時に示してある。

同図において溶接電圧Vaは、短絡の発生直後は溶融金
属によつて形成されている短絡部分の断面積が大であ
り、かつ電流も比較的低い値であるので零近い値を示し
ている。しかし時間の経過とともに溶融金属柱は細くし
ぼられ、しかも電流が増加するために溶接電圧は除々に
上昇する。さらに時間が経過して短絡部が破断する直前
になると短絡部分は極端に細くなるために溶接電圧は急
上昇し、この直後に短絡部が破断してアークの高電圧に
まで跳躍する。そこで同図に斜線で示したように短絡期
間末期に電圧が異常上昇する範囲に基準電圧Vrの設定値
を定める。この電圧範囲は、短絡期間の前半における電
圧範囲の数倍に達するので、これらとは明確に区別でき
る範囲である。

上記のように基準電圧Vrをアーク発生時よりも低く、
かつ短絡初期の値よりも高い値に設定しておくことによ
つて、短絡が発生した後に電圧が急上昇しかつ未だアー
ク再生していない時期、即ちアーク再生の直前に第２の
制御回路がこれを検知して還流回路およびDC/DC変換回
路を遮断することになる。

第９図は、このように基準電圧Vrを定めたときの様子
を説明するための線図である。同図（ａ）ないし（ｆ）
は第２図の波形図（ａ）ないし（ｆ）とそれぞれ同じも
のを示している。同図から判るように第２の制御回路の
出力s₂は短絡の解消する直前にローレベルとなり、この
結果、還流回路が遮断されるとともにDC/DC変換回路も
動作を停止するので、電流はアークの再生の直前から減
少を始めることになる。したがつて短絡が解消してアー
クが再生する時にはすでに電流は相当低下しているので
スパツタの発生がさらに有効に防止できることになる。

〔発明の効果〕

以上のように、本発明の装置は、短絡の解消時の電流
を急速に減少させるものであるので、消耗性電極を用い
るアーク溶接、特に短絡とアーク発生とをくりかえす短
絡移行式アーク溶接に使用するときは、スパツタの発生
を極めて少量にすることができる。また、溶接回路のイ
ンダクタンスに蓄えられたエネルギーは直流電力源側に
回生されるので効率の向上が計れるものである。

また直流リアクトルのインダクタンスを小さくする必
要がないので、比較的低い周波数でDC/DC変換回路部を
動作させても出力電流の平滑が十分に行なわれることに
なる。このためにDC/DCコンバータ部を安価な低速のス
イツチング素子で構成することが可能となるばかりでな
く、スイツチング周波数の低下によつてスイツチング損
失も低減できるものである。さらに比較的大きなインダ
クタンスの直流リアクトルを用いることによつて、短絡
が発生したときの電流の上昇率が低く抑えられるので、
スイツチング素子や整流素子の電流容量の余裕を少なく
することができるようになつて、総合的に大幅なコスト
低減となるなど多くの利点を有するものである。

【図面の簡単な説明】

第１図は本発明の装置の実施例を示す接続図、第２図
（ａ）ないし（ｆ）は第１図の実施例の動作を説明する
ための各部の波形を示した線図、第３図は第１図の実施
例において短絡からアーク再生に移行する間の現象を説
明するための等価回路、第４図は短絡解消後の電流変化
の端子を説明するための線図、第５図は第２の制御回路
21の例を第１の制御回路19の例とともに示す接続図、第
６図（ａ）ないし（ｈ）は第５図の例の動作を説明する
ための線図、第７図は本発明の別の実施例を示す接続
図、第８図は短絡時の溶接電圧の変化の様子を説明する
ための線図、第９図は基準電圧の設定値を低くしたとき
の第１図の実施例の動作を説明するための線図、第10図
は従来の装置の例を示す接続図、第11図（ａ）ないし
（ｄ）は第10図の従来装置の動作を説明するための説明
図、第12図は第10図の従来装置の短絡解消からアーク再
生に至る間の現象を説明するための等価回路である。１……交流電源、２……整流回路、4a,4b,4c,4d,10……
スイツチング用トランジスタ、5a,5b,6a,6b,6c,6d,8a,8
b,11……ダイオード、７……変圧器、12……直流リアク
トル、13……溶接電流検出器、14……溶接電圧検出器、
18……溶接電圧検出回路、19……第１の制御回路、20…
…基準電圧設定回路、21……第１の比較回路、22……基
準電流設定回路、23……第２の比較回路、24……第２の
制御回路、191……発振器、192……パルス幅制御回路、
193……ANDゲート、241……NANDゲート

Claims

(57)【特許請求の範囲】

【請求項１】消耗性電極を溶接部に送給しながらアーク
溶接を行うための直流アーク溶接電源であって少なくと
もつぎの（ａ）ないし（ｍ）を備えた直流アーク溶接電
源装置。（ａ）直流電力源（ｂ）前記直流電力源の出力をスイッチングによって所
望の出力を得るDC/DC変換回路（ｃ）前記DC/DC変換回路の出力側に設けられた直流リ
アクトルおよび前記直流リアクトルと前記DC/DC変換回
路との間に設けられた還流回路とからなる出力平滑回路（ｄ）前記還流回路を遮断するためのスイッチング素子（ｅ）溶接電圧検出器（ｆ）基準電圧設定回路（ｇ）前記溶接電圧検出器の出力Vaと前記基準電圧設定
回路の出力Vrとを入力とし両入力信号の大小関係に応じ
て異なる論理信号を出力する第１の比較回路、（ｈ）溶接時に設定値に応じた周期とデューティとによ
って前記DC/DC変換回路のスイッチング素子をON−OFF制
御するための第１の制御回路、（ｉ）溶接電流検出器（ｊ）基準電流設定回路（ｋ）前記溶接電流検出器の出力Iaと前記基準電流設定
回路の出力Irとを入力とし両入力信号の大小関係に対応
して異なる論理信号を出力する第２の比較回路、（ｌ）前記第１の比較回路の出力S1と前記第２の比較回
路S2とを入力としVa＞Vr（またはVa≧Vr）でかつIa＞Ir
（またはIa≧Ir）のときのみ前記スイッチング素子によ
って前記還流回路を遮断するとともに前記第１の制御回
路の動作を停止させる第２の制御回路（ｍ）前記還流回路が前記スイッチング素子によって遮
断されたときに前記直流リアクトルを含む前記DC/DC変
換回路の出力側のインダクタンスに蓄積された電磁エネ
ルギーを前記直流電力源側に回生するための前記DC/DC
変換回路に設けられた回生回路、
【請求項２】前記DC/DC変換回路は、２個の直列接続さ
れたスイッチング用トランジスタと、前記２個のトラン
ジスタの中間に一次巻線が接続された変圧器と、前記変
圧器の二次巻線に接続された整流用ダイオードと、前記
トランジスタと前記変圧器の一次巻線との各直列回路に
それぞれ並列に接続された前記トランジスタとは逆極性
の２個の一次側ダイオードとから構成されたフォワード
コンバータであり、前記回生回路は前記フォワードコン
バータを構成する一次側ダイオードを兼用した特許請求
の範囲第１項に記載の直流アーク溶接電源装置。
【請求項３】前記基準電圧設定回路の出力Vrは、消耗性
電極が溶接部に短絡したときの溶接電圧とアーク発生中
の溶接電圧との中間の値に定められている特許請求の範
囲第１項に記載の直流アーク溶接電源装置。
【請求項４】前記基準電圧設定回路の出力Vrは、消耗性
電極が溶接部に短絡している期間中の溶接電圧のうちの
略最大電圧に近い値に定められている特許請求の範囲第
１項に記載の直流アーク溶接電源装置。