JPS6258825B2

JPS6258825B2 -

Info

Publication number: JPS6258825B2
Application number: JP1703879A
Authority: JP
Inventors: Seiji Takagi; Yoriaki Nishida; Katsumitsu Matsumoto
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-02-15
Filing date: 1979-02-15
Publication date: 1987-12-08
Also published as: JPS55109572A

Description

【発明の詳細な説明】本発明は、CO₂溶接・MIG溶接に代表される消
耗電極アーク溶接用電源装置に係るものであり、
溶接用電源装置に新しい出力制御機能を付加する
ことにより溶接性の改善を図ると共に、溶接アー
クの制御を可能にするようにしたものである。

消耗電極アーク溶接用電源装置としては通常、
定電圧特性のものが用いられ、最近は出力制御に
制御整流素子（サイリスタ）を用いる場合が多
い。

また、出力制御方式として、出力信号（電圧
値）を帰還制御し定電圧特性を得る場合と、単に
出力電圧値を指定制御する場合がある。しかし、
アーク溶接の場合、負荷状態は短絡とアークをく
りかえし行うため、短絡時における負荷電流の立
上りなどの短絡特性は大きく溶接作業性に影響を
与える。

このため、通常は出力回路中にインダクタンス
を設け、短絡特性の調整を行うことにより、作業
性の改善を図つている。しかし、実際溶接時にお
いては、採用する溶接電流・溶接速度・溶接姿勢
により、最適なインダクタンス量が異るが、平均
的使用状態に合わせてインダクタンス量を決定し
ている。これは、インダクタンス量の調整が容易
でないことと、重量が重く高価になるため実際的
にインダクタンス量が調整可能となつていないの
である。

本発明は、溶接作業に重要な影響を与える短絡
時の出力制御を電気的に行うことにより、適正な
溶接作業状態が容易に選択でき、かつ経済的な装
置を提供するものである。

以下本発明の消耗電極アーク溶接用電源装置の
基本回路構成を第１図に示す。図において、TR₁
は溶接用二重星型結線（ダブルスター結線）で構
成されたトランス、S₁，S₂，S₃，S₄，S₅，S₆は第
１群制御整流素子の各サイリスタ、K₁，G₁，
K₂，G₂，K₃，G₃，K₄，G₄，K₅，G₅，K₆，G₆は
それぞれのサイリスタのカソードとゲートを示
す。L₁は相間リアクトル、L₂は直流リアクトル
である。なおリアクトルL₂は削除してもかまわ
ない。１は溶接用消耗電極、２は溶接トーチ、３
はアーク発生部である。Q₁は第１群制御整流素
子を制御する第１の出力制御装置、S₇は第２の制
御整流素子でG₇とK₇はそのゲートとカソード、
C₁はコンデンサ、R₀は抵抗、Tr₁はスイツチング
素子で第１図の場合ではトランジスタである。P₁
は端子４と５からの出力の状態がアーク状態であ
るか、短絡状態であるかを検知し、その両状態の
信号出力をそれぞれ出力信号線６，７，８，９に
発生させる認識回路、前記出力信号線６，８は短
絡時を認識した出力信号線、同７，９はアーク時
を認識した出力信号線である。P₂は制御整流素子
S₇を短絡時に導通させる制御装置、P₃はアーク時
のみトランジスタTr₁のエミツタとコレクタを導
通させるための制御装置、Q₂は第２の出力制御
装置である。第１群制御整流素子は通常第１の出
力制御装置Q₁によつて決定される設定位相角で
働らいている。しかし第２の出力制御装置Q₂を
設置した時は、次のようになる。第２の出力制御
装置Q₂により短絡時は第１群制御整流素子の導
通角は第１の出力制御装置Q₁により設定された
所定の導通角より短絡の瞬時に短かくなり、漸次
導通角を第１の出力制御装置Q₁による設定値に
復帰させる。このようにして、短絡時の出力を低
下させる。またアーク区間中、アークになつた瞬
時に第１の出力制御装置Q₁による設定該導通角
より第２の出力制御装置Q₂により長い該導通角
にし漸次該導通角を第１の出力制御装置Q₁によ
る設定導通角に復帰させる。このようにしてアー
クになつた瞬時のみ出力は増大する。その後設定
出力値となる。

以上の出力制御の信号の流れを示したものが、
１０，１１である。１１は特にサイリスタS₁，
S₂，S₃，S₄，S₅，S₆のゲートを働らかせる信号群
である。またＵ，Ｖ，ＷはトランスTR₁の一次側
の三相入力部を示す。Ｘ，Ｙ点はリアクトルL₂
の両端を、Ｚ点はコンデンサC₁のアース側をそ
れぞれ示す。このＺ点は点Ｘ，Ｙの間のいずれの
点であつてもかまわない。

第２図は従来例に属するアーク電流電圧波形で
ある。これは半自動溶接に適正な電流電圧波形で
ある。その時の各時間t₁，t₂，t₃，t₄における電流
をI₁，I₂，I₃，I₄とする。この時のI₂，I₄はI₁とI₃に
比して非常に大なるものである。ところがこのよ
うな波形では全自動高速溶接は不可能である。そ
れはI₂，I₄がI₁，I₃に比して非常に大なるからであ
る。

本発明回路を用いれば、第３図の電流波形のよ
うに単にリアクトルL₂を極大にすることなく、
かつリアクトルL₂がなくても可能となる。第３
図でt₅，t₆，t₇，t₈各時間に対応する電流をI₅，
I₆，I₇，I₈としている。I₆，I₈はI₂，I₄に比して非
常に小さい。このようにI₆，I₈が小さい時は高速
度の溶接が可能である。

この理由は以下のように第１図で説明可能であ
る。すなわち短絡時は第２の制御整流素子S₇が導
通し、コンデンサC₁によりアーク負荷に流れる
エネルギーを吸収可能である。すなわちq₁＝
C₁・Vxクーロンを吸収してくれる。なお、q₁は
電荷量、V₁はアーク負荷端電圧であり、アーク
時にq₁の電荷量は抵抗R₀、トランジスタTr₁によ
つてリセツトされる。またさらに第２の出力制御
装置Q₂により、瞬時的に短絡時のみ出力電圧を
低下してもこれを行わせることが可能である。ま
たリアクトルL₂があるときは、短絡が破れアー
クになつた瞬時に通常キツク電圧を発生するが、
これに相当することを行わせるため、第２の出力
制御装置Q₂によりアークになつた瞬時出力電圧
を上昇させるようにする。そうすれば短絡回数も
減少し、かつ第３図により近い電流波形になる。

次に第４図に第１図で示したP₁，P₂，P₃部の詳
細回路図を示す。R₁，R₂……R₁₄は抵抗、Tr₂，
Tr₃，Tr₄はトランジスタ、PC₁，PC₂，PC₃はフ
オトカプラを示す。すなわち例えばフオトカプラ
PC₁のダイオード部に電流が流れた時に光を発
し、フオトカプラPC₁のコレクタからエミツタに
電流を流す素子である。D₁はダイオード、V₁，
V₂は前記回路を駆動する直流電源、その他第１
図と同一のものは同一記号としている。

そしてその動作は次の通りである。端子４，５
間にアーク負荷端があり、アーク区間中は、トラ
ンジスタTr₂，Tr₁が導通である。また短絡時は
トランジスタTr₂，Tr₁は非導通でかつトランジ
スタTr₃は導通である。短絡時トランジスタTr₃
が導通であるからフオトカプラPC₁，PC₂，PC₃
は発光する。すなわちフオトカプラPC₁は短絡時
にエミツタ・コレクタ間が導通となる。さらにフ
オトカプラPC₁が導通の時、トランジスタTr₄は
導通となり、第２の制御整流素子S₇は導通とな
る。すなわち短絡時、制御整流素子S₇は導通とな
り、コンデンサC₁にアーク負荷端の電気を充電
する。またアーク時はトランジスタTr₁が導通と
なり、コンデンサC₁の電荷をコンデンサC₁と抵
抗R₀で決定された時定数で放出し、リセツトが
かかる。

次にQ₁部の回路は第５図に示す通りであり、
第６図にその動作図を示す。第５図において、
D₂，……D₁₀はダイオード、R₁₅……R₂₉は抵抗、
C₂……C₆はコンデンサ、Tr₅，Tr₆，Tr₇はトラン
ジスタ、TR₂，……TR₅はトランス、特にTR₅は
パルストランス、E₁，E₂は直流電源の電圧値、
E₃はQ₂部出力電圧、１２，１３はコンデンサC₂
以下の省略回路、１４はアース、PUT₁はプログ
ラマブル・ユニ・ジヤンクシヨン・トランジスタ
であり、G₈はそのゲート、K₈はそのカソード、
A₈はそのアノードである。この回路はプログラ
マブル・ユニジヤンクシヨン・トランジスタ
PUT₁が基本となつたサイリスタS₁……S₆の移相
制御回路である。今プログラマブル・ユニジヤン
クシヨン・トランジスタPUT₁はアース１４とア
ノードA₈間の電位がアース１４とゲートG₈間の
電位より上昇すればコンデンサC₃に蓄積されて
いた電荷がアノードA₈からカソードK₈を通つて
流れるようにアノードA₈とカソードK₈間が導通
する素子である。PUTのゲート電圧G₈は
Ｒ_２０／Ｒ_２０＋Ｒ_１９×E₃電圧で、今仮に一定の電圧
と仮定し、第６図との関係を説明する。C₃への充電は
時定数R₁₈×C₃で、E₁電圧（一定）より充電され
る。充電を順次行い、E₃電圧（PUTゲート電
圧）に達すればPUTのA₈，K₈間が導通となり、
C₃の電荷はTr₆を通して放電し、Tr₆のコレク
タ、エミツタ間は導通となり、Tr₅が駆動し、か
つ第１群の制御整流素子は導通となる。ところ
で、C₃の電荷が放電し、PUTのアノード電圧が
ゲート電圧より低下すれば、PUTのアノード、
カソード間は阻止状態となり、Tr₆はカツト・オ
フとなり、C₃にはE₁，R₁₈，D₆を通して充電され
る。このような状態を繰返して、第６図の様な発
振状態が形成される。第６図の様に発振している
区間は、第１群制御整流素子が導通している区間
である。なお、第６図のR₂₀両端電圧はPUTのゲ
ート電圧を示す。ところで、PUTのゲート電圧
が上昇すれば、第６図の発振波形区間は遅れ、か
つ発振区間は短かくなる。即ち、第１群の制御整
流素子の導通角が短かくなる。即ち、溶接出力は
低下する。逆にPUTのゲート電圧が低下すれ
ば、前記の逆の現象となり、最終的に溶接出力が
増大する。以上の現象を利用したものが以下に詳
述する具体回路説明に記述されている。なお、
E₃は第８図のQ₂部出力に一致する。

ところで、トランジスタTr₅、ダイオードD₄、
抵抗R₁₅，R₁₆は第６図のリセツト区間を決定する
回路である。コンデンサC₆にはリセツト区間が
終つた後すなわちトランジスタTr₅が非導通にな
つ後、抵抗R₂₉、ダイオードD₁₀を通して第６図で
示す電圧が充電される。またコンデンサC₃は抵
抗R₁₈、ダイオードD₆を通して第６図のB₁，B₂，
B₃曲線のように充電される。ところであらかじ
め設定されたゲートG₈、アース１４間電圧以上
にコンデンサC₃の電荷はプログラマブル・ユニ
ジヤンクシヨン・トランジスタPUT₁のアノード
A₈とカソードK₈を通つて流れ、トランジスタTr₆
を駆動する。トランジスタTr₆が駆動すれば、パ
ルストランスTR₅が駆動し、サイリスタS₁，……
S₆を点弧導通させる。すなわち第６図でB₃点、
B₄点区間がパルストランス駆動区間である。と
ころでゲートG₈とアーク１４間の電圧はE₃×
Ｒ_２０／Ｒ_２０＋Ｒ_１９で表わされる。この電圧は第６
図で示す R₂₀両端電圧である。今電圧E₃を減少させれば、
サイリスタの導通域は広がり、逆に電圧E₃を増
大させればサイリスタの導通域は狭くなる。すな
わち電圧E₃を増大させれば、溶接電源出力は瞬
時的に低出力となり、逆に電圧E₃を低下させれ
ば溶接電源出力は高出力となる。ところで通常第
２の出力制御装置Q₂が存在しないときは、電圧
E₃はあらかじめ設定された電圧E₃で一定であ
る。

ところで第２の出力制御装置Q₂を附加するこ
とにより第７図のようにイのアーク電圧に従い、
ロのQ₂出力電圧をE₃，E₃′，E₃″と変化させれ
ば、短絡時には溶接電源出力は設定値E₃での出
力電圧よりも低下し、またアーク時には該出力は
増大する。なお、E₃′＞E₃＞E₃″＞０に設定す
る。ところで、第１図に示した素子S₇、コンデン
サC₁、抵抗R₀、トランジスタTr₁等の回路の存在
しない場合は第７図ハのようにΔｔ時間内の溶接
電流はI₉，I₁₀となる。すなわちQ₁，Q₂回路によ
り、サイリスタS₁，……S₇を制御しても、導通の
サイリスタは初期設定E₃の導通角を保持しつづ
けるからである。しかし、素子S₇、コンデンサ
C₁、抵抗R₀、トランジスタTr₁からなる回路を附
加すれば第７図ニのように、I₉はI₁₁に、I₁₀はI₁₂
にそれぞれなる。なおI₉，I₁₀＞I₁₁，I₁₂である。
また第７図ハ，ニは、リアクトルL₂を削除もし
くはそのリアクタンスを非常に小さくした時の波
形である。

以上より以下の点が判明する。

コンデンサC₁を付加することにより、第７
図ハの電流波形I₉，I₁₀が第７図ニの電流波形
I₁₁，I₁₂のように変化する。

即ち、I₉，I₁₀＞I₁₁，I₁₂となる。

前記第７図ニの電流波形I₁₁，I₁₂は第２図の
電流波形I₂，I₄より、短絡状態におけるピーク
電流値が小なる波形となる。

即ち、I₂，I₄≫I₁₁，I₁₂となる。

ところで溶接現象論より、「短絡状態におけ
るピーク電流値が少ない程、溶融池に与える、
該ピーク電流による衝撃は少ない。したがつて
該衝撃により起る溶融池の乱れは少なく、乱れ
により起るスパツタの発生も少なく、溶接速度
を上げた時の溶接ビード（前記溶融池が凝固し
たもの）の乱れも少ない。」ということが判明
している。

以上より、本発明による回路構成にすれば、
従来例（第２図波形）の時より、スパツタの発
生、溶接速度をあげることが可能である。

さらに本回路構成によれば、Q₂回路出力電
圧（E₃′またはE₃″）を変化させ、かつコンデン
サC₁の助けを借りることにより、容易に所望
溶接電流波形を得ることが可能である。

前記のように適宜所望溶接電流波形を得る
ことは、所定コイル巻数と鉄芯より構成される
リアクトルL₂のみの従来溶接電源構成では不
可能である。

ここにQ₂部制御回路の一例を第８図に示す。

PC₂，PC₃は第４図に示したフオトカプラ、
PC₄も同じくフオトカプラ、R₃₀……R₄₁は抵抗、
D₁₁，D₁₂，D₁₃はダイオード、ZD₁はツエナーダ
イオード、C₇，C₈はコンデンサ、Tr₈，Tr₉，
Tr₁₀，Tr₁₁はトランジスタ、E₄は電池、なお、
フオトカプラPC₂は負荷が短絡の時コレクタ・エ
ミツタ間が導通、またフオトカプラPC₃は負荷が
短絡の時コレクタ・エミツタ間が導通である。ま
たフオトカプラPC₄は負荷がアークでコレクタ・
エミツタ間が導通である。またトランジスタTr₈
は負荷が短絡でコレクタ・エミツタ間が導通であ
る。また抵抗R₃₀、フオトカプラPC₂、コンデン
サC₇、ダイオードD₁₁、抵抗R₃₁による回路は
E₃′を決める回路、その他はE₃″を決める回路であ
る。第７図ロと第８図の関係をさらに述べれば以
下の様になる。短絡時のE₃′電圧は、E₃′＝E₄電圧
である。その放電時定数（ｔ_a）はＴ_a＝C₇×R₃₁
である。また、アーク区間E₃″はツエナーZD₁の
電圧で決まる。さらに、アーク区間中のE₃″から
E₃に向かう時定数（Ｔ_b）はＴ_b＝Ｒ_３１×Ｒ_３３／Ｒ_３
１＋Ｒ_３３×C₈であり、またアーク区間中のE₃電圧はE₃＝
Ｒ_３１／Ｒ_３３＋Ｒ_３１×E₄で決まる。なお、短絡中、
導通（活性領域）になる素子は、PC₂，PC₈，Tr₈、ま
たはアーク時、導通になる素子は、PC₄，Tr₁₀で
ある。ところで、短絡時にはPC₂が導通し、アー
ク時にE₃′までC₇に充電された電荷がC₇，R₃₁を
通して放電される。また、アーク時にはPC₂が非
導通のため、E₄，E₃₀を通してC₇にE₃′までR₃₀×
C₇の時定数で充電される。また、アーク時に
は、短絡終了時にE₃″（ZD₁電圧相当）電圧にな
つていたC₈の電位が、E₄，R₃₃，C₈，R₃₁，D₁₂と
流れるため、前述の様に時定数Ｔ_bでE₃＝
Ｒ_３１／Ｒ_３３＋Ｒ_３１×E₄電圧に向かつて充電する。
また、短絡時はTr₈が導通になるため、C₈の電荷（E₃電
圧）はR₃₂，ZD₁，Tr₈を通して、ZD₁電圧まで放
電する。以上の状態を繰返して、第７図ロの波形
が形成される。以上の動作により第１群の制御整
流素子を制御し、短絡時には、溶接電流を第２図
のI₂，I₄から第３図のI₆，I₈に低減し、アーク時に
はアークエネルギーを増大（アーク切れが起こら
ないように）し、良好な溶接アークを作る。

なお、本発明は第１群制御整流素子をトランジ
スタ等（他のスイツチング素子）に置換した様な
チヨツパ方式、インバータ方式における導通角制
御を行つても同一の効果が得られることは、素子
の動作上（トランジスタもサイリスタも共にスイ
ツチング素子）明らかである。

以上のような構成よりなる本発明の消耗電極ア
ーク溶接用電源装置によれば、次のような効果が
ある。

Q₂回路の出力電圧を変化させ、またコンデ
ンサC₁の助けを受けることにより容易に適宜
所望溶接電流を得ることが可能である。

短絡状態におけるピーク電流を、適度に減少
させることが可能である。

前記ピーク電流の衝撃により起る溶融池の乱
れを該ピーク電流を本発明の装置により適宜減
少させることにより減らすことが可能である。

以上より、スパツタの減少が可能となり、ま
た溶接速度を上昇させた時の溶接ビードの改善
も可能となる。

【図面の簡単な説明】

第１図は本発明によるアーク溶接電源装置の基
本的な回路図、第２図は従来の半自動アーク用電
流電圧波形図、第３図は本発明の装置による高速
溶接用電流波形図、第４図は第１図の主要部の詳
細回路図、第５図も同じく第１図の主要部の詳細
回路図、第６図は第５図の回路における要部の電
圧波形図、第７図イ，ロ，ハ，ニはアーク電圧と
Q₂出力電圧と溶接電流の関係図、第８図は第１
図の主要部の詳細回路図である。１……溶接用消耗電極、２……溶接トーチ、３
……アーク発生部、S₁〜S₆……第１群の制御整流
素子、S₇……第２の制御整流素子、C₁……コン
デンサ、Tr₁……スイツチング素子（トランジス
タ）、P₁……認識回路、P₂……第１の制御装置、
P₃……第２の制御装置、Q₁……第１の出力制御
装置、Q₂……第２の出力制御装置。

Claims

【特許請求の範囲】１出力制御手段としてゲート回路に第１の出力
制御装置を備えた複数個の第１群の制御整流素子
を用い、溶接負荷と並列に第２の制御整流素子と
コンデンサの直列回路を接続するとともに前記コ
ンデンサと並列にスイツチング素子を接続し、前
記溶接負荷がアーク状態であるか短絡状態である
かを検知し両状態信号を発生させる認識回路を前
記溶接負荷に並列に接続し、前記認識回路の出力
信号を受け前記溶接負荷の短絡時に前記第２の制
御整流素子を導通させる第１の制御装置を第２の
制御整流素子の制御入力側に接続し、前記認識回
路の出力信号を受け前記溶接負荷のアーク時に前
記スイツチング素子を導通させる第２の制御装置
をスイツチング素子の制御入力側に接続した消耗
電極アーク溶接用電源装置。２出力制御手段としてゲート回路に第１の出力
制御装置を備えた複数個の第１群の制御整流素子
を用い、溶接負荷と並列に第２の制御整流素子と
コンデンサの直列回路を接続するとともに前記コ
ンデンサと並列にスイツチング素子を接続し、前
記溶接負荷がアーク状態であるか短絡状態である
かを検知し両状態信号を発生させる認識回路を前
記溶接負荷に並列に接続し、前記認識回路の出力
信号を受け前記溶接負荷の短絡時に前記第２の制
御整流素子を導通させる第１の制御装置を第２の
制御整流素子の制御入力側に接続し、前記認識回
路の出力信号を受け前記溶接負荷のアーク時に前
記スイツチング素子を導通させる第２の制御装置
をスイツチング素子の制御入力側に接続し、前記
認識回路の出力信号を受け前記溶接負荷の短絡時
に前記第１群の制御整流素子の導通角を設定値よ
り瞬時的に小さくしかつ漸次導通角を設定値に復
帰させ、また溶接負荷のアーク時に前記第１群の
制御整流素子の導通角を瞬時的に設定値より大き
くしかつ漸次導通角を設定値に帰復させる第２の
出力制御装置を設け、前記第２の出力制御装置に
より前記第１の出力制御装置を駆動するように構
成した消耗電極アーク溶接用電源装置。