JP2666438B2

JP2666438B2 - パルスアーク溶接電源装置

Info

Publication number: JP2666438B2
Application number: JP30818088A
Authority: JP
Inventors: 英幸山本; 章二原田; 晃新田; 哲夫安田
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 1988-12-06
Filing date: 1988-12-06
Publication date: 1997-10-22
Anticipated expiration: 2012-10-22
Also published as: JPH02155570A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、低電流と高電流とを周期的にくりかえして
溶接部に供給しながらアーク溶接を行うためのパルスア
ーク溶接電源装置であり、特に溶接中に短絡とアーク発
生とをくりかえす短絡移行式アーク溶接に適した装置に
関するものである。

［従来の技術］パルスアーク溶接用電源としては溶接性能をより向上
させるために出力電流を高速で制御する必要がある。こ
の目的を達成するために最近直流電源をスイッチング素
子によってON−OFF制御し、一旦高周波交流に変換した
後に整流したり、高速スイッチングによりチョッパ制御
し変圧器を介して整流するものが提案されている。

第10図はこれらの一種であるフォワードコンバータ方
式の従来の装置の例を示す接続図である。同図において
101は直流電力源であり、通常は商用交流電源を整流し
て直流電力側にコンデンサを並列接続して平滑してい
る。102a、102bは変圧器の１次巻線103pと直列に接続さ
れたスイッチング用トランジスタであり、104a、104bは
このスイッチングトランジスタ102aまたは102bと変圧器
の１次巻線103pとの各直列回路に並列に接続されたダイ
オードであり、その極性は図示のように各トランジスタ
102a、102bの導通方向とは逆の極性に定められている。
103は変圧器であり、前述の一次巻線103pおよび二次巻
線103sを有しており、トランジスタ102a、102のON−OFF
の周波数に適した特性のものである。105は出力整流用
ダイオード、106はトランジスタ102a、102bがOFFとなっ
たときに出力電流を持続し平滑するための還流用ダイオ
ード、107は還流用ダイオード106とともに出力平滑回路
を構成する直流リアクトルである。

108は図示しない送給機構によって送給される消耗性
の電極、109は被溶接物であり、110は溶接アークを示
す。また111は高電流時の基準信号Ipと低電流時の基準
信号Ibおよび高電流期間Tpと低電流期間Tbとを定める時
間設定回路112からの信号とを合成して出力電流の基準
信号Irを出力する信号合成回路であり、113は信号合成
回路111の出力Irと溶接電流検出器114の出力Iaとを比較
し差信号によってトランジスタ102a、102bをON−OFF制
御して所望の出力を得るための制御回路であり、公知の
PWN（パルス幅）制御回路が使用される。

同図の装置において、制御回路113からの所定のデュ
ーテイのパルス列がトランジスタ102a、102bに供給され
ると各トランジスタはその都度導通し、直流電源101か
ら変圧器103の一次巻線103pに電流が流れる。変圧器103
の一次・二次巻線の極性を図中・印のようにしておくと
一次巻線103pに流れる電流によってダイオード105、直
流リアクトル107、電極108、被溶接物109、変圧器103の
二次巻線103sの順路で電流が流れて次第に増加してゆく
とともにリアクトル107には電磁エネルギーが蓄えられ
てゆく。トランジスタ102a、102bが遮断するとリアクト
ル107に蓄えられていた電磁エネルギーは還流ダイオー
ド106を通して電極108および被溶接物109に供給されて
溶接電流が継続する。このとき変圧器103の一次巻線103
pには先と同方向の減衰する電流がダイオード104a、直
流電源101、ダイオード104b、一次巻線103pの順路で流
れて先のトランジスタ導通期間中に変圧器103の鉄心に
発生した磁束をリセットする。このように動作する第10
図の従来装置は、トランジスタ102a,102b,変圧器103,ダ
イオード104a,104b,105,106からなるフォワードコンバ
ータによって構成されたDC/DC変換回路であり、トラン
ジスタの動作周波数を高くすることによって、出力の制
御をきめ細かく高速に行わんとするものである。

［発明が解決しようとする課題］上記の従来装置を消耗性電極を用いたパルスアーク溶
接に用いるときには次のような問題点がある。

消耗性電極を用いるパルスアーク溶接においては、溶
接のスタート時および溶接中において電極と被溶接物と
が短絡することがある。このとき短絡部は電源からの出
力電流により加熱溶融されるとともに供給される電流に
よるピンチ力によって細く絞られ、ついには短絡部が破
断し、アークに移行する。この短絡現象は、消耗性電極
を用いるパルスアーク溶接においては、頻繁に発生する
ものであり、特に高速溶接時においてアンダーカットや
ハンピングビードのような溶接欠陥を防止せんとして比
較的低い溶接電圧と溶接電流とを用いて行う短絡移行式
パルスアーク溶接とよばれる溶接法を実施するときには
高頻度で発生する。この短絡移行式アーク溶接法は、ア
ークの発生中に消耗電極の先端に次第に溶滴が生長し、
これがついには被溶接物に接触・短絡する。このとき溶
融金属の表面張力によって溶滴の大部分が被溶接物側に
移行するが残りは溶接電流によるピンチ効果によって容
滴が強く絞られる結果、短絡部が切断されてアークが再
生される工程をくりかえすものである。このような短絡
移行式アーク溶接に高電流と低電流とを交互にくりかえ
して供給するパルスアーク溶接用電源を用いるときに
は、消耗電極および被溶接物の溶融は主として高電流時
に発生するアークによって行なわれ、溶滴が被溶接物に
短絡するほど充分に成長した頃に低電流に切りかえるよ
うに溶接条件が選定されることが多い。そしてこのよう
にして発生した短絡は溶滴の表面張力による移行と溶接
電流のピッチ力によって破断されてアークが再生するこ
とになるが、この短絡からアーク再生に至る間に大きな
電流が流れると短絡した溶融金属が吹き飛ばされてスパ
ッタとなる。

本発明者はそこで溶接電流の各期間における短絡回数
の分布および短絡回数とスパッタ発生量との関係を調査
したところ、これらの特異な関連性があることを見出し
た。

第11図および第12図にその結果を示す。第11図（ａ）
は溶接電流波形を示し、同図（ｂ）は（ａ）の溶接電流
の各期間における短絡回数を示す線図である。同図
（ａ）においてIp、Ibは溶接電流、Tp、Tbは高電流Ip、
低電流Ibの各設定期間、Tdは回路の時定数によって定ま
る電流遷移時間（遅れ時間）である。Tb′は真の低電流
期間を示している。また同図（ｂ）において横軸は溶接
電圧Va（Ｖ）を示し、縦軸は短絡回数の平均値（回／
秒）を示している。第10図のように構成された従来装置
を用いるときには第11図（ａ）に示すように直流リアク
トル107を主とする回路のインダクタンスによって溶接
電流を指令する基準信号IrがIpからIbに低下してもすぐ
には溶接電流は減少せず、図示の遅れ時間Tdの間漸減し
てIbに至るような変化をする。この遅れ時間Tdは回路の
時定数と溶接部におけるアーク電圧とによって定まる
が、この時点で短絡が発生していると溶接電圧は略零と
なるためにアーク発生状態（溶接電圧12〜25V）におけ
る遅れ時間の数倍に達することになる。

なお第11図の実験条件はつぎの通りである。

被溶接物：軟鋼、Ip＝400A、 Ib＝50A、平均溶接電流Iav＝210A、 Tp＝1.6ms、溶接速度1.5m/分、シールドガス:20％CO₂＋Ａ、 Td＝1.0ms（アーク時）、使用ワイヤ:1.2mmφ 同図から判るように高電流Ipから低電流Ibへの遷移期
間（Td）における短絡の発生回数が全体の約60％強を占
め、残り40％弱を真の低電流Ibの期間Tb′と高電流指令
期間Tpの期間とによって按分している。

そこで、さらにスパッタの発生量と短絡発生時期との
関係を調査し、第12図の結果を得た。第12図は溶接電流
の平均値を220A、Ib＝60AとしてTpとTbの指令を種々変
えて溶接したもので、同図において横軸は短絡回数（回
／秒）を示し、縦軸はスパッタの発生量（g/分）を示し
ている。また図中（イ）は、第11図（ａ）の（Tp＋Td）
の間のスパッタ発生量の変化を示し、（ロ）はTb′の間
におけるスパッタ発生量の変化を示している。なお上記
以外の溶接条件は前述の第11図のデータを得たときと同
じとした。同図から、スパッタの発生量は（Tp＋Td）期
間中に短絡が発生したときは、その短絡回数の増加にし
たがって増加し、一方Tb′期間中に短絡が発生したとき
は、短絡回数の増加に従って減少していることが判る。

上記からスパッタの発生量は（Tp＋Td）期間中に短絡
が発生する回数を少なくし、Tb期間中における回数を多
くすれば、溶接電圧を低く設定してスパッタの発生を極
端に減少させることができるので高速溶接が可能となる
ことがわかった。さらにTp期間にあおける短絡回数はTd
期間における短絡回数に比較して数分の１以下であり、
これによって発生するスパッタも短絡回数から判断して
比較的少量であると考えられる。

また期間Tpは設定によって任意に変更可能であるが、
期間Tdは回路のインダクタンスに依存するものである。
それ故、期間Tdを短くするために直流リアクトル107の
インダクタンスをできるたけ小さな値にすることによっ
て達成することが考えられる。しかし直流リアクトルの
インダクタンスを小さくすると平滑効果が劣るのでDC/D
Cインバータの動作周波数をこれに見合うだけ高くしな
ければならず、このためには高速のスイッチング素子を
必要とし、かつスイッチング頻度の増加分だけスイッチ
ング損失が増加するのでコストアップとともに効率の低
下につながる。

ここで、パルスアーク溶接において高電流期間から低
電流期間に移行するときの現象を第13図の等価回等によ
って詳細に説明する。同図においてｅは電流源でありス
イッチＳとともに第10図の例におけるダイオード105よ
り左側のコンバータ部に相当する。Ｄは還流用ダイオー
ド、Ｌは直流リアクトルでありそれぞれ第10図の還流ダ
イオード106および直流リアクトル107に相当する。Rwは
溶接アーク、電極、接続ケーブル、被溶接物等を含む溶
接回路の抵抗成分、Eaは溶接アーク部の電圧降下のうち
の略定電圧成分に相当する電圧を示す。同図において、
電流源ｅからIpの電流が流れていたときに時刻ｔ＝０で
Tpの期間が終了し、基準信号IrがIpからIbに変化したた
めIr（＝Ib）＜IaとなってDC/DC変換回路が動作を停止
し、スイッチＳが開いた状態になったとする。このとき
電流ｉは直流リアクトルＬに蓄積されたエネルギーによ
り直流リアクトルＬ、抵抗成分Rw、電圧降下Ea、還流ダ
イオードＤを巡る回路を流れ続ける。このとき回路には
還流ダイオードＤの電圧降下を無視するとの式が成りたつ。

（但し（１）式においてＬは直流リアクトルＬのインダ
クタンス、Rwは抵抗成分Rwの抵抗値、Eaは溶接アークの
定電圧成分Ea、ｉは循環電流ｉの値である。）そして基準信号IrがIpからIbに変化した瞬間であるｔ
＝０においてはｉ＝Ipであるから、（１）式よりｉを求
めると、が得られる。それ故、電流は初期値Ipから（−Ea/Rw）
に向って時定数L/Rwで指数関数状態に減少する電流とな
る。

（但し電流ｉが低電流設定値Ibを下廻るとDC/DC変換部
が再び変換動作を開始するので（２）式はそれまでの期
間で成立つ。）したがってTp期間の後の電流変化は直流リアクトルの
インダクタンスＬおよび溶接部の電圧Eaによって定ま
る。そして前述のようにこの直流リアクトルのインダク
タンスはコストおよび効率の両面からあまり小さくでき
ない。さらに溶接回路には電源装置の出力端子と溶接部
までの間を数10mにも及ぶ電力ケーブルにて接続するこ
とがあり、この長いケーブルのインダクタンスも直流リ
アトルのインダクタンスに直列となって加算されるの
で、全体の実質的なインダクタンスはさらに大きな値と
なるのでTdの期間はさらに長くなる。

［課題を解決するための手段］本発明は、スイッチング素子を用いて直流電力を所望
の高電流期間と低電流期間とからなるパルスアーク溶接
用電力に変換するDC/DC変換回路において、出力整流回
路のインダクタンスに蓄積された電磁エネルギーを出力
電流指令の低下時に電源回路側に回生するか、または出
力回路を振動的にすることによって強制的に他に転移さ
せることによって電流の減少速度を可及的に高速とした
ものであり、また高電流期間中において短絡が発生した
ときにも同様の動作を行なわせることによって電流を急
速に低下させて、上記従来技術の課題を解決したもので
ある。

［作用］本発明においては、高電流状態における短絡の発生を
防止することができ、また万一短絡が発生したときには
電流を急速に低下させて、短絡部への電力の供給量を低
減し、短等の解消時におけるスパッタの発生の防止する
ものである。

［実施例］第１図は、本発明を２石式フォワードコンバータを用
いたDC/DC変換回路に適用したときの例を示す接続図で
ある。同図において１は交流電力源であり、通常は三相
または単相の商用交流電源である。２は交流電力源１を
整流して直流電力を得る整流回路であり、交流電力源１
に対応した公知の整流方式のものが用いられる。３は整
流回路２の出力を平滑するとともに後述する本発明の動
作によって回生される電力を蓄えるためのコンデンサで
あり、整流回路２に含まれる場合は省略できる。この交
流電力源１、整流回路２およびコンデンサ３は直流電力
源を構成している。この直流電力源としては図示のもの
の他に直流発電機や蓄電池等の電力源を用いることがで
きる。4a、4bはスイッチング用トランジスタ、5a、5bは
ダイオード、７は変圧器であり一次巻線7pおよび二次巻
線7sを有する。ここでダイオード5aは図示のようにトラ
ンジスタ4aと一次巻線7pとの直列回路に並列に逆極性で
接続され、ダイオード5bは同様にトランジスタ4bと一次
巻線7pとの直列回路に並列に接続されており、トランジ
スタ4a、4b、ダイオード5a、5b、変圧器７はフォワード
コンバータを構成しており、その動作は第10図に示した
従来装置と同様である。6a、6bはトランジスタ4a、4bの
逆電圧保護用ダイオード、８は変圧器７の二次巻線7sの
出力を整流するためのダイオード、９はトランジシタ4
a、4bがOFFとなる期間において直流リアクトル22の蓄積
エネルギーを放出して出力電流を持続させるための還流
ダイオード（フライホイールダイオード）である。10は
還流ダイオード９に直列に持続された自己消弧形のスイ
ッチング素子でありトランジスタが用いられる。11はト
ランジスタ10の逆電圧保護用のダイオードであり、ダイ
オード6a、6bと同様の機能を有する。12は直流リアクト
ルである還流回路を構成しているダイオード９、トラン
ジスタ10とともに出力電流の平滑回路を構成している。
13は分流器や直流変流器などを利用した溶接電流（出力
電流）検出器であり、溶接電流Iaに対応した電圧を出力
する。14は図示を省略した送給機構によって自動送給さ
れる消耗性電極、15は被溶接物、16は溶接アークであ
る。17は低電流時の溶接電流を設定するための第１の基
準信号設定回路、18は高電流時の溶接電流を設定するた
めの第２の基準信号設定回路、19は高電流と低電流との
くりかえし周波数を設定するための鋸歯状波または三角
波を発生する発振回路、20は高電流期間と停電流期間と
の割合を定めるための時間比率設定回路であり、直流電
圧Vpを出力する。21は比較器であり、発振回路19の出力
S₁と時間比率設定回路20の出力Vpとを比較し、S₁＞Vpの
期間は高電流期間Tpとしてハイレベル信号を出力し残り
の期間は低電流期間Tbとしてローレベル信号を出力す
る。この発振回路19、時間比率設定回路20、比較器21は
パルス幅制御回路であり高低各電流期間を定める時間設
定回路を構成している。この時間設定回路としては図示
のものの他にマルチバイブレータのパルス幅を可変にし
たものでもよいのはもちろんである。22は第１および第
２の基準信号設定回路17、18の各出力信号Ib、Ipの比較
器21の出力信号とを入力とし、低電流期間Tb中は第１の
基準信号設定回路の出力Ibを、また高電流期間Tp中は第
２の基準信号設定回路18の出力Ipを出力する信号合成回
路であり、例えば信号Ipを比較回路21の出力信号のハイ
レベル用（Tp時）に導通させるアナログスイッチと、信
号Ibを比較回路21の出力信号のローレベル時（Tb時）に
導通させるアナログスイッチと、両アナログスイッチの
出力を加算する加算器とによって構成することができ
る。23は第３の基準信号設定回路であってその出力Isは
第１の基準信号設定回路17の出力Ibと第２の基準信号設
定回路18の出力Ipとの中間の値であってかつIbに近い値
に定められる。これらの第１ないし第３の各基準信号設
定回路の各出力信号はIp＞Is＞Ibとなるように各別に設
定するものでもよいが、相互に連動して定められるよう
にしてもよい。特に、第３の基準信号IsはIbよりもわず
かに高い値であればよいから、Ibの設定値に対応して自
動的に設定されるように第１の基準信号設定回路17と第
３の基準信号設定回路23とを関連づけておくことが望ま
しい。24は比較器であり第３の基準信号設定回路23の出
力Isと溶接電流検出器13の出力Iaとを比較し、Ia＜Is
（またはIa≦Is）のときにハイレベル信号を出力する。
25はORゲートであり、比較器21または比較器24の出力の
うち少なくとも一方がハイレベルのときにハイレベル信
号を出力し、両比較器の出力のいずれもがローレベルの
ときはローレベル信号を出力する。即ちIa＜Is（または
Ia≦Is）またはTp期間中のいずれかはハイレベル信号を
出力し、Ia≧Is（またはIa＞Is）でかつTb期間中はロー
レベル信号を出力する。それ故このORゲート25によって
駆動されるトランジスタ10はIa≧IsでかつTb期間中のみ
遮断し、他の期間は導通することになる。26は信号合成
回路22の出力Irと溶接電流検出器13の出力Iaとを入力と
し、両入力信号の差に対応したデューティとあらかじめ
定められた周波数とで定まるトランジスタ4a、4bを駆動
する信号を出力するための第１の制御回路であり、公知
のパルス幅制御回路が使用できる。またこの第１の制御
回路26は外部制御入力端子ｃに供給される信号によって
起動、停止する。なお、比較器24およびORゲート25は出
力還流回路を遮断するスイッチング素子であるトランジ
スタ10をIa＞Is（またはIa≧Is）でかつTb期間中に遮断
するための信号を出力する第２の制御回路を構してい
る。

次に第１図の実施例の動作を第２図の波形図によって
説明する。第２図は第１の制御回路26のＣ端子に起動信
号が供給されてアーク溶接を実施中である状態における
各部の波形を示す線図である。同図において（ａ）は、
発振回路19の出力S₁の波形を時間比率設定回路20の出力
Vpとともに示し、（ｂ）は比較器21の出力S₂の波形であ
り、S₁＜Vpとなる期間のみハイレベルとなる矩形波状信
号であり、図のハイレベル期間が高電流期間Tpとなり、
ローレベル期間が低電流期間Tbとなる。このTp、Tbの比
率は入力信号Vpによって定まり、Vpを高くするほどTp期
間が長くなる。またくりかえし周波数は発振器19の発振
周波数を可変することによって高電流期間と低電流期間
の比率とは無関係に調整することができる。第２図
（ｃ）は比較器21の出力S₂と第２の基準信号設定回路17
の出力Ib、第２の基準信号設定回路の出力Ipとを入力と
し、Tb期間はIbにまたTp期間はIpになる基準信号Irを出
力する信号合成回路22の出力Irを示し、（ｄ）は第１図
の実施例における溶接電流Iaを第３の基準信号設定回路
23の出力信号Isとともに示し、（ｅ）は比較回路24の出
力S₃、（ｆ）はOR回路25の出力S₄をそれぞれ示してい
る。

第１図に示した実施例は、第10図に示した従来装置と
同様の２石式フォワードコンバータを主回路とするもの
であるが、還流ダイオードに直列にスイッチング用トラ
ンジスタ10を設けるとともに、Tb期間中であってかつ溶
接電流が第３の基準信号設定回路の出力Isより大きいと
きのみトランジスタ10を遮断し、他の期間はこれを導通
するように制御する第２の制御回路（比較器24およびOR
ゲート25）が設けてある。いま第２図の時刻ｔ＝t₁にお
いて高電流期間tpの途中（S₂＝Tp…ハイレベル）であ
り、基準信号IrはIpとなっているときは、ORゲート25の
出力S₄は信号S₂がハイレベルのためにハイレベルであ
り、これによってトランジスタ10は導通している。この
ためフォワードコンバータを構成しているトランジスタ
4a、4bは第１の制御回路の入力信号の差（Ir−Ia）に応
じたデューティによってON−OFF制御されており、その
出力電流はダイオード８によって整流され直流リアクト
ル12およびダイオード９と導通しているトランジスタ10
とからなる還流回路によって平滑されて溶接部に供給さ
れている。この電流値は溶接電流検出器13によって検出
されて第１の制御回路にフィードバックされて溶接電流
Iaは基準信号Irにて定まる値Ipに保持される。時刻ｔ＝
t₂においてTp期間が終了し、信号S₂がTb（ローレベル信
号）になると信号合成回路22はこのTb信号を受けて出力
信号IrがIpからIbの低電流指令信号（第１の基準信号）
に低下する。基準信号IrがIpからIbへ低下するとIa＞Ib
となって第１の制御回路はトランジスタ4a、4bを継続し
て遮断する。しかし、溶接電流は直流リアクトル12に蓄
えられている電磁エネルギーのために急には低下でき
ず、このために比較器24も（Ia＞Is）のためにローレベ
ルとなっている。このためORゲート25は信号S₂もTbでロ
ーレベルであるので出力信号S₄はローレベルに反転す
る。この結果トランジスタ10は遮断されることになる。
トランジスタ10の遮断によって直流リアクトル12の電磁
エネルギーは、電極14,アーク16,被溶接物15,変圧器の
２次巻線7s,ダイオード８を巡る経路を通って放出され
ることになる。この経路を流れる電流によって変圧器７
の一次巻線7pには電圧が誘起され、この電圧が整流回路
２の出力電圧よりも高くなると一次巻線7p,ダイオード5
a,コンデンサ3,ダイオード5b,一次巻線7pの経路を通っ
て電流が流れて直流リアクトル12に蓄積エネルギーが変
圧器７を介して電源側に回生されることにある。電流の
回生にしたがって溶接電流Iaが低下してゆき時刻ｔ＝t₃
において電流が第３の基準電流設定回路23の設定値Isを
下廻ると比較回路24の出力S₃がハイレベルとなるのでOR
ゲート25の出力S₄は再びハイレベルに反転する。この結
果トランジスタ10は導通してダイオード９による還流回
路が完成する。溶接電流Iaが第３の基準信号設定回路23
の出力Isより低下してもまだ第１の基準信号Ibよりも大
きい間は第１の制御回路26は停止状態にあるので溶接電
流はさらに低下をつづける。時刻ｔ＝t₄においてIa≦Ib
となると第１の制御回路26は再び動作を開始し、溶接電
流Iaを基準信号Ir（即ちIb）に対応する値に保つように
動作する。このときIb＜Isに設定されているので比較器
24の出力S3は当然ハイレベルのままであり、比較器21の
出力Tb（ローレベル）であるにもかかわらずORゲート25
の出力S₄はハイレベル信号であるのでトランジスタ10は
導通しており、ダイオード９とともに溶接電流の還流回
路を完成しており、十分な平滑作用が行なわれる。次に
時刻ｔ＝t₅において比較器21の出力S₂がTb（ローレベ
ル）からTb（ハイレベル）に変化するとOrゲート25の入
力の一方がハイレベルとなるので比較器24の出力、即ち
溶接電流Iaの値にかかわらず出力S₄はハイレベルとなっ
てトランジスタ10が導通状態に維持される。また基準信
号Irも高電流指令Ipに変化し時刻ｔ＝t₁時の状態にもど
る。次に時刻ｔ＝t₂からｔ＝t₃までの間の動作について
詳細に説明する。時刻ｔ＝t₂において基準信号IrがIpか
らIbに低下しかつ比較器21の出力S₂がTpからTb（ローレ
ベル）に変化したときの第１図の装置は第３図のような
等価回路で表わされる。第３図においてｅは直流電源で
あり時刻ｔ＝t₂直前における電流供給源である。Ｄはダ
イオード８および９に相当し、Ｌは直流リアクトル12、
Rwは溶接回路の抵抗成分、Eaは溶接アーク16相当の直流
電圧、Vsは変圧器７の２次巻線7sの誘起電圧にそれぞれ
相当し、SWは第２の制御回路によって時刻ｔ＝t₂以前は
図の（ａ）の位置にあり、時刻ｔ＝t₂からｔ＝t₃までの
間は図の（ｂ）の位置に切りかえられるものである。時
刻ｔ＝t₂の直前においては電源ｅからSWを通して電流Ip
がダイオードD,直流リアクトル，抵抗成分Rw,アークEa
の経路を経て電流が流れ、この電流Ipによって直流リア
クトルＬには電磁エネルギーが蓄積されている。この状
態で時刻ｔ＝t₂になると第２の制御回路を構成するORゲ
ート25の出力S4がローレベルとなるのでトランジスタ10
が遮断するとともに基準信号IrもIbの低い値となるので
Ia＞Irとなって第１の制御回路26の出力も中断されてト
ランジスタ4a、4bも遮断となる。この状態は第３図にお
いてSWが図の（ａ）側から（ｂ）側に切りかわったのと
同様である。このとき直流リアクトルＬは、その直前に
流れていた直流Ipを維持すべく起電力Ｌ・di/dtを発生
し、その起電力によって直流リアクトルL,抵抗Rw,アー
クEa,電圧Vs,SW,ダイオードＤの経路に電流が流れるこ
とになる。このとき回路にはなる式が成り立つ。（但し、L,Rw,Ea,Vsはそれぞれ直流
リアクトルＬのインダクタンス，溶接回路の抵抗成分Rw
の抵抗値，溶接アークEa相当の電圧，変圧器７の二次巻
線7sの２次電圧値を示すものとする。）ここで時刻ｔ＝０においてSWが（ａ）から（ｂ）に切
りかわったとする。このときの電流ｉは直前の電流値の
最終値Ipに等しいから（３）式を解くととなる。この電流は初期値をIpとし時定数L/Rwで（−Ea
＋Vs/Rw）に向って減少する電流である。この電流変化
を示すと第４図のようになる。第４図は縦軸に電流値、
横軸に経過時間を示してある。また図中（Ａ）は第３図
の等価回路にて示される本発明の電流変化の様子を示
し、（Ｂ）は比較のために示した第12図の等価回路で示
される第10図の従来装置における電流変化の様子を示し
てある。両者とも電流は破線で示した範囲までは変化す
るのではなく、同図（Ａ）の本発明においてはIa≧Is
（またはIa＞Is）の範囲、また（Ｂ）の従来装置におい
てはIa≧Ibの範囲である図の実線部分のみがそれぞれ実
際の電流変化領域である。電流が第３の基準信号設定器
23の設定値Isより低下すると、比較器24の出力S₃はハイ
レベルとなりORゲート25を介してトランジスタ10が導通
し、この状態で還流回路は導通するので電流の低下速度
は第10図の従来装置と同じ時定数となる。電流がさらに
低下してIa≦Ibになると第１の制御回路がトランジスタ
4a、4bを再び導通させて第３図においてSWが（ａ）側に
戻った状態となる。ここで電流が減少してゆきIsからIb
の間は従来装置と同じ動作（第３図においてVsに並列に
還流ダイオードが接続された形）になるが、Isの設定値
をIbよりもわずかに高い値に設定しておけばIsからIbに
至る間は極くわずかですむ。同図から判るように、基準
信号IrがIpからIbに変化する時刻ｔ＝t₂以降における電
流変化は本発明においても時定数がL/Rwであるがその最
終値が第10図の従来装置においては−Ea/Rwであるのに
対して本発明では−（Ea＋Vs）/Rwであるところに大き
な差がある。そしてこのVsはDC/DCコンバータの変圧器
の出力電圧のピーク値であるので、通常アーク電圧Vaよ
りもはるかに高く、特に第１図に示したようなフォワー
ドコンバータを用いるときは２倍以上にもなる。そのた
めに電流ｉの減少速度は２〜３倍またはそれ以上の極め
て大きなものとなって、低電流の基準信号Ibに至るまで
の時間が極めて短くなるものである。なお、第１図の実
施例においては第２の制御回路を比較器およびORゲート
によって構成したが、本発明はこの例に示したものの他
に任意の論理素子を組合せて同様の機能を得るように構
成することによっても実施できる。

またDC/DC変換部は、第１図のような２石式フォワー
ドコンバータ式のものに限らず、他の方式のものでもよ
く、出力整流回路の還流回路を遮断したときに直流リア
クトルの蓄積エネルギーを電源側へ回生する回路を有す
るものであればよく、ブリッジ式インバータを用いたも
のでもよい。

さらに本発明の目的の一つは高電流期間の終了によっ
て溶接電流を設定された低電流にまで、できるだけ急速
に減少させることによってスパッタの発生を低減せんと
するものであるから、第１の発明のように高電流時に直
流リアクトルに蓄えられた電磁エネルギーを直流電源側
に回生することによってこれを実現する他に、直流リア
クトルの電磁エネルギーを他の素子によって消費させる
ことによっても可能である。

請求項第３項に記載の発明は、直流リアクトルに直列
にコンデンサとスイッチング素子の並列回路を挿入し、
高電流期間の終了直後から溶接電流が所定値まで低下す
る間のみこのスイッチング素子を遮断することによって
直流リアクトルの電磁エネルギーをコンデンサに移行さ
せて電流を急減させるようにしたものである。

第５図は上記のようにした本発明の実施例を示す接続
図であり、同図において27は第１図のフォワードコンバ
ータやブリッジ形インバータのようなDC/DC変換部、28
は直流リアクトル12と直列に接続されたスイッチング素
子でありトランジスタやGTOのような自己消弧半導体素
子が適している。29はダイオード、30はコンデンサであ
り、ダイオード29は図示の極性にてコンデンサ30と直列
にされてスイッチング素子28に並列に接続されている。
31は抵抗器であり、コンデンサ30に並列接続されてコン
デンサ30の電荷を放電する回路である。このスイッチン
グ素子28、ダイオード29、コンデンサ30および抵抗器31
は電流減衰回路を構成している。また同図中に示した他
の部品は第１図の実施例と同機能のものに同符号を付し
てあるので詳細は省略する。

第５図の実施例においてORゲート25は第１図の実施例
と同様に期間Tp中かまたは期間Tb中であってかつ溶接電
流が第３の基準値Isより小さいとき（Ia≦IsまたはIa＜
Isのとき）はハイレベル信号を出力し、スイッチング素
子28を導通させている。この状態においては第10図に示
した従来装置と同様の動作が行なわれ、DC/DC変換回路2
7の出力電流は直流リアクトル12および還流ダイオード
９によって十分に平滑された直流出力であり、その値は
第１および第２の基準信号設定回路17および18の設定値
IbまたはIpに対応する値に保たれている。一方、Tb期間
中であって溶接電流Iaが第３の基準信号Isよりも大きい
間（Ia≧IsまたはIa＞Is）はORゲート25の出力はローレ
ベルとなり、スイッチング素子28は遮断となる。第５図
において高電流期間Tpが終了して停電流期間Tbに移行し
たときの溶接電流の変化を第６図の線図によって説明す
る。第６図は縦軸に溶接電流を、また横軸に時間をと
り、時刻ｔ＝０において高電流期間Tpが終了し低電流期
間Tbとなったものとする。このときS₂がローレベルとな
り、かつ溶接電流IaはIpであるからIa＞Isとなって比較
器24の出力S₃もローレベルとなる。このためにスイッチ
ング素子28は遮断となる。この結果溶接電流は直流リア
クトル12→ダイオード29,コンデンサ30（および抵抗器3
1）→電極14→アーク16→被溶接物15→ダイオード９→
直流リアクトル12の経路を流れる。（このとき基準信号
IrはIbでありIr＝Ib＜Iaであるから第１の制御回路26は
DC/DC変換回路27に対しては駆動信号を供給しておら
ず、DC/DC変換回路27は停止状態にある。）このときコ
ンデンサ30の容量Ｃを直流リアクトル12のインダクタン
スＬに対して共振周波数が適当な値（例えば2KHz）になるように選定しておく
と、時刻ｔ＝０以後の電流Iaは第６図の（イ）に示すよ
うになる。いま共振周波数を2KHzに選定すると1/4周期
に相当する0.125ms後までには電流は十分低くなり、第
３の基準信号設定回路23にて第１の基準信号設定回路の
設定値に近い値に定めたIsにまで低下する。電流がIsに
まで低下（Ia≦IsまたIa＜Is）すると、比較器24の出力
S₃はハイレベルとなって再びスイッチング素子28が導通
し、電流はこのスイッチング素子28を通って流れること
になるために、先のまで定まる振動波形にしたがう変化から、第10図の従来
装置における電流変化に移行するためにその減少速度は
遅くなるが基準信号Isの値を基準信号Ibに対してわずか
に大きな値に設定しておけば第１図の実施例の場合と同
様に溶接電流IaがIbにまで低下するための時間は極く短
いものとすることができる。

なお第６図において（ロ）で示す破線は比較のために
示した第10図の従来装置における電流変化の様子であり
図中Ia＝Isとなる時刻ｔ＝t₁からIa≦Ibとなる時刻ｔ＝
t₂の間は第５図の実施例においても破線と同じ時定数で
電流が減少してゆくことを示している。

なお、第５図の実施例においてコンデンサ30に移行し
た直流リアクトルのエネルギーばスイッチング素子28が
再び導通した後に抵抗器31を通して放電して消費され
る。それ故この抵抗器31の抵抗値は、コンデンサ30の電
荷をつぎの高電流期間Tpの終了時までに十分放電し得る
程度の値に決定すればい。またコンデンサ30はスイッチ
ング素子28のサージ吸収回路としての作用もするので、
スイッチング素子28としては比較的耐圧の低い素子を用
いても遮断時のサージ電圧によって破壊されることがな
い。

第１図および第５図を示した実施例においては短絡発
生時に最もスパッタの発生量の多い高電流から低電源へ
の遷移期間（第11図（ａ）の期間Td）を極力短くするこ
とによってスパッタの発生を少なくし高速溶接を可能と
したものであるが、スパッタの発生は第12図（イ）に示
したように高電流時（先の遷移期間を含む）における短
絡の発生回数に比例している。それ故、先の実施例のよ
うに電流の遷移期間を短くするだけでは不十分な場合が
ある。

そこで本発明者はさらにスパッタの発生量を少なくす
るために高電流期間中（Tp＋Td）において短絡が発生し
たときに直ちに溶接電流を低電流に切りかえるようにし
た装置を請求項第４項として提案する。

第７図はこのようにした本発明の装置の実施例を示す
接続図であり、先の第１図の実施例の第２の制御回路に
溶接電圧検出器41、使用される溶接電圧範囲の最低値よ
りも低い値でかつ、電極14と被溶接物とが短等したとき
の溶接電圧よりも高い値に定められた電圧Vsを出力する
第４の基準信号設定回路42、電圧検出器41の出力Vaと第
４の基準信号設定回路42の出力Vsとを入力とし、Va＞Vs
（またはVa≧Vs）のときをアーク発生中と判断してハイ
レベル信号を出力し、他の期間はローレベル信号を出力
する比較器43とが追加されている。その他は第１図の実
施例と同機能のものに同符号を付してあるので詳細は省
略する。なお溶接電圧検出器41、第４の基準信号設定回
路42および比較器43の追加により、比較器21の出力（Tp
期間中ハイレベルの信号）S₂にかわって比較器43の出力
S₆がORゲート25に供給される。さらに比較器43の出力は
同時に信号合成回路22にも供給されてこの出力信号S6が
ローレベルの間は信号合成回路22の出力Irを信号S₂にか
かわらず強制的に低電流信号Ibに変化させる。

第７図の実施例の動作を第８図の波形図によって説明
する。第８図（ａ）は比較器21の出力S₂、（ｂ）は信号
合成回路22の出力信号Ir、（ｃ）は溶接電圧検出器41の
出力Va、（ｄ）は比較器43の出力S₆、（ｅ）は溶接電流
検出器13の出力Ia、（ｆ）は比較器24の出力S₃、（ｇ）
はORゲート25の出力S₄、（ｈ）は第１の制御回路26の出
力S₅即ちトランジスタ4a、4bの駆動信号を示している。

第７図および第８図において時刻ｔ＝t₁において高電
流期間Tpの途中であり、アークが発生していてIa＞Is、
Va＞Vsであるとすると、比較器24の出力S₃はローレベル
であるが比較器43の出力はハイレベルであるからORゲー
ト25の出力S₄はハイレベルとなってトランジスタ10は導
通状態にある。それ故、第７図の装置は溶接電流Iaと基
準信号Ir（即ちIp）との差によってトランジスタ4a、4b
の導通時間率（デューティ）が定められて、溶接電流Ia
を基準信号Irに対応する値に保つように動作する。次に
時刻ｔ＝t₂において電極14の先端が被溶接物15（の溶接
池）と短絡すると溶接電圧Vaは略零近くまで低下する。
比較器43はVa＜Vsとなったために出力信号はローレベル
に反転し、一方溶接電流はまだ高電流IpであるのでIa＞
Isであるために信号S₃もローレベルである。この結果OR
ゲート25の出力S₄はローレベルに反転し、トランジスタ
10は遮断される。比較器43の出力信号S₆はまた信号合成
回路22にも供給されて出力信号IrをTp期間中にもかかわ
らずIbに低下させる。この結果第１の制御回路26はIa≦
Ib（＝Ir）となるまでトランジスタ4a、4bの導通を停止
する。一方トランジスタ10の遮断により、それまで流れ
ていた溶接電流Ia（＝Ip）によって直流リアクトル12に
蓄えられていた電磁エネルギーはダイオード９の還流回
路が遮断されたために変圧器７を介してコンデンサ３に
回生される。この結果、溶接電流は急激に低下し、時刻
ｔ＝t₃において第３の基準信号設定回路23の設定値Isを
下廻るまでになり、比較器24はIa＜Is（またはIa≦Is）
となるためにその出力がローレベルからハイレベルに反
転する。この結果、ORゲートの出力S₄もハイレベルとな
り、トランジスタ10は導通する。さらに時刻ｔ＝t₃にお
いて溶接電流Iaが低電流設定値Ibに達すると第１の制御
回路はこの溶接電流IaをIb（＝Ir）に保つようにトラン
ジスタ4a、4bのON−OFF制御を再開する。この時刻ｔ＝t
₂からｔ＝t₄に至る間の動作は第２図に示すよって説明
した第１図の装置のｔ＝t₂からｔ＝t₄に至る間の動作と
同じである。次に時刻ｔ＝t₅において短絡が解消してア
ークが再生するとVa＞Vsとなるので比較器43の出力は再
びハイレベルとなる。このとき第８図の時刻ｔ＝t₅のよ
うに未だ高電流期間Tp中であれば比較器43の出力S₆がロ
ーレベルに戻ることによって時刻ｔ＝t₁の状態に戻り、
基準信号IrはIpとなって、高電流出力となる。またアー
ク再生の瞬間が第８図の時刻ｔ＝t₉に示したようにすで
に低電流期間Tbになっていると信号S₆がローレベルとな
っても基準信号IrはIbのまま残りのTbの期間継続する。
時刻ｔ＝t₆において高電流が終了したときにアーク発生
の状態にあるとIa＞IsではあるがVa＞VsであるのでORゲ
ート25の出力S₄はハイレベルであり、トランジスタ10は
導通している。このため溶接電流Iaは第10図の従来装置
と同様に比較的ゆっくりと低下してゆく。この途中（Ia
＞Isの間、即ち時刻ｔ＝t₆からｔ＝t₈までの間）におい
て、もし電極と被溶接物との短絡が発生すればVa＜Vsと
なってORゲート25の出力S₄ははローレベルとなってトラ
ンジスタ10は遮断され、これによって直流リアクトル12
に蓄積されたエネルギーはコンデンサ３に回生されて、
溶接電流Iaは急速に減少し、Ia＜Is（またはIa≦Is）に
なるとトランジスタ10が再び導通し、さらに電流が減少
してIa≦Ibとなったときにトランジスタ4a、4bのON−OF
F制御が再開される。

上記のように第７図の実施例は第１図の実施例と異な
り、高電流期間中に短絡が発生したときに急激に溶接電
流を低電流期間の設定電流にまで低下させるものである
から、この電流低下のための手段として第７図のような
還流回路を一時遮断する手段を用いるかわりに第５図の
ようにスイッチグ素子とコンデンサとからなる電流減衰
回路を直流リアクトルに直列に設けてもよく、またDC/D
C変換回路として他のインバータを利用した回路を用い
てもよいことは当然である。

また第１図、第５図、第７図の各実施例においては、
すべて検出した溶接電流と基準信号とを比較し、差信号
によってDC/DC変換回路の出力を制御するフィードバッ
ク式制御方式によって溶接電流を高電流時および低電流
時ともに基準値に保つようにした装置を示したが、もし
フィードバック制御を行なわないときには溶接電流検出
器13の出力Iaを第１の制御回路26に供給するかわりにOR
ゲート25の出力S₄を第１の制御回路26に供給し、この信
号S₄がハイレベルの間のみ第１の制御回路がトランジス
タ4a、4bを基準信号Irに対応したデューティでON−OFF
制御し、信号S₄がローレベルになるとトランジスタ4a、
4bをトランジスタ10と同時に遮断するように第１の制御
回路を構成すればよい。この場合には溶接電流を急減さ
せるべき時（第２図および第８図の時刻t₂からt₃の間）
にはDC/DC変換回路はその変換動作を中止しており、第
１図または第７図の実施例に示した装置と略同様の機能
が得られる。この場合は第３の基準信号設定回路の出力
Isを第１の基準信号設定回路17の出力Ibに略等しい値に
するかまたは両者を共通の信号とするのが望ましい。

第９図は、請求項第５項の発明の装置の実施例を示す
説明図であり、先の第７図の実施例の第２の制御回路
に、比較器43の出力と比較器21の出力とがともにハイレ
ベルのとき、即ち、アーク発生中（Va＞VsまたはVa≧V
s）であってかつ高電流期間信号Tpが供給されていると
きにハイレベル信号を出力するANDゲート44が追加され
ている。そしてANDゲート44の追加により、比較器21の
出力（Tp期間でハイレベルとなる）S₂はORゲート25に入
力されるかわりにANDゲート44の一方の入力信号として
供給され、さらにANDゲート44の出力S₆はまた信号合成
回路22にも供給されて、この信号S₆がローレベルの間は
信号合成回路22の出力Irを低電流信号Ibに変化させる。
第９図の実施例は、第１図の実施例の装置と第７図の実
施例の装置とを加え合せたものであるのでその動作も両
者を加えたものとなる。それ故、高電流期間（Tp）中に
短絡が発生すればトランジスタ10を遮断するとともに信
号合成回路にもこの信号を供給するので基準信号Irを強
制的にIbに切りかえる。この結果、溶接電流は急激に減
少し第３の基準信号Isに達したところでトランジスタ10
が再び導通し、さらに電流が減少して基準信号Ir（＝I
b）以下になったところでDC/DC変換回路が再び動作を開
始する。（第７図の実施例のTp期間中の動作に相当す
る）次にTp期間の終了によって信号S₂がTpからTbとなって
ローレベルになるとANDゲート44のの出力S₆がローレベ
ルとなり、ORゲートS₄は溶接電流Iaが第３の基準信号Is
よりも高い間はローレベル出力となってトランジスタ10
は遮断となる。（第１図の実施例の動作に相当する）第９図の実施例は上記の通りであるので、その動作の
様子は第８図中の時刻ｔ＝t₆からｔ＝t₈の部分に破線で
示したように、Tp期間からTb期間への移行時（時刻ｔ＝
t₆からｔ＝t₇の間）には短絡の有無にかかわらず溶接電
流が急速に減少するようになる。これによってもともと
短絡が発生しやすかった高電流期間から低電流期間への
遷移期間（Td）を短くして、この期間における短絡の発
生を未然に防止するとともに、一方では高電流期間中に
短絡が発生したときにも電流を急減させて、スパッタの
発生を防止することができる。

なお第７図および第９図に示した実施例においては高
電流期間Tp中に短絡して、それが高電流期間中に解消し
たときは再び基準信号IrをIpに戻しているのでアークの
再生時には直流リアクトル12のインダクタンスによって
定まる時定数によって電流が上昇することになる。この
上昇速度は第10図の従来装置における上昇速度と同じで
あるので直流リアクトル12のインダクタンスが適当な値
あればアークの再生時にスパッタを発生することはない
が、インダクタンスの値が比較的小さく、電流上昇速度
が大なるときには、アークの再生時に急速な電流の上昇
のために未だ被溶接物と至近距離にある電極先端が過熱
されてスパッタとなって飛散する可能性がある。それ
故、このようなときには高電流期間中に一旦短絡が発生
するとこれを記憶して以後にTp期間中にアークが再生し
てVa＞Vsとなっても残りのTp期間中は基準信号IrはIbの
まま保持するように信号合成回路22を構成しておくとよ
い。信号合成回路22をこのようにしたときの動作は第８
図中に……で示すように高電流期間（Tp）中の動作が変
化し、同図（ｂ），（ｃ）および（ｅ）の斜線を施した
部分がなくなる。

［発明の効果］第14図以後に本発明の効果を確認したときの結果を示
す。第14図は、本発明の請求項第１項の装置を用いて溶
接したときの溶接電圧と各期間における短絡発生回数と
の関係を測定した結果を示す線図であり、第11図（ｂ）
に示した従来装置における短絡発生回路の線図に対応す
るものである。この場合は、実験した溶接条件は電流低
下期間（高電流から低電流への遷移期間）Tdが約0.3ms
となった以外は先の第11図、第12図を得たときと同条件
とした。第14図において（イ）は期間Tdにおける短絡の
発生回数であり、（ロ）は真の低電流の期間（Tb′＝Tb
−Td）に発生した短絡回数を示している。また（ハ）は
高電流期間Tp中に発生した短絡回数を示している。同図
から判るように本発明の装置を用いるときにはパルス期
間Tpおよび遷移期間Tdにおける短絡回数が大幅に減少
し、逆に真に低電流となった期間Tb′における短絡回数
が極端に増加するので、前述の第12図にて示した従来装
置における短絡発生回数とスパッタ発生量との関係か
ら、本発明においてはスパッタの発生量が極端に減少す
ることが予想される。第15図は、本発明におけるスパッ
タ発生量の実測値であり、同図（イ）は第14図のように
なる本発明の請求項第１項および第３項の装置における
溶接電圧とスパッタ発生量との関係を示し、同図（ロ）
は請求項第４項の装置における溶接電圧とスパッタ発生
量との関係を示し、また同図（ハ）は請求項第５項の装
置における溶接電圧とスパッタ発生量との関係を示して
いる。なお同図（ニ）は同一溶接条件で第10図の従来装
置によって溶接したときの溶接電圧とスパッタ発生量と
の関係を示している。同図から明らかなようにスパッタ
の発生量は本発明のいずれにおいても従来装置における
よりも極端に少なく、このために溶接電圧を十分に低い
値に設定して高速溶接しても安定した溶接が実施でき溶
接欠陥のないすぐれた溶接部が得られるものである。

また本発明においては、上記のスパッタ減少による高
速化および安定化の他に直流リアクトルのインダクタン
スを小さくする必要がないので、比較的低い周波数でDC
/DC変換部を動作させても出力電流の平滑が十分に行わ
れることになる。このためにDC/DC変換部を安価な低速
のスイッチング素子で構成することが可能となるばかり
でなく、スイッチング周波数の低下によってスイッチン
グ損失も低減できるものである。さらに比較的大きなイ
ンダクタンスの直流リアクトルを用いることによって、
短絡が発生したときの電流の上昇率が低く抑えられるの
で、スイッチング素子や整流素子の電流容量の余裕を少
なくすることができるようになって、総合的に大幅なコ
スト低減となるなど多くの利点を有するものである。

【図面の簡単な説明】

第１図は本発明の装置の実施例を示す接続図、第２図
（ａ）ないし（ｆ）は第１図の実施例の動作を説明する
ための各部の波形を示した線図、第３図は第１図の実施
例において高電流期間Tpから低電流期間Tbに移行する間
の現象を説明するための等価回路、第４図は第１図の実
施例において高電流期間Tpの終了によって基準信号Irが
IpからIbに低下したときの電流変化の様子を説明するた
めの線図、第５図は本発明の別の実施例を示す接続図、
第６図は第５図の実施例における電流変化の様子を説明
するための線図、第７図は本発明の別の実施例を示す接
続図、第８図（ａ）ないし（ｈ）は第７図の実施例の動
作を説明するための各部の波形を示した線図、第９図は
本発明の別の実施例を示す接続図、第10図は従来の装置
の例を示す接続図、第11図（ａ）および（ｂ）は第10図
の従来装置を用いるときのパルスアーク溶接における電
流波形および短絡発生回数の分布を示す線図、第12図は
第10図の従来装置における短絡発生回数とスパッタ発生
量との関係を示す線図、第13図は第10図の従来装置にお
いて高電流期間から低電流期間へ移行するときの現象を
説明するための等価回路を示す図、第14図は本発明の装
置における短絡発生回数の実測結果を示す線図、第15図
は本発明の装置におけるスパッタ発生量の実測値を示す
線図である。１……交流電源、２……整流回路、3,30……コンデン
サ、4a,4b,10,28……スイッチング素子（トランジス
タ）、5a,5b,6a,6b,8,9,11,29……ダイオード、７……
変圧器、12……直流リアクトル、13……溶接電流検出
器、17……第１の基準信号設定回路、18……第２の基準
信号設定回路、19……発振回路、20……時間比率設定回
路、21,24……比較器、22……信号合成回路、23……第
３の基準信号設定回路、25……ORゲート、26……第１の
制御回路、27……DC/DC変換部、41……溶接電圧検出
器、42……第４の基準電圧設定回路、44……ANDゲート

Claims

(57)【特許請求の範囲】

【請求項１】低電流と高電流とを周期的にくりかえして
溶接部に供給しながらアーク溶接を行うためのパルスア
ーク溶接電源であって少なくともつぎの（ａ）ないし
（ｌ）を備えたパルスアーク溶接電源装置。（ａ）直流電力源、（ｂ）前記直流電力原の出力をスイッチングによって
所望の直流出力に調整するDC/DC変換回路、（ｃ）前記DC/DC変換回路の出力側に設けられた直流
リアクトルおよび前記直流リアクトルと前記DC/DC変換
回路との間に設けられた還流回路とからなる出力平滑回
路、（ｄ）前記還流回路を一時的に遮断するためのスイッ
チング素子、（ｅ）溶接電流検出器、（ｆ）低電流時の溶接電流を定めるための基準信号Ib
を設定する第１の基準信号設定回路、（ｇ）高電流時の溶接電流を定めるための基準信号Ip
を設定する第２の基準信号設定回路、（ｈ）低電流期間Tbおよび高電流期間Tpを定める時間
設定回路、（ｉ）前記時間設定回路の出力TbおよびTpに応じて、
期間Tb中は前記第１の基準信号設定回路の出力Ibに、ま
た期間Tp中は前記第２の基準信号設定回路の出力Ipに応
じて前記DC/DC変換回路の出力を制御する第１の制御回
路、（ｊ）前記基準信号IbとIpとの中間の値であってIbに
近い値に定められた第３の基準信号Isを設定するための
第３の基準信号設定回路、（ｋ）前記低電流期間信号Tbと前記溶接電流検出器の
出力信号Iaと前記第３の基準信号Isとを入力とし、Tb期
間中であってかつIa＞Is（またはIa≧Is）の期間中のみ
前記還流回路を遮断する信号を前記還流回路の前記スイ
ッチング素子に供給する第２の制御回路、（ｌ）前記還流回路が前記スイッチング素子により遮
断されたときに前記直流リアクトルを含む前記DC/DC変
換回路の出力側のインダクタンスに蓄積された電磁エネ
ルギーを前記直流電力源側に回生するための前記DC/DC
変換回路に設けられた回生回路、
【請求項２】前記DC/DC変換回路は、２個の直列接続さ
れたスイッチング用トランジスタと、前記２個のトラン
ジスタの中間に一次巻線が接続された変圧器と、前記変
圧器の二次巻線に接続された整流用ダイオードと、前記
トランジスタと前記変圧器の一次巻線との各直列回路に
それぞれ並列に接続された前記トランジスタとは逆極性
の２個の一次側ダイオードとから構成されたフォワード
コンバータであり、前記回生回路は前記フォワードコン
バータを構成する一次側ダイオードを兼用した請求項１
に記載のパルスアーク溶接電源装置。
【請求項３】低電流と高電流とを周期的にくりかえして
溶接部に供給しながらアーク溶接を行うためのパルスア
ーク溶接電源であって少なくともつぎの（ａ）ないし
（ｋ）を備えたパルスアーク溶接電源装置。（ａ）直流電力源、（ｂ）前記直流電力源の出力をスイッチングによって
所望の直流出力に調整するDC/DC変換回路、（ｃ）前記DC/DC変換回路の出力側に直列に接続され
た直流リアクトル、（ｄ）前記直流リアクトルにさらに直列に接続され、
常時は導通状態にあるスイッチング素子および前記スイ
ッチング素子に並列に接続され前記スイッチング素子と
同極性のダイオードとコンデンサとからなる直列回路と
前記コンデンサと並列に接続された放電用抵抗器とから
なる電流減衰回路、（ｅ）溶接電流検出器、（ｆ）低電流時の溶接電流を定めるための基準信号Ib
を設定する第１の基準信号設定回路、（ｇ）高電流時の溶接電流を定めるための基準信号Ip
を設定する第２の基準信号設定回路、（ｈ）低電流期間Tbおよび高電流期間Tpを定める時間
設定回路、（ｉ）前記時間設定回路の出力TbおよびTpに応じて、
期間Tb中は前記第１の基準信号設定回路の出力Ibに、ま
た期間Tp中は前記第２の基準信号設定回路の出力Ipに応
じて前記DC/DC変換回路の出力を制御する第１の制御回
路、（ｊ）前記基準信号IbとIpとの中間の値であってIbに
近い値に定められた第３の基準信号Isを設定するための
第３の基準信号設定回路、（ｋ）前記低電流期間信号Tbと前記溶接電流検出器の
出力信号Iaと前記第３の基準信号Isとを入力とし、Tb期
間中であってかつIa＞Is（またはIa≧Is）の期間中のみ
前記直流リアクトルに直列に接続された電流減衰回路の
スイッチング素子を遮断する信号を出力する第２の制御
回路、
【請求項４】低電流と高電流とを周期的にくりかえして
溶接部に供給しながらアーク溶接を行うためのパルスア
ーク溶接電源であって少なくともつぎの（ａ）ないし
（ｎ）を備えたパルスアーク溶接電源装置。（ａ）直流電力源、（ｂ）前記直流電力源の出力をスイッチングによって
所望の出力に調整するDC/DC変換回路、（ｃ）前記DC/DC変換回路の出力側に設けられた直流
リアクトルおよび前記直流リアクトルと前記DC/DC変換
回路との間に設けられた還流回路とからなる出力平滑回
路、（ｄ）前記還流回路を一時的に遮断するためのスイッ
チング素子、（ｅ）溶接電流検出器、（ｆ）低電流時の溶接電流を定めるための基準信号Ib
を設定する第１の基準信号設定回路、（ｇ）高電流時の溶接電流を定めるための基準信号Ip
を設定する第２の基準信号設定回路、（ｈ）定電流期間Tbおよび高電流期間Tpを定める時間
設定回路、（ｉ）前記時間設定回路の出力TbおよびTpに応じて、
期間Tb中は前記第１の基準信号設定回路の出力Ibに、ま
た期間Tp中は前記第２の基準信号設定回路の出力Ipに応
じて前記DC/DC変換回路の出力を制御する第１の制御回
路、（ｊ）前記基準信号IbとIpとの中間の値であってIbの
近い値に定められた第３の基準信号Isを設定するための
第３の基準信号設定回路、（ｋ）溶接電圧検出器、（ｌ）基準電圧設定回路、（ｍ）前記溶接電流検出器の出力信号Ia、前記第３の
基準信号Is、前記溶接電圧検出器の出力信号Vaおよび前
記基準電圧設定回路の出力信号Vsを入力とし、前記信号
IaとIsとの大小関係によって異なる論理信号を出力する
第１の比較器と前記信号VaとVsとの大小関係によって異
なる論理信号を出力する第２の比較器とを含みIa＞Is
（またはIa≧Is）であってかつVa＜Vs（またはVa≦Vs）
のときに前記還流回路を遮断する信号を前記還流回路の
スイッチング素子に供給するとともに前記出力電流の基
準信号Irを強制的にIbに切りかえる信号を前記第１の制
御回路に供給する第２の制御回路、（ｎ）前記還流回路が前記スイッチング素子によって
遮断されたときに前記直流リアクトルを含む前記DC/DC
変換回路の出力側のインダクタンスに蓄積された電磁エ
ネルギーを前記直流電力源側に回生するための前記DC/D
C変換回路に設けられた回生回路、
【請求項５】低電流と高電流とを周期的にくりかえして
溶接部に供給しながらアーク溶接を行うためのパルスア
ーク溶接電源であって少なくともつぎの（ａ）ないし
（ｎ）を備えたパルスアーク溶接電源装置。（ａ）直流電力源、（ｂ）前記直流電力源の出力をスイッチングによって
所望の出力に調整するDC/DC変換回路、（ｃ）前記DC/DC変換回路の出力側に設けられた直流
リアクトルおよび前記直流リアクトルと前記DC/DC変換
回路との間に設けられた還流回路とからなる出力平滑回
路、（ｄ）前記還流回路を一時的に遮断するためのスイッ
チング素子、（ｅ）溶接電流検出器、（ｆ）低電流時の溶接電流を定めるための基準信号Ib
を設定する第１の基準信号設定回路、（ｇ）高電流時の溶接電流を定めるための基準信号Ip
を設定する第２の基準信号設定回路、（ｈ）低電流期間Tbおよび高電流期間Tpを定める時間
設定回路、（ｉ）前記時間設定回路の出力TbおよびTpに応じて、
期間Tb中は前記第１の基準信号設定回路の出力Ibに、ま
た期間Tp中は前記第２の基準信号設定回路の出力Ipに応
じて前記DC/DC変換回路の出力を制御する第１の制御回
路、（ｊ）前記基準信号IbとIpとの中間の値であってIbに
近い値に定められた第３の基準信号Isを設定するための
第３の基準信号設定回路、（ｋ）溶接電圧検出器、（ｌ）基準電圧設定回路、（ｍ）前記期間信号Tp,Tb,前記溶接電流検出器の出力
信号Ia,前記第３の基準信号Is,前記溶接電圧検出器の出
力信号Vaおよび前記基準電圧設定回路の出力電圧Vsを入
力とし、前記信号IaとIsとの大小関係によって異なる論
理信号を出力する第１の比較器と前記信号VaとVsとの大
小関係によって異なる論理信号を出力する第２の比較器
とを含み、期間Tb中であってかつIa＞Is（またはIa≧I
s）のときおよび期間Tp中であってかつVa＜Vs（またはV
a≦Vs）のときに前記還流回路を遮断する信号を前記還
流回路のスイッチング素子に供給するとともに前記出力
電流の基準信号Irを強制的にIbに切りかえる信号を前記
第１の制御回路に供給する第２の制御回路、（ｎ）前記還流回路が前記スイッチング素子によって
遮断されたときに前記直流リアクトルを含む前記DC/DC
変換回路の出力側のインダクタンスに蓄積された電磁エ
ネルギーを前記直流電力源側に回生するための前記DC/D
C変換回路に設けられた回生回路、