JP2554328B2 - パルス幅補正ｐｗｍ電力変換装置 - Google Patents
パルス幅補正ｐｗｍ電力変換装置Info
- Publication number
- JP2554328B2 JP2554328B2 JP62069640A JP6964087A JP2554328B2 JP 2554328 B2 JP2554328 B2 JP 2554328B2 JP 62069640 A JP62069640 A JP 62069640A JP 6964087 A JP6964087 A JP 6964087A JP 2554328 B2 JP2554328 B2 JP 2554328B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- pwm
- signal
- dead time
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、PWM波形のデッドタイムによるパルス幅
の減少（パルス幅の痩せ）分を補正することによりソー
ス信号波形に忠実な出力波形を得る三角波比較PWM方式
のインバータ、およびアクティブフィルタ等の電力変換
装置に関するものである。
の減少（パルス幅の痩せ）分を補正することによりソー
ス信号波形に忠実な出力波形を得る三角波比較PWM方式
のインバータ、およびアクティブフィルタ等の電力変換
装置に関するものである。
（従来の技術） 従来、PWM電力変換装置において例えば三角波比較PWM
方式のインバータは、例えば主回路は第１図、PWMドラ
イブ制御回路は第７図、各部の動作波形は第３図で示す
ように構成される。
方式のインバータは、例えば主回路は第１図、PWMドラ
イブ制御回路は第７図、各部の動作波形は第３図で示す
ように構成される。
すなわち、第７図PWMドライブ制御回路において正弦
波発振器６でインバータの出力電圧波形の基準となるソ
ース信号（以下「信号波」という）を生成し、方形波発
生回路８で信号波のゼロクロス点を基準に方形波に変換
した後、論理を反転した信号と共にデッドタイムコント
ロール回路13を通すことにより第３図（３）、（４）の
信号を得る。デッドタイムコントロール回路13は入力信
号が論理０（スイッチング素子がOFFの状態）から論理
１（スイッチング素子がONの状態）に変化した時、時間
tdの動作遅延を与える回路であり、拡大波形を（９）に
示す。これらの信号（３）、（４）はドライブ回路14で
電力増幅とレベル変換を行い、信号A,Dでスイッチング
素子２−１、３−１を駆動する。
波発振器６でインバータの出力電圧波形の基準となるソ
ース信号（以下「信号波」という）を生成し、方形波発
生回路８で信号波のゼロクロス点を基準に方形波に変換
した後、論理を反転した信号と共にデッドタイムコント
ロール回路13を通すことにより第３図（３）、（４）の
信号を得る。デッドタイムコントロール回路13は入力信
号が論理０（スイッチング素子がOFFの状態）から論理
１（スイッチング素子がONの状態）に変化した時、時間
tdの動作遅延を与える回路であり、拡大波形を（９）に
示す。これらの信号（３）、（４）はドライブ回路14で
電力増幅とレベル変換を行い、信号A,Dでスイッチング
素子２−１、３−１を駆動する。
また、前記信号波６を両波整流回路９により両波整流
した信号と、三角波発振器７から得られる三角波のキャ
リア信号（以下「変調波」という）とを比較器11に入力
する。これらの入力波形を第３図（１）、第４図16、15
に示す。比較器11の出力波形は信号波の振幅に比例した
パルス幅のPWMパルス列となり、波形を第３図（２）、
第４図19に示す。このパルス列を切替回路12に入力し、
信号波の極性に応じてPWMパルス列を論理を反転させ、
さらにデッドタイムコントロール回路13を通すことによ
り第３図（５）、（６）、拡大図第３図（９）、第４図
20のように時間tdの動作遅延を与えた信号を得る。これ
らの信号（５）、（６）はドライブ回路14で電力増幅と
レベル変換を行い、信号C,Bでスイッチング素子２−
２、３−２を駆動する。
した信号と、三角波発振器７から得られる三角波のキャ
リア信号（以下「変調波」という）とを比較器11に入力
する。これらの入力波形を第３図（１）、第４図16、15
に示す。比較器11の出力波形は信号波の振幅に比例した
パルス幅のPWMパルス列となり、波形を第３図（２）、
第４図19に示す。このパルス列を切替回路12に入力し、
信号波の極性に応じてPWMパルス列を論理を反転させ、
さらにデッドタイムコントロール回路13を通すことによ
り第３図（５）、（６）、拡大図第３図（９）、第４図
20のように時間tdの動作遅延を与えた信号を得る。これ
らの信号（５）、（６）はドライブ回路14で電力増幅と
レベル変換を行い、信号C,Bでスイッチング素子２−
２、３−２を駆動する。
第１図の主回路においては、ブリッジ接続されたスイ
ッチング素子にインバータ直流電源入力端１から直流電
力を供給し、スイッチング素子２−１、３−１を信号波
の周波数で第３図（３）、（４）のようにON/OFFさせ、
また、スイッチング素子２−２、３−２は信号波でPWM
制御された変調波で第３図（５）、（６）のようにON/O
FFさせることにより、（７）に示す高周波スイッチング
波形を得、さらに変調波除去フィルタ４により変調波の
周波数成分を除去して（８）に示す正弦波状の交流出力
電力を交流出力端５に得る。
ッチング素子にインバータ直流電源入力端１から直流電
力を供給し、スイッチング素子２−１、３−１を信号波
の周波数で第３図（３）、（４）のようにON/OFFさせ、
また、スイッチング素子２−２、３−２は信号波でPWM
制御された変調波で第３図（５）、（６）のようにON/O
FFさせることにより、（７）に示す高周波スイッチング
波形を得、さらに変調波除去フィルタ４により変調波の
周波数成分を除去して（８）に示す正弦波状の交流出力
電力を交流出力端５に得る。
以上の如く動作させるPWM電力変換装置においてスイ
ッチング素子の動作をさらに詳細に説明すると、出力電
圧が正の半サイクルではスイッチング素子２−１がON
し、スイッチング素子３−２を正弦波PWM制御されたパ
ルス幅でONさせることにより正の正弦波状の出力波形を
得、また、出力電圧が負の半サイクルではスイッチング
素子３−１がONし、スイッチング素子２−２を正弦保PW
M制御されたパルス幅でONさせることにより負の正弦波
状の出力波形を得ている。また、直列接続されたスイッ
チング素子２−１と３−１、およびスイッチング素子２
−２と３−２は、それぞれ一方がON/OFFする時、他方が
OFF/ONするという反応の動作をしなければならない。
ッチング素子の動作をさらに詳細に説明すると、出力電
圧が正の半サイクルではスイッチング素子２−１がON
し、スイッチング素子３−２を正弦波PWM制御されたパ
ルス幅でONさせることにより正の正弦波状の出力波形を
得、また、出力電圧が負の半サイクルではスイッチング
素子３−１がONし、スイッチング素子２−２を正弦保PW
M制御されたパルス幅でONさせることにより負の正弦波
状の出力波形を得ている。また、直列接続されたスイッ
チング素子２−１と３−１、およびスイッチング素子２
−２と３−２は、それぞれ一方がON/OFFする時、他方が
OFF/ONするという反応の動作をしなければならない。
一般に半導体スイッチング素子には、ON動作時にはタ
ーンオン時間、OFF動作時にはストレージタイムやター
ンオフ時間の動作遅れがあるため、上記の如く直列接続
されたスイッチング素子を同時にON/OFFするときは、特
にOFFするスイッチング素子の動作遅れにより直流電源
０を短絡させてしまう危険性がある。したがって、直列
接続されたスイッチング素子は一方にOFF信号を印加し
てから動作遅延時間以上の待ち時かをおいて他方のスイ
ッチング素子にON信号を与える必要がある。この待ち時
間を付与する回路が前述のデッドタイムコントロール回
路13であり、待ち時間がデッドタイムtdに対応する。
ーンオン時間、OFF動作時にはストレージタイムやター
ンオフ時間の動作遅れがあるため、上記の如く直列接続
されたスイッチング素子を同時にON/OFFするときは、特
にOFFするスイッチング素子の動作遅れにより直流電源
０を短絡させてしまう危険性がある。したがって、直列
接続されたスイッチング素子は一方にOFF信号を印加し
てから動作遅延時間以上の待ち時かをおいて他方のスイ
ッチング素子にON信号を与える必要がある。この待ち時
間を付与する回路が前述のデッドタイムコントロール回
路13であり、待ち時間がデッドタイムtdに対応する。
従来、三角波比較PWM方式のインバータ、およびアク
ティブフィルタ等の電力変換装置には、スイッチング素
子としてバイポーラトランジスタ、GTOなどの比較的低
速の電力用自己消弧型素子が用いられており、その三角
波比較PWMの変調周波数は500〜2kHz、PWMパルス数も数
パルス〜十数パルスと比較的長いパルスの組み合わせか
らなっていた。
ティブフィルタ等の電力変換装置には、スイッチング素
子としてバイポーラトランジスタ、GTOなどの比較的低
速の電力用自己消弧型素子が用いられており、その三角
波比較PWMの変調周波数は500〜2kHz、PWMパルス数も数
パルス〜十数パルスと比較的長いパルスの組み合わせか
らなっていた。
これらの長パルスのパルス列からなるPWM波形ではイ
ンバータなどの電力変換装置の出力波形を正弦波に保つ
ためには、大きなLC共振回路のフィルターを必要として
いた。
ンバータなどの電力変換装置の出力波形を正弦波に保つ
ためには、大きなLC共振回路のフィルターを必要として
いた。
また、長パルスのパルス列からなる十数パルスのPWM
波形のアクティブフィルタにおいては、補償できる高調
波は低次高調波であり、より高い高次高調波まで補償で
きるアクティブフィルタが望まれていた。
波形のアクティブフィルタにおいては、補償できる高調
波は低次高調波であり、より高い高次高調波まで補償で
きるアクティブフィルタが望まれていた。
ところで、静電誘導トランジスタ（SIT）など電力用
高速スイッチング素子の出現により三角波比較PWMの変
調周波数も数十kHz、PWMパルス数も数百パルスの短パル
スの組合わせが可能となり、PWMの変調周波数の高周波
化（以下高周波PWM）によるインバータなど電力変換装
置の出力波形は無歪みの正弦波が、アクティブフィルタ
は高次高調波までの補償が可能となった。
高速スイッチング素子の出現により三角波比較PWMの変
調周波数も数十kHz、PWMパルス数も数百パルスの短パル
スの組合わせが可能となり、PWMの変調周波数の高周波
化（以下高周波PWM）によるインバータなど電力変換装
置の出力波形は無歪みの正弦波が、アクティブフィルタ
は高次高調波までの補償が可能となった。
しかし、変調周波数を上げた短パルスのパルス列の高
周波PWMは、ブリッジ回路の上下素子のデッドタイムに
よるPWM波形のパルス幅の減少（パルス幅の痩せ）の割
合が長パルスのパルス列によるPWMより大きなウェイト
を占め、出力波形の信号波形に対する波形の忠実性が損
なわれる。
周波PWMは、ブリッジ回路の上下素子のデッドタイムに
よるPWM波形のパルス幅の減少（パルス幅の痩せ）の割
合が長パルスのパルス列によるPWMより大きなウェイト
を占め、出力波形の信号波形に対する波形の忠実性が損
なわれる。
従来技術においてデッドタイムの影響を詳細に説明す
ると、三角波比較PWMのパルス列は、第４図に示す変調
波15と信号波16との比較器出力19として得られる。パル
ス波t1は、変調波15と信号波16の交点をT1、T2とすれば
t1＝T2−T1となり、信号波16の振幅に比例する。
ると、三角波比較PWMのパルス列は、第４図に示す変調
波15と信号波16との比較器出力19として得られる。パル
ス波t1は、変調波15と信号波16の交点をT1、T2とすれば
t1＝T2−T1となり、信号波16の振幅に比例する。
このパルスは、デッドタイムコントロール回路13を通
ることによりデッドタイムtdだけパルス幅が減少し（パ
ルス幅が痩せ）、t2＝t1−tdなるパルス幅（第４図20）
でスイッチング素子２−２、３−２を駆動する。
ることによりデッドタイムtdだけパルス幅が減少し（パ
ルス幅が痩せ）、t2＝t1−tdなるパルス幅（第４図20）
でスイッチング素子２−２、３−２を駆動する。
このため、出力信号の波形は第５図23に示す通り振幅
が低下し、ゼロクロス域に振幅がゼロとなる領域が発生
し、大きな波形はずみを生ずる。
が低下し、ゼロクロス域に振幅がゼロとなる領域が発生
し、大きな波形はずみを生ずる。
実証試験における変調周波数対出力波形ひずみの測定
結果を第６図25に示す。
結果を第６図25に示す。
信号波16の周波数を50Hzとした時、変調波15の周波数
がおよそ50kHz以上でパルス幅の減少（パルス幅の痩
せ）に伴う出力波形ひずみが顕著になっている。
がおよそ50kHz以上でパルス幅の減少（パルス幅の痩
せ）に伴う出力波形ひずみが顕著になっている。
（発明の目的） この発明は、デッドタイムの存在による高周波PWMの
出力波形の信号波形に対する波形の忠実性を考慮してな
されたもので、ゼロクロス域のゼロ電圧状態発生を除去
する効果も含めて波形全体のレベル補正を目的としてお
り、信号波形に忠実な出力波形を得る電力変換装置を提
供するものである。
出力波形の信号波形に対する波形の忠実性を考慮してな
されたもので、ゼロクロス域のゼロ電圧状態発生を除去
する効果も含めて波形全体のレベル補正を目的としてお
り、信号波形に忠実な出力波形を得る電力変換装置を提
供するものである。
（発明の概要） この発明に係る三角波比較方式の高周波PWMのパルス
幅補正は、電力変換装置のブリッジ回路の上下素子のデ
ッドタイムによるPWM波形のパルス幅の減少（パルス幅
の痩せ）分を、比較器の信号波または変調波に直流バイ
アス信号を与えることにより補正するようにしたもので
ある。
幅補正は、電力変換装置のブリッジ回路の上下素子のデ
ッドタイムによるPWM波形のパルス幅の減少（パルス幅
の痩せ）分を、比較器の信号波または変調波に直流バイ
アス信号を与えることにより補正するようにしたもので
ある。
（発明の実施例） この発明の実施例の説明に先立ち、この発明の実証試
験に用いた高周波PWMインバータについて説明する。
験に用いた高周波PWMインバータについて説明する。
高周波PWMインバータの主回路構成を第１図に、PWMド
ライブ制御回路を第２図に、各部の波形を第３図に示
す。
ライブ制御回路を第２図に、各部の波形を第３図に示
す。
本発明による第２図のPWMドライブ制御回路は、従来
技術による第７図のPWMドライブ制御回路の両波整流回
路９と比較器11の間に加算回路10を付加し、両波整流し
た信号波に直流バイアス信号Vbを加算することを特徴と
している。
技術による第７図のPWMドライブ制御回路の両波整流回
路９と比較器11の間に加算回路10を付加し、両波整流し
た信号波に直流バイアス信号Vbを加算することを特徴と
している。
主回路のスイッチング素子２−１、２−２、３−１、
３−２はSITとした。実証試験に用いたSITは、その動作
原理上ストレージタイムが無く、代表的なスイッチング
時間のターンオン時間250nS、ターンオフ時間300nSのも
のを用いた。
３−２はSITとした。実証試験に用いたSITは、その動作
原理上ストレージタイムが無く、代表的なスイッチング
時間のターンオン時間250nS、ターンオフ時間300nSのも
のを用いた。
上下素子のデッドタイムによるPWM波形の減少（パル
ス幅の痩せ）の発生を観測するための変調波を供給する
三角波発振器７は高い周波数を供給できるよう３〜500k
Hzの発振器を使用した。
ス幅の痩せ）の発生を観測するための変調波を供給する
三角波発振器７は高い周波数を供給できるよう３〜500k
Hzの発振器を使用した。
第１図に示す主回路のブリッジの上部スイッチング素
子２−１、２−２と下部スイッチング素子３−１、３−
２のオン、オフの切替時に上下スイッチング素子の同時
導通による直流電源１の短絡を防ぐため、300nSのデッ
ドタイムtdを設けた。
子２−１、２−２と下部スイッチング素子３−１、３−
２のオン、オフの切替時に上下スイッチング素子の同時
導通による直流電源１の短絡を防ぐため、300nSのデッ
ドタイムtdを設けた。
以下、上記SITを用いPWMインバータを例に第４図の波
形図をもとにこの発明の実施例について説明する。
形図をもとにこの発明の実施例について説明する。
第４図において示すように、信号波16に直流バイアス
信号17を加算すると比較器11の出力パルス幅が直流バイ
アス信号17に比例して広がることに注目し、デッドタイ
ムtdと等しいパルスの広がりを与える直流バイアス信号
17信号波16に加算する。
信号17を加算すると比較器11の出力パルス幅が直流バイ
アス信号17に比例して広がることに注目し、デッドタイ
ムtdと等しいパルスの広がりを与える直流バイアス信号
17信号波16に加算する。
直流バイアス信号を加算した信号波18と変調波15の交
点をT3、T4とすれば、パルス幅t3はt3＝T4−T3となる。
また直流バイアス信号17により広がるパルス幅の増分を
Δtbとすればt3＝t1＋Δtbと表すことができる。このパ
ルスは、デッドタイムコントロール回路13を通ることに
よりtdだけパルス幅が減少し、（パルス幅が痩せ）、ス
イッチング素子２−２、３−２を駆動するパルス幅t4は
t4＝t3−tdとなる。
点をT3、T4とすれば、パルス幅t3はt3＝T4−T3となる。
また直流バイアス信号17により広がるパルス幅の増分を
Δtbとすればt3＝t1＋Δtbと表すことができる。このパ
ルスは、デッドタイムコントロール回路13を通ることに
よりtdだけパルス幅が減少し、（パルス幅が痩せ）、ス
イッチング素子２−２、３−２を駆動するパルス幅t4は
t4＝t3−tdとなる。
ここで、t3＝t1＋Δtb、t4＝t3−tdなる関係からt4＝
t1＋Δtb−tdを得る。
t1＋Δtb−tdを得る。
このΔtbがデッドタイムtdと等しくなるように直流バ
イアス信号17を加算することによりΔtb＝tdから、t4＝
t1なる関係が成立する。
イアス信号17を加算することによりΔtb＝tdから、t4＝
t1なる関係が成立する。
このことは、スイッチング素子２−２、３−２を駆動
するパルス幅t4（第４図22）は信号波16の振幅に比例し
たパルス幅t1（第４図19）に等しいということであり、
出力波形はデッドタイムtdによるパルス幅の減少（パル
ス幅の痩せ）を補正したものとして得ることができる。
するパルス幅t4（第４図22）は信号波16の振幅に比例し
たパルス幅t1（第４図19）に等しいということであり、
出力波形はデッドタイムtdによるパルス幅の減少（パル
ス幅の痩せ）を補正したものとして得ることができる。
第５図24にパルス幅補正方式を適用した時の出力波形
を、第６図26に実証試験においてパルス幅補正方式を適
用した時の変調周波数対出力波形ひずみの観測結果を示
す。
を、第６図26に実証試験においてパルス幅補正方式を適
用した時の変調周波数対出力波形ひずみの観測結果を示
す。
信号波18の周波数を50Hzとした時、周波数15の周波数
はおよそ200kHzまで上げても出力波形ひずみの増加は認
められない。
はおよそ200kHzまで上げても出力波形ひずみの増加は認
められない。
実施例においては、直流バイアス信号17を信号波16に
加算したが、信号波16と変調波とにそれぞれ異なった値
の直流バイアス信号を加算または減算し、両者の間に相
対的な電位差を与えることにより、同様の結果を得る。
加算したが、信号波16と変調波とにそれぞれ異なった値
の直流バイアス信号を加算または減算し、両者の間に相
対的な電位差を与えることにより、同様の結果を得る。
なお、この発明は、上記実施例のSIT高周波PWMインバ
ータをもとに説明したが、他の電力用半導体素子、例え
ば、SIサイリスタ、高速埋込型GTO、およびIGBT等を使
用したPWM方式による単相、多相の電力変換装置におい
ても適用可能であることは自明である。
ータをもとに説明したが、他の電力用半導体素子、例え
ば、SIサイリスタ、高速埋込型GTO、およびIGBT等を使
用したPWM方式による単相、多相の電力変換装置におい
ても適用可能であることは自明である。
（発明の効果） したがって、この発明によれば、直流バイアス信号を
信号波または変調波に与えることにより、三角波比較PW
M方式電力変換装置の変調波の高周波化に伴うデッドタ
イムによるパルス幅の減少（パルス幅の痩せ）に起因す
る出力波形ひずみを、ゼロクロス域ばかりでなく波形全
領域にわたって補正することが可能で、波形補正のため
のフィードバック制御などを行わなくても簡易にしかも
いかなるデッドタイムの値に対しても補正することが出
来る。
信号波または変調波に与えることにより、三角波比較PW
M方式電力変換装置の変調波の高周波化に伴うデッドタ
イムによるパルス幅の減少（パルス幅の痩せ）に起因す
る出力波形ひずみを、ゼロクロス域ばかりでなく波形全
領域にわたって補正することが可能で、波形補正のため
のフィードバック制御などを行わなくても簡易にしかも
いかなるデッドタイムの値に対しても補正することが出
来る。
【図面の簡単な説明】 第１図は、高周波PWMインバータの主回路を示し、 第２図は、本発明によるインバータのPWMドライブ制御
回路を示し、 第３図は、第１図主回路と第２図本発明によるPWMドラ
イブ制御回路および第７図従来技術によるPWMドライブ
制御回路における各部の波形を示し、 第４図は、三角波比較PWMのデッドタイムと直流バイア
ス信号との関係を示し、 第５図は、従来技術および本発明によるPWMインバータ
の交流出力波形の比較図を示し、 第６図は、従来技術および本発明による実証試験を行っ
たPWMインバータの変調周波数対出力波形ひずみの比較
図を示し、 第７図は、従来技術によるインバータのPWMのドライブ
制御回路を示す。
回路を示し、 第３図は、第１図主回路と第２図本発明によるPWMドラ
イブ制御回路および第７図従来技術によるPWMドライブ
制御回路における各部の波形を示し、 第４図は、三角波比較PWMのデッドタイムと直流バイア
ス信号との関係を示し、 第５図は、従来技術および本発明によるPWMインバータ
の交流出力波形の比較図を示し、 第６図は、従来技術および本発明による実証試験を行っ
たPWMインバータの変調周波数対出力波形ひずみの比較
図を示し、 第７図は、従来技術によるインバータのPWMのドライブ
制御回路を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西澤 潤一 仙台市米ヶ袋１丁目６番16号 (72)発明者 玉蟲 尚茂 仙台市角五郎１丁目３番８号 (72)発明者 三田村 紘一 仙台市中山７丁目１番48号 (72)発明者 三井 潔夫 仙台市中山７丁目１番20号 (72)発明者 池原 満雄 泉市南光台６丁目６番32号 (72)発明者 丸山 真平 仙台市旭ヶ丘２丁目11番21号 (56)参考文献 特開 昭58−148673（ＪＰ，Ａ)
Claims (3)
- 【請求項１】ブリッジ接続された複数の半導体スイッチ
ング素子を有する主回路と、正弦波ソース信号と三角波
キャリア信号の振幅を比較する比較器と、電源に直列に
接続された半導体スイッチング素子が同時にターンオン
することを防止するようにデッドタイムを前記直列接続
された半導体スイッチング素子に与えるデッドタイムコ
ントロール回路と、前記半導体スイッチング素子を駆動
するドライブ回路とを有するPWM制御回路とを含み、前
記正弦波ソース信号または三角波キャリア信号が印加さ
れる前記比較器の入力側に直流バイアス電圧用の加算回
路を接続して前記正弦波ソース信号または三角波キャリ
ア信号に前記直流バイアス電圧を与え、前記デッドタイ
ムによるPWM波形のパルス幅の減少を補正することを特
徴とするパルス幅補正PWM電力変換装置。 - 【請求項２】前記直流バイアス電圧による前記PWM波形
のパルス幅の増分が前記デッドタイムの等しいことを特
徴とする請求項１に記載のパルス幅補正PWM電力変換装
置。 - 【請求項３】前記半導体スイッチング素子は静電誘導ト
ランジスタからなることを特徴とする請求項１に記載の
パルス幅補正PWM電力変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069640A JP2554328B2 (ja) | 1987-03-24 | 1987-03-24 | パルス幅補正ｐｗｍ電力変換装置 |
| KR1019880002999A KR910000543B1 (ko) | 1987-03-24 | 1988-03-21 | Pwm 전력변환장치 |
| DE3852330T DE3852330T2 (de) | 1987-03-24 | 1988-03-22 | Pulsbreitenmodulierter Leistungskonverter. |
| EP88104565A EP0284021B1 (en) | 1987-03-24 | 1988-03-22 | PWM power converter |
| CN88101565A CN1019440B (zh) | 1987-03-24 | 1988-03-23 | 脉宽调制型功率转换器 |
| US07/545,148 US5021936A (en) | 1987-03-24 | 1990-06-28 | PWM power converter using mixed bipolar and static induction transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069640A JP2554328B2 (ja) | 1987-03-24 | 1987-03-24 | パルス幅補正ｐｗｍ電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240377A JPS63240377A (ja) | 1988-10-06 |
| JP2554328B2 true JP2554328B2 (ja) | 1996-11-13 |
Family
ID=13408661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069640A Expired - Fee Related JP2554328B2 (ja) | 1987-03-24 | 1987-03-24 | パルス幅補正ｐｗｍ電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554328B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506644Y2 (ja) * | 1988-11-04 | 1996-08-14 | 富士電機株式会社 | パルス幅変調制御インバ―タの電圧調節器 |
| JP3217391B2 (ja) * | 1991-07-01 | 2001-10-09 | 株式会社東芝 | 電力変換装置 |
| JP4438879B2 (ja) | 2008-03-19 | 2010-03-24 | Ｔｄｋ株式会社 | 同期整流型ｄｃ／ｄｃコンバータ |
| JP6025045B2 (ja) * | 2012-12-04 | 2016-11-16 | 富士電機株式会社 | インバータ |
| CN116317664B (zh) * | 2023-03-10 | 2023-10-13 | 南京航空航天大学 | 一种带有直流偏置正弦波输出的多桥臂开关功放电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148673A (ja) * | 1982-02-24 | 1983-09-03 | Yaskawa Electric Mfg Co Ltd | 三相ブリッジインバ−タのｐｗｍ制御方法 |
-
1987
- 1987-03-24 JP JP62069640A patent/JP2554328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63240377A (ja) | 1988-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554328B2 (ja) | パルス幅補正ｐｗｍ電力変換装置 | |
| JPH08126352A (ja) | 電力変換装置 | |
| JP3296425B2 (ja) | 電力変換装置 | |
| Yang et al. | Dead-Time elimination method of high frequency inverter with SHEPWM | |
| JP2554327B2 (ja) | 三角波比較高周波ｐｗｍ電力変換装置 | |
| JP2000324842A (ja) | 電力変換装置の制御装置 | |
| JP2006296181A (ja) | Ａｃ−ｄｃ変換装置 | |
| Sreekumar et al. | Multilevel converter for excitation of underwater transducers | |
| Kokate et al. | Comparison of simulation results three-level and five-level H-bridge inverter and hardware implementation of single leg H-bridge three-level inverter | |
| Gupta et al. | Reduced Device Count Asymmetrical Multilevel Inverter Topology Using Different PWM Techniques | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| Albu et al. | Single-Phase SPWM Inverter Ordered With Microcontroller | |
| Verne et al. | Implementation of a High-Voltage DC+ AC Power Supply for a Macro-Fiber Composite Actuators Testbed | |
| JP2000228881A (ja) | インバータ装置の制御方法 | |
| JPH0245811A (ja) | 交流定電圧装置 | |
| Raj et al. | FPGA Based Implementation of the Push-Pull Configuration of a Single Phase Multilevel Inverter with a Novel PWM Technique | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JP2654876B2 (ja) | スイッチング電力変換装置用電源装置 | |
| JPS6348165A (ja) | インバ−タのパルス幅変調制御方法 | |
| Nordin et al. | Comparative study of cascaded H-Bridge multilevel inverter model based on power electronic simulator (PSIM) | |
| JPH03143268A (ja) | 多重ｐｗｍインバータ | |
| SU1272420A1 (ru) | Преобразователь посто нного напр жени в посто нное | |
| JP2718252B2 (ja) | 電源装置 | |
| JPH04156278A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |