JPH03143268A - 多重ｐｗｍインバータ - Google Patents
多重ｐｗｍインバータInfo
- Publication number
- JPH03143268A JPH03143268A JP1280296A JP28029689A JPH03143268A JP H03143268 A JPH03143268 A JP H03143268A JP 1280296 A JP1280296 A JP 1280296A JP 28029689 A JP28029689 A JP 28029689A JP H03143268 A JPH03143268 A JP H03143268A
- Authority
- JP
- Japan
- Prior art keywords
- lower arms
- signal
- pwm inverter
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多重ＰＷＭインバータに関し、詳しくは、高周
波ＰＷＭ方式による２台の単相ＰＷＭインバータの出力
を多重化してなる単相出方の多重ＰＷＭインバータに関
するものである。
波ＰＷＭ方式による２台の単相ＰＷＭインバータの出力
を多重化してなる単相出方の多重ＰＷＭインバータに関
するものである。
（従来の技術）
従来、ＰＷＭ方式のフルブリッジ形インバータ等の電力
変換装置に用いるスイッチング素子としては、バイポー
ラトランジスタ、ＧＴＯ等の比較的低速の電力用自己消
弧形素子や、ＭＯＳＦＥＴ。
変換装置に用いるスイッチング素子としては、バイポー
ラトランジスタ、ＧＴＯ等の比較的低速の電力用自己消
弧形素子や、ＭＯＳＦＥＴ。
ＩＧＢＴ、ＳＩＴ、ＳＩサイリスタ等の高速の電力用自
己消弧形素子が用いられている。ここで、前者の比較的
低速の自己消弧形素子を用いる場合には、低次調波の抑
制や出方波形の正弦波化を図るために大容量のフィルタ
ーを必要とし、装置が大形化したりコスト高になるとい
った問題があった。
己消弧形素子が用いられている。ここで、前者の比較的
低速の自己消弧形素子を用いる場合には、低次調波の抑
制や出方波形の正弦波化を図るために大容量のフィルタ
ーを必要とし、装置が大形化したりコスト高になるとい
った問題があった。
上記短所を解決する方法として、スイッチング素子に高
速の自己消弧形素子を用い、パルス幅変調周波数を数十
ｋＨｚ程度に高周波化してインバータの出力波形を低歪
の正弦波とすることが具体化されている。
速の自己消弧形素子を用い、パルス幅変調周波数を数十
ｋＨｚ程度に高周波化してインバータの出力波形を低歪
の正弦波とすることが具体化されている。
（発明が解決しようとする課題）
このような従来の高周波ＰＷＭインバータにおいては、
スイッチング素子のスイッチング損失に起因して変調周
波数を高くするほど電力変換効率が低下するという新た
な問題を生じていた。
スイッチング素子のスイッチング損失に起因して変調周
波数を高くするほど電力変換効率が低下するという新た
な問題を生じていた。
本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、高速の自己消弧形素子を用
いた高周波ＰＷＭインバータにおいて、スイッチング損
失を低減して高い電力変換効率を実現可能とした多重Ｐ
ＷＭインバータを提供することにある。
、その目的とするところは、高速の自己消弧形素子を用
いた高周波ＰＷＭインバータにおいて、スイッチング損
失を低減して高い電力変換効率を実現可能とした多重Ｐ
ＷＭインバータを提供することにある。
（課題を解決するための手段）
上記目的を達成するため、本発明は、まず、通常の二つ
の上下アームからなる単相フルブリッジとは別個に一つ
の上下アームを並列に接続してインバータの主回路を構
成し、これら合計三つのアームを低周波（例えば５０／
６０Ｈｚ ）の信号波に基づいてスイッチングされる
第１の上下アームと、ＰＷＭ方式により高周波でスイッ
チングされる第２及び第３の上下アームとに区分する。
の上下アームからなる単相フルブリッジとは別個に一つ
の上下アームを並列に接続してインバータの主回路を構
成し、これら合計三つのアームを低周波（例えば５０／
６０Ｈｚ ）の信号波に基づいてスイッチングされる
第１の上下アームと、ＰＷＭ方式により高周波でスイッ
チングされる第２及び第３の上下アームとに区分する。
そして、前記第１及び第２の上下アームと、前記第１及
び第３の上下アームとによって単相ＰＷＭインバータを
２台構成し、一方の単相ＰＷＭインバータの出力電圧波
形の半周期分の時間軸方向に沿った両端部分を高周波パ
ルス化し、かつ、他方の単相ＰＷＭインバータの出力電
圧波形の半周期分の時間軸方向に沿った中央部分を高周
波パルス化してこれらの出力電圧を変圧器により多重合
成するものである。
び第３の上下アームとによって単相ＰＷＭインバータを
２台構成し、一方の単相ＰＷＭインバータの出力電圧波
形の半周期分の時間軸方向に沿った両端部分を高周波パ
ルス化し、かつ、他方の単相ＰＷＭインバータの出力電
圧波形の半周期分の時間軸方向に沿った中央部分を高周
波パルス化してこれらの出力電圧を変圧器により多重合
成するものである。
（作用）
本発明によれば、第２．第３の上下アームに対するパル
ス幅変調を信号波の半周期において分割することにより
、一方の単相ＰＷＭインバータの出力電圧波形の半周期
分の両端部分を高周波パルス化し、かつ他方の単相ＰＷ
Ｍインバータの出力電圧の半波の中央部分を高周波パル
ス化してこれらの出力を変圧器にて多重合成することに
より、第２．第３の上下アームのスイッチング素子に高
３− 速の自己消弧形素子を用いて高周波でスイッチングした
場合にも、従来のＰＷＭ方式のフルブリッジインバータ
と同様な低歪の正弦波を小さなスイッチング損失にて出
力させることができる。
ス幅変調を信号波の半周期において分割することにより
、一方の単相ＰＷＭインバータの出力電圧波形の半周期
分の両端部分を高周波パルス化し、かつ他方の単相ＰＷ
Ｍインバータの出力電圧の半波の中央部分を高周波パル
ス化してこれらの出力を変圧器にて多重合成することに
より、第２．第３の上下アームのスイッチング素子に高
３− 速の自己消弧形素子を用いて高周波でスイッチングした
場合にも、従来のＰＷＭ方式のフルブリッジインバータ
と同様な低歪の正弦波を小さなスイッチング損失にて出
力させることができる。
（実施例）
以下、図に沿って本発明の一実施例を説明する。
第１図はこの実施例にかかる多重ＰＷＭインバータの主
回路構成を、第２図はその制御回路の構成を、第３図は
各部の動作波形をそれぞれ示している。
回路構成を、第２図はその制御回路の構成を、第３図は
各部の動作波形をそれぞれ示している。
まず、第１図において、インバータの主回路は、直流電
源１に接続された電力用自己消弧形素子としてのスイッ
チング素子８１〜Ｓ６と、後述する各上下アームＡ１〜
Ａ３の出力側に接続された変圧器２ａ、２ｂとからなる
電力変換器３を備えており、この電力変換器３は、変圧
器２ａ、２ｂの二次側を直列接続することにより内部が
多重化されている。また、変圧器２ａ、２ｂの二次側直
列回路には負荷４が接続されている。
源１に接続された電力用自己消弧形素子としてのスイッ
チング素子８１〜Ｓ６と、後述する各上下アームＡ１〜
Ａ３の出力側に接続された変圧器２ａ、２ｂとからなる
電力変換器３を備えており、この電力変換器３は、変圧
器２ａ、２ｂの二次側を直列接続することにより内部が
多重化されている。また、変圧器２ａ、２ｂの二次側直
列回路には負荷４が接続されている。
なお、電力変換器３内において、スイッチング４−
素子８１．Ｓ２は第１の上下アームＡ□を、スイッチン
グ素子Ｓ３．Ｓ４は第２の上下アームＡ２を、スイッチ
ング素子Ｓ５．Ｓ６は第３の上下アームＡ３をそれぞれ
構成しており、既に明らかなようにこれらの上下アーム
Ａｉ〜Ａ３は互いに並列接続されている。
グ素子Ｓ３．Ｓ４は第２の上下アームＡ２を、スイッチ
ング素子Ｓ５．Ｓ６は第３の上下アームＡ３をそれぞれ
構成しており、既に明らかなようにこれらの上下アーム
Ａｉ〜Ａ３は互いに並列接続されている。
ここで、第１の上下アームＡ１を構成するスイッチング
素子８１．Ｓ２には、低周波（例えば５０／ ６０Ｈ７
）の信号波のゼロクロス点でスイッチングするために比
較的低速な自己消弧形素子が用いられ、一方、第２．第
３の上下アームＡ、、Ａ、を構成するスイッチング素子
８３〜Ｓ６には、ＰＷＭ方式により高周波（例えば数十
ｋＨｚ）でスイッチングするために高速の自己消弧形素
子が用いられている。
素子８１．Ｓ２には、低周波（例えば５０／ ６０Ｈ７
）の信号波のゼロクロス点でスイッチングするために比
較的低速な自己消弧形素子が用いられ、一方、第２．第
３の上下アームＡ、、Ａ、を構成するスイッチング素子
８３〜Ｓ６には、ＰＷＭ方式により高周波（例えば数十
ｋＨｚ）でスイッチングするために高速の自己消弧形素
子が用いられている。
つまりこの実施例では、低周波の信号波でスイッチング
される第１の上下アームＡ１と、ＰＷＭ方式により高周
波でスイッチングされる第２の上下アームＡ、とによっ
て第１の単相ＰＷＭインバータが構成され、また、第１
の上下アームＡ１と、ＰＷＭ方式により高周波でスイッ
チングされる第３の上下アームＡ３とによって第２の単
相ＰＷＭインバータが構成されていると共に、これらの
各単相ＰＷＭインバータの出力が変圧器２ａ、２ｂによ
り多重合成されているものである。
される第１の上下アームＡ１と、ＰＷＭ方式により高周
波でスイッチングされる第２の上下アームＡ、とによっ
て第１の単相ＰＷＭインバータが構成され、また、第１
の上下アームＡ１と、ＰＷＭ方式により高周波でスイッ
チングされる第３の上下アームＡ３とによって第２の単
相ＰＷＭインバータが構成されていると共に、これらの
各単相ＰＷＭインバータの出力が変圧器２ａ、２ｂによ
り多重合成されているものである。
次に第２図において、インバータの制御回路は、ＰＷＭ
の信号波の基になる正弦波発生器１１と、三角波発生器
１２と、これらの出力信号が個別に加えられる全波整流
器１．１ａ、１２ａと、正弦波のゼロクロス点を検出す
るゼロクロス検出器１３と、その出力側に接続された方
形波発生器１４と、全波整流器１１ａ 、 １２ａの出
力が加えられるコンパレータ１５ａと、全波整流器１１
ａの出力及び後述するバイアスシフト回路１６の出力が
加えられるコンパレータ１５ｂと、三角波のピーク検出
器１７と、その出力が加えられるバイアスシフト回路１
６と、コンパレータ１５ａ、１５ｂ及び方形波発生器１
４の出力が加えられる排他的ＯＲ回路１８ａ、１８ｂと
、方形波発生器１４及び排他的ＯＲ回路１８ａ、１８ｂ
の出力側に設けられたバッファ１９ａ 、 ２０ｂ 、
２１ｂ及び否定回路１９ｂ。
の信号波の基になる正弦波発生器１１と、三角波発生器
１２と、これらの出力信号が個別に加えられる全波整流
器１．１ａ、１２ａと、正弦波のゼロクロス点を検出す
るゼロクロス検出器１３と、その出力側に接続された方
形波発生器１４と、全波整流器１１ａ 、 １２ａの出
力が加えられるコンパレータ１５ａと、全波整流器１１
ａの出力及び後述するバイアスシフト回路１６の出力が
加えられるコンパレータ１５ｂと、三角波のピーク検出
器１７と、その出力が加えられるバイアスシフト回路１
６と、コンパレータ１５ａ、１５ｂ及び方形波発生器１
４の出力が加えられる排他的ＯＲ回路１８ａ、１８ｂと
、方形波発生器１４及び排他的ＯＲ回路１８ａ、１８ｂ
の出力側に設けられたバッファ１９ａ 、 ２０ｂ 、
２１ｂ及び否定回路１９ｂ。
２０ａ、２１ａと、これらのバッファ１９ａ 、 ２０
ｂ 、 ２１ｂ及び否定回路１９ｂ 、 ２０ａ 、
２１ａの出力側に設けられ、かつ、スイッチング素子８
１〜Ｓ６に対応するドライバ２２ａ〜２２ｆとから構成
されている。
ｂ 、 ２１ｂ及び否定回路１９ｂ 、 ２０ａ 、
２１ａの出力側に設けられ、かつ、スイッチング素子８
１〜Ｓ６に対応するドライバ２２ａ〜２２ｆとから構成
されている。
次に、この実施例の動作を第３図を参照しつつ説明する
。まず、正弦波発生器１１から出力される正弦波の周波
数は、この実施例にかかる多重ＰＷＭインバータの出力
電圧の周波数に対応して５０または６０Ｈｚとなってい
る。この正弦波のゼロクロス点はゼロクロス検出器１３
により検出され、このゼロクロス点に基づいて、第３図
に示す如き方形波が方形波発生器１４から出力されて第
１の上下アームＡ１のスイッチング素子８１．８２に対
する０Ｎ１０ＦＦ信号がバッフｙ１９ａ、否定回路１９
ｂ、ドライバ２２ａ、２２ｂを介して生成される。
。まず、正弦波発生器１１から出力される正弦波の周波
数は、この実施例にかかる多重ＰＷＭインバータの出力
電圧の周波数に対応して５０または６０Ｈｚとなってい
る。この正弦波のゼロクロス点はゼロクロス検出器１３
により検出され、このゼロクロス点に基づいて、第３図
に示す如き方形波が方形波発生器１４から出力されて第
１の上下アームＡ１のスイッチング素子８１．８２に対
する０Ｎ１０ＦＦ信号がバッフｙ１９ａ、否定回路１９
ｂ、ドライバ２２ａ、２２ｂを介して生成される。
一方、第２図に示す各構成要素のうち、ゼロクロス検出
器１３以後の回路要素を除外したＰＷＭ変調部は、正弦
波発生器１１からの正弦波を全波整流器１１ａにより全
波整流した信号を信号波として用いている。また、三角
波発生器１２から出力される７− 三角波を余波整流器１．２ａにより全波整流した信号を
第３図に示す如く第１のキャリア信号とし、このキャリ
ア信号をコンパレータ１５ａにより前記信号波と比較し
て排他的ＯＲ回路１８ａ及び否定回路２０ａ、バッファ
２０ｂ、ドライバ２２ｃ、２２ｄを介し第２の上下アー
ムＡ２のスイッチング素子Ｓ３゜Ｓ４に対するＯ Ｎ１
０ Ｆ Ｆ信号を生成する。これらのＯＮ１０ Ｆ Ｆ
信号は、第３図から明らかなように信号波の半周期分の
時間軸方向トこ沿った両端部分が高周波パルス化された
波形となる。
器１３以後の回路要素を除外したＰＷＭ変調部は、正弦
波発生器１１からの正弦波を全波整流器１１ａにより全
波整流した信号を信号波として用いている。また、三角
波発生器１２から出力される７− 三角波を余波整流器１．２ａにより全波整流した信号を
第３図に示す如く第１のキャリア信号とし、このキャリ
ア信号をコンパレータ１５ａにより前記信号波と比較し
て排他的ＯＲ回路１８ａ及び否定回路２０ａ、バッファ
２０ｂ、ドライバ２２ｃ、２２ｄを介し第２の上下アー
ムＡ２のスイッチング素子Ｓ３゜Ｓ４に対するＯ Ｎ１
０ Ｆ Ｆ信号を生成する。これらのＯＮ１０ Ｆ Ｆ
信号は、第３図から明らかなように信号波の半周期分の
時間軸方向トこ沿った両端部分が高周波パルス化された
波形となる。
更に、第２のキャリア信号は、第１のキャリア信号をバ
イアスシフト回路１６とピーク検出器１７との作用によ
り、第３図に示す如く第１のキャリア信号のピークに第
２のキャリア信号の下端が一致するようにバイアスシフ
トすることにより生威し、コンパレータ１５ｂにおいて
第２のキャリア信号と前記信号波とを比較した出力に基
づき、排他的ＯＲ回路１８ｂ、否定回路２１ａ、バッフ
ァ２１．ｂ及びドライバ２２ｅ、Ｚ２ｆを介して第３の
上下アームＡ３のスイッチング素子Ｓ５．Ｓ６に対する
Ｏ Ｎ１０８− ＦＦ信号を生成している。これらの０Ｎ１０ＦＦ信号は
、第３図から明らかなように信号波の半周期分の時間軸
方向に沿った中央部分が高周波パルス化された波形とな
る。
イアスシフト回路１６とピーク検出器１７との作用によ
り、第３図に示す如く第１のキャリア信号のピークに第
２のキャリア信号の下端が一致するようにバイアスシフ
トすることにより生威し、コンパレータ１５ｂにおいて
第２のキャリア信号と前記信号波とを比較した出力に基
づき、排他的ＯＲ回路１８ｂ、否定回路２１ａ、バッフ
ァ２１．ｂ及びドライバ２２ｅ、Ｚ２ｆを介して第３の
上下アームＡ３のスイッチング素子Ｓ５．Ｓ６に対する
Ｏ Ｎ１０８− ＦＦ信号を生成している。これらの０Ｎ１０ＦＦ信号は
、第３図から明らかなように信号波の半周期分の時間軸
方向に沿った中央部分が高周波パルス化された波形とな
る。
これにより、第３図に示すごとく、第１の上下アームＡ
１及び第２の上下アームＡ２からなる第１の単相ＰＷＭ
インバータの出力電圧波形は、半周期分の時間軸方向に
沿った両端部分が高周波パルス化され、また、第１の上
下アームＡ１及び第３の上下アームＡ３からなる第２の
単相ＰＷＭインバータの出力電圧波形は、半周期分の時
間軸方向に沿った中央部分が高周波パルス化される。
１及び第２の上下アームＡ２からなる第１の単相ＰＷＭ
インバータの出力電圧波形は、半周期分の時間軸方向に
沿った両端部分が高周波パルス化され、また、第１の上
下アームＡ１及び第３の上下アームＡ３からなる第２の
単相ＰＷＭインバータの出力電圧波形は、半周期分の時
間軸方向に沿った中央部分が高周波パルス化される。
従ってこれら第１．第２の単相ＰＷＭインバータの出力
電圧を第１図に示した変圧器２ａ、２ｂにて多重合成す
ることにより、第３図に示すような正弦波状の電圧が多
重ＰＷＭインバータの出力電圧として得られるものであ
る。
電圧を第１図に示した変圧器２ａ、２ｂにて多重合成す
ることにより、第３図に示すような正弦波状の電圧が多
重ＰＷＭインバータの出力電圧として得られるものであ
る。
（発明の効果）
以上のように本発明は、低周波の信号波しこよりスイッ
チングされる第１の上下アームと、ＰＷＭ方式によりス
イッチングされる第２．第３の上下アームとによって単
相ＰＷＭインバータを２台構成し、第２．第３の上下ア
ームの変調を信号波の半周期において分割することによ
り各単相ＰＷＭインバータの出力電圧波形をその半周期
の両端部分または中央部分で高周波パルス化すると共に
、これらの出力電圧を変圧器により多重合成したもので
あるから、高いキャリア周波数でスイッチングする際の
各スイッチング素子自体の損失を低く抑えることが可能
になる。
チングされる第１の上下アームと、ＰＷＭ方式によりス
イッチングされる第２．第３の上下アームとによって単
相ＰＷＭインバータを２台構成し、第２．第３の上下ア
ームの変調を信号波の半周期において分割することによ
り各単相ＰＷＭインバータの出力電圧波形をその半周期
の両端部分または中央部分で高周波パルス化すると共に
、これらの出力電圧を変圧器により多重合成したもので
あるから、高いキャリア周波数でスイッチングする際の
各スイッチング素子自体の損失を低く抑えることが可能
になる。
また、信号波によりスイッチングする素子は低周波でス
イッチング可能なオン電圧の低い素子を使用することが
できるため、総合的に電力変換効率が低下することのな
い高効率のＰＷＭインバータを実現することができる。
イッチング可能なオン電圧の低い素子を使用することが
できるため、総合的に電力変換効率が低下することのな
い高効率のＰＷＭインバータを実現することができる。
第１図は本発明の一実施例を示す多重ＰＷＭインバータ
の主回路構成図、第２図はその制御回路図、第３図は第
１図、第２図における各部の動作波形図である。 ］７・・・直流電源 ２ａ、２ｂ・・・変圧器３
・・・電力変換器 ４・・・負荷８１〜Ｓ６・・・
スイッチング素子 Ａ１〜Ａ３・・・上下アーム １１・・・正弦波発生器 １１ａ、１２ａ・・・全波
整流器１２・・・三角波発生器 １３・・・ゼロクロ
ス検出器１４・・・方形波発生器 １５ａ、１５ｂ・・・コンパレータ １６・・・バイアスシフト回路 １７・・・ピーク検
出器１９ａ 、２０ｂ 、２１ｂ−バッファ１９ｂ 、
２０ａ 、２１ ａ −否定回路２２ａ〜２２ｆ・・・
ドライバ
の主回路構成図、第２図はその制御回路図、第３図は第
１図、第２図における各部の動作波形図である。 ］７・・・直流電源 ２ａ、２ｂ・・・変圧器３
・・・電力変換器 ４・・・負荷８１〜Ｓ６・・・
スイッチング素子 Ａ１〜Ａ３・・・上下アーム １１・・・正弦波発生器 １１ａ、１２ａ・・・全波
整流器１２・・・三角波発生器 １３・・・ゼロクロ
ス検出器１４・・・方形波発生器 １５ａ、１５ｂ・・・コンパレータ １６・・・バイアスシフト回路 １７・・・ピーク検
出器１９ａ 、２０ｂ 、２１ｂ−バッファ１９ｂ 、
２０ａ 、２１ ａ −否定回路２２ａ〜２２ｆ・・・
ドライバ
Claims (1)
- インバータの主回路内に互いに並列接続して設けられた
三つの上下アームを、低周波の信号波に基づいてスイッ
チングされる第１の上下アームと、パルス幅変調方式に
より高周波でスイッチングされる第２及び第３の上下ア
ームとに区分すると共に、前記第１及び第２の上下アー
ムと、前記第１及び第３の上下アームとによって単相Ｐ
ＷＭインバータを２台構成し、一方の単相ＰＷＭインバ
ータの出力電圧波形の半周期分の時間軸方向に沿った両
端部分を高周波パルス化し、かつ、他方の単相ＰＷＭイ
ンバータの出力電圧波形の半周期分の時間軸方向に沿っ
た中央部分を高周波パルス化してこれらの出力電圧を変
圧器により多重合成したことを特徴とする多重ＰＷＭイ
ンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280296A JPH03143268A (ja) | 1989-10-27 | 1989-10-27 | 多重ｐｗｍインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1280296A JPH03143268A (ja) | 1989-10-27 | 1989-10-27 | 多重ｐｗｍインバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143268A true JPH03143268A (ja) | 1991-06-18 |
Family
ID=17623012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1280296A Pending JPH03143268A (ja) | 1989-10-27 | 1989-10-27 | 多重ｐｗｍインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03143268A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518898A (ja) * | 1999-12-21 | 2003-06-10 | インターナショナル パワー システムズ、インコーポレイテッド | ステップ波電力変換装置 |
| US8026639B1 (en) | 2006-07-31 | 2011-09-27 | Sustainable Energy Technologies | Scheme for operation of step wave power converter |
| US8031495B2 (en) | 2007-06-04 | 2011-10-04 | Sustainable Energy Technologies | Prediction scheme for step wave power converter and inductive inverter topology |
-
1989
- 1989-10-27 JP JP1280296A patent/JPH03143268A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518898A (ja) * | 1999-12-21 | 2003-06-10 | インターナショナル パワー システムズ、インコーポレイテッド | ステップ波電力変換装置 |
| US8026639B1 (en) | 2006-07-31 | 2011-09-27 | Sustainable Energy Technologies | Scheme for operation of step wave power converter |
| US8031495B2 (en) | 2007-06-04 | 2011-10-04 | Sustainable Energy Technologies | Prediction scheme for step wave power converter and inductive inverter topology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wei et al. | A novel matrix converter topology with simple commutation | |
| Carpita et al. | Multilevel converter for traction applications: Small-scale prototype tests results | |
| CN108923666B (zh) | 基于载波pwm的双输出双级矩阵变换器调制方法 | |
| CN108352777B (zh) | 中压混合多电平变换器和用于控制中压混合多电平变换器的方法 | |
| WO2012118661A2 (en) | Pulse width modulated control for hybrid inverters | |
| US11011997B2 (en) | Pulse width modulation control for a multilevel converter | |
| JP2001522218A (ja) | 可変周波数型パルスインバータ及び該パルスインバータを備えた風力発電設備 | |
| KR20030011274A (ko) | 전력 컨버터에서 고조파 감소를 위한 장치 및 공정 | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| JPH03143268A (ja) | 多重ｐｗｍインバータ | |
| JP2000092848A (ja) | 電力変換装置の多数台運転方法 | |
| CN1488188A (zh) | 一种波形交换方法及其装置 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| JP3680538B2 (ja) | 電力変換回路の制御方法 | |
| Zhang et al. | A New PWM scheme for loss balancing and neutral-point voltage balancing in three-level active NPC converter | |
| JP2023009353A (ja) | 三相インバータのマルチパルスｐｗｍ制御法 | |
| Gupta et al. | Design and Analysis of a New 31-Level Asymmetrical Multilevel Inverter Topology with Different PWM Techniques | |
| JP2002078346A (ja) | Ｐｗｍ制御形電力変換装置 | |
| Gupta et al. | Reduced Device Count Asymmetrical Multilevel Inverter Topology Using Different PWM Techniques | |
| JPS5846895A (ja) | 誘導電動機のインバ−タ制御方式 | |
| CA2443505A1 (en) | Method and voltage converter for converting a d.c. input voltage to an a.c. voltage in the mains frequency range | |
| JP6264091B2 (ja) | 交流−直流電力変換装置 | |
| CN108512482B (zh) | 一种双桥臂交直交变频电路及其控制方法 | |
| Sree | Simulation of High Frequency Step Down of Single Phase Matrix Converter as an Universal Converter | |
| Nguyen et al. | Carrier-based PWM modulation for indirect matrix converter fed open-end winding load |