JP2549892B2 - ペデスタル構造を有する反転シリコン・オン・インシュレータ半導体装置の製造方法 - Google Patents

ペデスタル構造を有する反転シリコン・オン・インシュレータ半導体装置の製造方法

Info

Publication number
JP2549892B2
JP2549892B2 JP63177286A JP17728688A JP2549892B2 JP 2549892 B2 JP2549892 B2 JP 2549892B2 JP 63177286 A JP63177286 A JP 63177286A JP 17728688 A JP17728688 A JP 17728688A JP 2549892 B2 JP2549892 B2 JP 2549892B2
Authority
JP
Japan
Prior art keywords
forming
dielectric layer
substrate
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63177286A
Other languages
English (en)
Other versions
JPS6444065A (en
Inventor
ダニエル・エヌ・コウリー・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS6444065A publication Critical patent/JPS6444065A/ja
Application granted granted Critical
Publication of JP2549892B2 publication Critical patent/JP2549892B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般的には、ペデスタル構造を有する反転シ
リコン・オン・インシュレータ（silicon-on-insulato
r）半導体装置の製造方法に関する。
［従来の技術］ 一般に、半導体装置およびその他の類似のものは、比
較的小さな空間を占める高性能の装置であることが望ま
しい。通常、半導体装置は、比較的大きなベース−コレ
クタ容量、コレクター基板容量が存在したため性能が悪
影響を受けていた。また、エピタキシャル領域の成長中
に生じる欠陥があると歩留りが低下する。そこで、エピ
タキシャル領域に欠陥が少なく、かつ比較的低容量の半
導体装置を製造することが極めて望ましい。本発明は、
比較的小さな領域を利用するペデスタル構造を用いて半
導体装置を製造することを可能にするためのものであ
る。また、この半導体装置は極めて高品質のエピタキシ
ャル領域を有し、容量はシリコン領域間に有する拡散障
壁誘電体のため減少する。
［発明の概要］ 本発明のペデスタル構造を有する反転シリコン・オン
・インシュレータ半導体装置を製造するプロセスに関す
る。本発明においては、誘電体層の形成、ポリシリコン
層の形成、エピタキシャル領域の選択的成長および窒化
物層の被着を含む初期処理工程の後、半導体装置は反転
され、新しい基板が半導体装置に接着される。この接着
に続いて、元の基板は除去され、第１の誘電体層の下で
エピタキシャル領域をエッチする。これによって、基板
除去の間にエピタキシャル領域に導入される欠陥は除去
できるようになる。この反転によってまたエピタキシャ
ル領域自身における欠陥も避けられるようになる。この
反転はタブを形成しなくとも実施できるので各装置はス
ペースが少なくてすみ、半導体装置レイアウトは変更で
きる。また、窒化物層はコレクタと新しい基板との間の
拡散障壁として作用しベース−コレクタ、コレクタ−基
板容量を減少でき、また、超高性能の半導体装置を提供
できる。製造方法は変更可能で、PNPおよびNPNバイポー
ラ装置、縦型MOSFET、横型MOSFETなど多くの型式の半導
体装置が本発明を用いて製造できる。
本発明の目的は、比較的低いベース−コレクタ間およ
びコレクタ−基板間容量を有するペデスタル構造の反転
シリコン・オン・インシュレータ半導体装置を製造する
新規かつ改良された方法を提供することである。
本発明の他の目的は、１回のウェーハ接着工程を実施
してシコン・オン・インシュレータ構造を実現できる、
ペデスタル構造の反転シリコン・オン・インシュレータ
半導体装置を製造する新規かつ改良された方法を提供す
ることである。
本発明のさらに他の目的は、半導体装置がタブ内で処
理されない、ペデスタル構造を有する反転シリコン・オ
ン・インシュレータ半導体装置を製造する新規かつ改良
された方法を提供することである。
本発明のさらに他の目的は、装置におけるエピタキシ
ャル領域の分離が改良された、ペデスタル構造を有する
反転シリコン・オン・インシュレータ半導体装置を製造
する新規かつ改良された方法を提供することである。
本発明のさらに他の目的は、エピタキシャル領域の最
高品質材料をエミッタが処理される場所に配置できる、
ペデスタル構造を有する反転シリコン・オン・インシュ
レータ半導体装置を製造する新規かつ改良された方法を
提供することである。
本発明のさらに他の目的は、方法を若干変更して種々
の型式の半導体装置を製造できる、ペデスタル構造を有
する反転シリコン・オン・インシュレータ半導体装置を
製造する新規かつ改良された方法を提供することであ
る。
本発明のこれらの、および他の目的は添付の明細書、
特許請求の範囲および図面を参照することによって当業
者に明らかになるであろう。
［実施例］ 特に、第１図〜第７図において、初期の処理工程の間
の、ペデスタル構造を有する反転シリコン・オン・イン
シュレータ半導体装置の高倍率拡大断面図が示されてい
る。まず、第１の基板10を用意する。次に、第１の誘電
体層12を第１の基板10上に形成する。次に第１のポリシ
リコン層14を第１の誘電体層12上に被着する。第１のポ
リシリコン層14を被着した後、該第１のポリシリコン層
14を第１の導電型にドープする。本実施例では、第１の
導電型はＰ＋である。ドーピングの後、第１のポリシリ
コン層14をパターン形成し、エッチする。次に、第２の
誘電体層16を第１のポリシリコン層14上に形成する。こ
れに続いて、第２のポリシリコン層18を被着する。第２
のポリシリコン層18は第２の導電型にドープする。本実
施例において、第２の導電型はＮ＋である。第１のポリ
シリコン層14と第２のポリシリコン層18は反対導電型に
ドープされることが理解されるべきである。第２のポリ
シリコン層18のドープが終了した後、該第２のポリシリ
コン層18を所定の態様でパターン形成、エッチする。第
３の誘電体層20を第２のポリシリコン層18上に形成す
る。
第８図〜第11図には、処理の各段階の、ペデスタル構
造を有する反転シリコン・オン・インシュレータの高倍
率拡大断面図が示されている。第３の誘電体層20を形成
した後、開口22をパターン形成、エッチする。開口22
は、第１の誘電体層12、第２の誘電体層16、第３の誘電
体層20、第１のポリシリコン層14および第２のポリシリ
コン層18を通って第１の基板10まで延びる。開口22をエ
ッチした後、そこにエピタキシャル領域24を成長させ
る。エピタキシャル領域24は、それが第１の基板10から
上方へ成長するように選択的に成長させる。エピタキシ
ャル24の成長の間またはその直後、コレクタ44をエピタ
キシャル領域24にインプラントする。コレクタ44は第２
ポリシリコン層18と同じ導電型（ここではＮ＋）を有す
ることに注意すべきである。コレクタ44のインプランテ
ーションに続いて、第３の誘電体層20およびエピタキシ
ャル領域24上に第４の誘電体層26を形成する。次に、窒
化物層28を第４の誘電体層26上に被着する。
次に、第２の基板30を窒化物層28上に接着する。第２
の基板30は種々の方法で接着できるが、通常はエポキシ
接着が用いられる。他の接着方法には、接着前に窒化物
層28上に酸化物層（図示せず）を被着するものが含まれ
る。この方法によって１回の接着工程のみでシリコン・
オン・インシュレータ構造を達成できる。第２の基板30
を窒化物層28に接着した後、第１の基板10は除去でき
る。通常、第１の基板10は研磨、エッチング、またはそ
れらの組合せで除去する。第１の基板10を除去するのに
他の方法が採用できることはもちろんである。
第１の基板10の除去に続いて、エピタキシャル領域24
を減少させて、エピタキシャル領域24の第１の表面54が
第１の誘電体層12の最上表面56の下の面に位置するよう
にする（第11図参照）。この減少によって第１の基板10
の除去の間に形成された欠陥は全部除去できる。このた
め、エピタキシャル領域24が高品質となって高性能が得
られる。本実施例においては反転工程は第１の基板10の
除去に続いて行うが、窒化物層28の被着の後ならいつで
もよいことに注意すべきである。
第12図〜第15図には、ペデスタル構造を有する反転シ
リコン・オン・インシュレータ半導体装置の種々の処理
段階における高倍率拡大断面図が示されている。半導体
装置の反転に続いて、ベース46をエピタキシャル領域24
にインプラントする。ベース46は第１のポリシリコン層
14の導電型、本実施例ではＰ＋、に対応しなければなら
ない。第12図は、第１のポリシリコン層14の導電型のド
ーパントがエピタキシャル領域24および該エピタキシャ
ル領域24のベース46に拡散している拡散領域50を示す。
ベース46のインプランテーションに続いて、側壁スペー
サ酸化物層32を第１の酸化物層12およびエピタキシャル
領域24上に形成する。この形成に続いて、側壁スペーサ
酸化物層32をエピタキシャル層24上で部分的にエッチす
る。これによって側壁スペーサ34を形成できる。エミッ
タコンタクト開口52は側壁スペーサ34の間に位置する。
側壁スペーサ34を形成した後は、エミッタ48をエピタキ
シャル領域24にインプラントできる。再言すると、エピ
タキシャル領域24が減少させられているために、エミッ
タは非常に高品質のエピタキシャル材料となる。通常、
エミッタ48はコレクタ44と同じ導電型となる。側壁スペ
ーサ34はエミッタ48の寸法を減少させるのに役立つ。エ
ミッタ48の寸法は、側壁スペーサ34がどの程度エミッタ
コンタクト開口52を減少させるかに応じてエミッタ48の
寸法は図示されているよりさらに減少することができ
る。
エミッタ48の形成に続いて、第１のコンタクト開口36
および第２のコンタクト開口38をパタン形成しかつエッ
チする。第１のコンタクト開口36は第１のポリシリコン
層14まで延び、第２のコンタクト開口38は第２のポリシ
リコン層18まで延びる。本実施例においては、第１のコ
ンタクト開口36、第２のコンタクト開口38、およびエミ
ッタコンタクト開口52はそこに被着されたコンタクトポ
リシリコンを有している。これは、コンタクト開口内の
コンタクトポリシリコン40を、それが第１の酸化物層12
および側壁スペーサ酸化物層32の厚い酸化物を越えるま
で被着することによって実現できる。次に、コンタクト
ポリシリコン40およびその厚い酸化物を平坦化しかつエ
ッチバックする。コンタクトポリシリコン40の被着およ
び平坦化に続いて、コンタクトポリシリコン40をドープ
する。第１のコンタクト開口36内のコンタクトポリシリ
コン40は第１のポリシリコン層14と同じ導電型にドープ
する。第２のコンタクト開口38内のコンタクトポリシリ
コン40は第２のポリシリコン層18と同じ導電型にドープ
する。エミッタコンタクト開口52内のコンタクトポリシ
リコン40はエミッタ48と同じ導電型のドープする。エミ
ッタ48を形成するのは、コンタクトポリシリコン40の被
着以前ではなくエミッタコンタクト開口52内のコンタク
トポリシリコン40をドープするときでもよい。コンタク
トポリシリコン40をドープした後、装置をアニールして
適切な拡散を確保する。
第16図には、ペデスタル構造を有する反転シリコン・
オン・インシュレータ半導体装置の高倍率拡大断面図が
示されている。この実施例における装置はバイポーラで
ある。複数の金属コンタクト42を第１のコンタクト開口
36、第２のコンタクト開口38、およびエミッタコンタク
ト開口52上に形成する。金属コンタクト42は周知の方法
を用いて形成される。
第17図〜第18図には、ペデスタル構造を有する反転シ
リコン・オン・インシュレータ半導体装置の当該処理、
それに続く処理段階における高倍率拡大断面図が示され
ている。本発明のこの実施例は縦型MOS装置を示す。第
２のポリシリコン層18の端部70が露出されるように開口
22を部分的にエッチした後、窒化物端部層（図示せず）
の形成およびエッチに続き窒化物の端部58が第２のポリ
シリコン層18の各露出端部70上に残る。次に、開口22を
第１のポリシリコン層14を通してエッチし第１のポリシ
リコン層14の端部74を露出させる。次に、酸化物端部76
が端部74上に成長される。この後、窒化物端部58を除去
して端部70が開口22内で露出されるようにする。酸化物
端部76は第１のポリシリコン層14をエピタキシャル領域
24から隔離するのに役立つものである。窒化物端部58お
よび酸化物端部76を形成するには種々の方法があること
に注意すべきである。
本発明の本実施例において、側壁スペーサ34（第13図
参照）は用いても用いなくてもよい。それらは必ずしも
必要でないが、バイポーラ装置と縦型MOS装置の間で変
更が最小となるようにするため含めることができる。ま
た、第18図はMOS装置であるから、ドレイン60、ソース6
2、ゲート64およびバルク66を有するように示されてい
る。縦型MOS装置の処理工程はそれ以外はバイポーラ装
置のそれとほぼ同じである。
第19図〜第21図には、ペデスタル構造を有する反転シ
リコン・オン・インシュレータ半導体装置の当該処理お
よびそれに続く処理段階の高倍率拡大断面図が示されて
いる。本発明の本実施例は横型MOS装置を示す。エピタ
キシャル領域24の減少に続いて、ゲート酸化物層68をエ
ピタキシャル層24上に形成する。第20図は本実施例が第
３のコンタクト開口72を含むことを示す。第３のコンタ
クト開口72は第１のポリシリコン層14まで延びる。
第21図は、第３のコンタクト開口72がドレイン60のコ
ンタクトとなり、第１のコンタクト開口36がソース62の
コンタクトとなることを示している。また、第２のコン
タクト開口38はバルク66のコンタクトとなる。ドレイン
60とソース62は完全に分離しなければならないことに注
意すべきである。側壁スペーサ34は前述したのと同じ理
由であってもなくともよい。
本発明において、第１の誘電体層12、第２の誘電体層
16、第３の誘電体層20および第４の誘電体層26は、酸化
物、窒化物、それらの種々の組合せのいずれでもよい。
またペデスタル構造を有する反転シリコン・オン・イン
シュレータ半導体装置を製造する本発明の方法は単一の
基板上に多数個の装置を製造するのに用いることができ
ることに注意すべきである。本発明のペデスタル構造は
より小型の半導体装置を処理できるようにする。また、
窒化物層28はコレクタ44と第２の基板30の間の拡散障壁
となる。本発明においてエピタキシャル領域24の分離が
改良されているため、ベース−コレクタ間、およびコレ
クタ−基板間の容量が大きく減少し、その結果、半導体
装置の性能が大きく向上する。
［発明の効果］ こうして、本発明によって前述した目的、利点に合致
した、ペデスタル構造を有する反転シリコン・オン・イ
ンシュレータ半導体装置を製造する方法が提供されたこ
とは明らかである。本発明の特定の実施例を図示、説明
したけれども、他の変形、改良は当業者には明らかであ
ろう。したがって、本発明は図示された特定の形式に限
定されるものではなく、また、添付特許請求の範囲は本
発明の精神、範囲から逸脱しない全ての変形例を含むも
のである。
【図面の簡単な説明】
第１図から第15図まで、第17図、第19図および第20図は
それぞれ、ペデスタル構造を有する反転シリコン・オン
・インシュレータ半導体装置の種々の処理段階における
高倍率拡大断面図である。 第16図、第18図、および第21図はそれぞれ、ペデスタル
構造を有する反転シリコン・オン・インシュレータ半導
体装置の高倍率拡大断面図である。 10…第１の基板、12…第１の誘電体層、14…第１のポリ
シリコン層、16…第２の誘電体層、18…第２のポリシリ
コン層、20…第３の誘電体層、22…開口、24…エピタキ
シャル領域、26…第４の誘電体層、28…窒化物層、30…
第２の基板、32…側壁スペーサ酸化物層、34…側壁スペ
ーサ、36…第１のコンタクト開口、38…第２のコンタク
ト開口、40…コンタクトポリシリコン、42…金属コンタ
クト、44…コレクタ、46…ベース、48…エミッタ、50…
拡散領域、52…エミッタコンタクト開口、54…エピタキ
シャル層24の第１の表面、56…第１の誘電体層12の最上
表面、58…窒化物端部、60…ドレイン、62…ソース、64
…ゲート、66…バルク、68…ゲート酸化物層、70…第２
のポリシリコン層18の端部、72…第３のコンタクト開
口、74…第１のポリシリコン層14の端部、76…酸化物端
部。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】ペデスタル構造を有する反転シリコン・オ
    ン・インシュレータ半導体装置の製造方法であって、 第１の基板を用意する工程、 前記第１の基板上に第１の誘電体層を形成する工程、 前記第１の誘電体層上に第１のポリシリコン層を形成す
    る工程、 前記第１のポリシリコン層上に第２の誘電体層を形成す
    る工程、 前記第２の誘電体層上に第２のポリシリコン層を形成す
    る工程、 前記第２のポリシリコン層上に第３の誘電体層を形成す
    る工程、 前記誘電体層および前記ポリシリコンを通って前記第１
    の基板まで延びる開口をエッチする工程、 前記開口中の前記第１の基板上にエピタキシャル領域を
    形成する工程、 前記エピタキシャル領域および前記第３の誘電体層の上
    に最後の誘電体層を形成する工程、 前記最後の誘電体層に第２の基板を接着する工程、 前記半導体装置を反転する工程、 前記第１の基板を除去する工程、 前記半導体装置に複数個のコンタクト開口をエッチする
    工程、および 前記コンタクト開口に電気的コンタクトを形成する工
    程、 を具備する前記方法。
  2. 【請求項２】ペデスタル構造を有する反転シリコン・オ
    ン・インシュレータ半導体装置を製造する方法であっ
    て、 第１の基板を用意する工程、 前記第１の基板上に第１の誘電体層を形成する工程、 前記第１の誘電体層上に第１の導電型にドープされた第
    １のポリシリコン層を形成する工程、 前記第１のポリシリコン層上に第２の誘電体層を形成す
    る工程、 前記第２の誘電体層上に第２の導電型にドープされた第
    ２のポリシリコン層を形成する工程、 前記第２のポリシリコン層上に第３の誘電体層を形成す
    る工程、 前記誘電体層および前記ポリシリコン層を通して前記第
    １の基板まで延びる開口をエッチする工程、 前記第１のポリシリコン層上の前記開口に酸化物端部を
    形成する工程、 前記開口中の前記第１の基板上にエピタキシャル領域を
    形成する工程、 前記エピタキシャル領域にドレインを形成する工程、 前記第１のポリシリコン層にゲートを形成する工程、 前記エピタキシャル領域にソースを形成する工程、 前記エピタキシャル領域および前記第３の誘電体層上に
    最後の誘電体層を形成する工程、 前記最後の誘電体層に第２の基板を接着する工程、 前記半導体装置を反転する工程、および 前記第１の基板を除去する工程、 を具備する前記方法。
  3. 【請求項３】ペデスタル構造を有する反転シリコン・オ
    ン・インシュレータ半導体装置を製造する方法であっ
    て、 第１の基板を用意する工程、 前記第１の基板上に第１の誘電体層を形成する工程、 第１の誘電体層上に第１のポリシリコン層を形成する工
    程、 第１のポリシリコン層をドープする工程、 ドープされた第１のポリシリコン層をパターン形成およ
    びエッチする工程、 前記第１のポリシリコン層上に第２の誘電体層を形成す
    る工程、 前記第２の誘電体層上に第２のポリシリコン層を形成す
    る工程、 第２のポリシリコン層をドープする工程、 ドープされた第２のポリシリコン層をパターン形成およ
    びエッチする工程、 第２のポリシリコン層上に第３の誘電体層を形成する工
    程、 前記第１および第２のポリシリコン層だけでなく前記第
    １、第２および第３の誘電体層を通って第１の基板に延
    びる開口をパターン形成およびエッチする工程、 前記開口における前記第１の基板上にエピタキシャル領
    域を形成する工程、 前記エピタキシャル領域および第３の誘電体層の上に第
    ４の誘電体層を形成する工程、 前記第４の誘電体層上に窒化物層を形成する工程、 第２の基板を用意する工程、 前記窒化物層に前記第２の基板を接着する工程、 前記半導体装置から前記第１の基板を除去する工程、 前記半導体装置を反転する工程、 前記半導体装置に複数個のコンタクト開口をパターン形
    成およびエッチする工程、および、 前記コンタクト開口に金属コンタクトを形成する工程、 を具備する前記方法。
JP63177286A 1987-07-31 1988-07-18 ペデスタル構造を有する反転シリコン・オン・インシュレータ半導体装置の製造方法 Expired - Lifetime JP2549892B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US079,984 1987-07-31
US07/079,984 US4902641A (en) 1987-07-31 1987-07-31 Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure

Publications (2)

Publication Number Publication Date
JPS6444065A JPS6444065A (en) 1989-02-16
JP2549892B2 true JP2549892B2 (ja) 1996-10-30

Family

ID=22154059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63177286A Expired - Lifetime JP2549892B2 (ja) 1987-07-31 1988-07-18 ペデスタル構造を有する反転シリコン・オン・インシュレータ半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4902641A (ja)
EP (1) EP0301223B1 (ja)
JP (1) JP2549892B2 (ja)
KR (1) KR890003038A (ja)
DE (1) DE3886291D1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503460B2 (ja) * 1986-12-01 1996-06-05 三菱電機株式会社 バイポ−ラトランジスタおよびその製造方法
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US5252143A (en) * 1990-10-15 1993-10-12 Hewlett-Packard Company Bipolar transistor structure with reduced collector-to-substrate capacitance
US5543390A (en) 1990-11-01 1996-08-06 State Of Oregon, Acting By And Through The Oregon State Board Of Higher Education, Acting For And On Behalf Of The Oregon Health Sciences University Covalent microparticle-drug conjugates for biological targeting
US5827819A (en) * 1990-11-01 1998-10-27 Oregon Health Sciences University Covalent polar lipid conjugates with neurologically active compounds for targeting
JP3202223B2 (ja) * 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
US5198375A (en) * 1992-03-23 1993-03-30 Motorola Inc. Method for forming a bipolar transistor structure
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
FR2750534B1 (fr) * 1996-06-27 1998-08-28 Commissariat Energie Atomique Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
US6107660A (en) * 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
DE19956654B4 (de) * 1999-11-25 2005-04-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Oberflächen von mikromechanischen und/oder mikrooptischen Bauelementen und/oder Funktionselementen aus glasartigen Materialien
EP1711966B1 (en) * 2004-01-22 2012-02-22 International Business Machines Corporation Vertical fin-fet mos devices
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
CN105881469B (zh) * 2016-05-30 2018-03-20 上海江奥数控机床有限公司 一种多工位多功能的装载机构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1224803A (en) * 1967-03-01 1971-03-10 Sony Corp Semiconductor devices
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US3959045A (en) * 1974-11-18 1976-05-25 Varian Associates Process for making III-V devices
DD134283A1 (de) * 1977-11-24 1979-02-14 Palmir M Gafarov Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
GB2052154B (en) * 1979-07-04 1983-11-02 Nat Res Dev Field-effect transistors and methods of constructing such transistors
US4230505A (en) * 1979-10-09 1980-10-28 Rca Corporation Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal
US4686758A (en) * 1984-06-27 1987-08-18 Honeywell Inc. Three-dimensional CMOS using selective epitaxial growth
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
US4556585A (en) * 1985-01-28 1985-12-03 International Business Machines Corporation Vertically isolated complementary transistors
US4651407A (en) * 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
US4696097A (en) * 1985-10-08 1987-09-29 Motorola, Inc. Poly-sidewall contact semiconductor device method

Also Published As

Publication number Publication date
KR890003038A (ko) 1989-04-12
US4902641A (en) 1990-02-20
EP0301223B1 (en) 1993-12-15
EP0301223A3 (en) 1990-07-04
EP0301223A2 (en) 1989-02-01
JPS6444065A (en) 1989-02-16
DE3886291D1 (de) 1994-01-27

Similar Documents

Publication Publication Date Title
JP2549892B2 (ja) ペデスタル構造を有する反転シリコン・オン・インシュレータ半導体装置の製造方法
US10374069B2 (en) Bipolar transistor and method of manufacturing the same
EP0591672B1 (en) Method for fabricating bipolar junction and MOS transistors on SOI
JP4384908B2 (ja) Ｃｍｏｓ回路と集積されるバイポーラ・トランジスタを形成する方法
JPH0677421A (ja) トランジスタの製法
US4876212A (en) Process for fabricating complimentary semiconductor devices having pedestal structures
KR20040090695A (ko) 융기형 외인성 베이스를 구비하는 바이폴라 상보성 금속산화막 반도체(ＢｉＣＭＯＳ) 집적 설계
US7906403B2 (en) Bipolar transistor and method of fabricating the same
KR100292905B1 (ko) 절연체상의반도체기판상의바이폴라트랜지스터및그제조방법
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
JP3989778B2 (ja) ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びこれの製造方法
EP0637838A2 (en) Integrated circuit with self-aligned isolation
US6803642B2 (en) Bipolar device having non-uniform depth base-emitter junction
JP2004080012A (ja) バイポーラトランジスタおよびその製造方法
JPH0897225A (ja) 半導体装置及びその製造方法
US20100047987A1 (en) Method of fabricating a bipolar transistor
JP4056218B2 (ja) 半導体装置およびその製造方法
JP3002964B2 (ja) バイポーラ半導体装置の製造方法
JPH0450747B2 (ja)
KR0128027B1 (ko) 쌍극자 트랜지스터 장치의 제조방법
JP2883242B2 (ja) 半導体装置の製造方法
US7618858B2 (en) Method of fabricating a heterojunction bipolar transistor
JPH07153772A (ja) バイポーラトランジスタ及びその製造方法
JPS59165435A (ja) 半導体装置の製造方法
JPH06151442A (ja) 半導体集積回路およびその製造方法