JP2549492B2 - 映像信号の奇数／偶数フィールド検出装置 - Google Patents
映像信号の奇数／偶数フィールド検出装置Info
- Publication number
- JP2549492B2 JP2549492B2 JP4349254A JP34925492A JP2549492B2 JP 2549492 B2 JP2549492 B2 JP 2549492B2 JP 4349254 A JP4349254 A JP 4349254A JP 34925492 A JP34925492 A JP 34925492A JP 2549492 B2 JP2549492 B2 JP 2549492B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- odd
- pulse
- even field
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２：１飛越走査映像信号
のディジタル処理に関するもので、特に映像信号の奇数
／偶数フィールド検出装置に関するものである。
のディジタル処理に関するもので、特に映像信号の奇数
／偶数フィールド検出装置に関するものである。
【０００２】
【従来の技術】従来は映像信号の奇数／偶数フィールド
をソフトウェアプログラムを利用して検出した。ところ
が、上記のようにソフトウェアプログラムを利用して映
像信号の奇数／偶数フィールドを検出する場合、マイク
ロプロセッサとその周辺回路を使用するのが一般的であ
る。このとき、映像信号の処理はソフトウェアプログラ
ムに依存するので、データの処理時に理論的な誤謬また
はコーティング錯誤等によるプログラムとかデータの誤
謬（バグ）が時々発生する。したがって、このようなプ
ログラムとかデータの誤謬が発生するとき毎にプログラ
ムをリセットしなければならないので、映像信号処理の
信頼性が低下される問題点がある。
をソフトウェアプログラムを利用して検出した。ところ
が、上記のようにソフトウェアプログラムを利用して映
像信号の奇数／偶数フィールドを検出する場合、マイク
ロプロセッサとその周辺回路を使用するのが一般的であ
る。このとき、映像信号の処理はソフトウェアプログラ
ムに依存するので、データの処理時に理論的な誤謬また
はコーティング錯誤等によるプログラムとかデータの誤
謬（バグ）が時々発生する。したがって、このようなプ
ログラムとかデータの誤謬が発生するとき毎にプログラ
ムをリセットしなければならないので、映像信号処理の
信頼性が低下される問題点がある。
【０００３】
【発明が解決しようとする課題】したがって本発明の目
的は、ハードウェアを使用して映像信号の奇数／偶数フ
ィールドを検出することにある。
的は、ハードウェアを使用して映像信号の奇数／偶数フ
ィールドを検出することにある。
【０００４】
【課題を解決するための手段】奇数／偶数フィールド検
出装置において、複合同期信号が、等化パルス区間又は
映像信号区間で数μｓｅｃ維持され、垂直同期パルス区
間で数１０μｓｅｃ維持される所定レベルである期間に
クロックをカウントして、カウント値が１０数μｓｅｃ
に相当する所定値を超えたとき垂直同期パルスの検出信
号を生成する第１のカウンタ部１００と、上記垂直同期
パルスの検出信号が供給されたときからクロックをカウ
ントして、上記垂直同期パルスの検出信号の供給開始か
ら奇数フィールドと偶数フィールド夫々において唯１つ
の水平同期パルスが存在するだけの期間を表わすウィン
ドー信号を生成すると共に、上記ウィンドー信号の生成
期間で奇数フィールドと偶数フィールドのいずれか一方
の水平同期パルスだけが存在する期間を表わす分離用信
号を生成する第２カウンタ部２００と、上記ウィンドー
信号が供給されているときの水平同期パルスの供給時点
で上記分離用信号の有無に応じて奇数／偶数フィールド
の判断を行い、その判断結果を出力するフィールド検出
部３００とを有することを特徴とする。
出装置において、複合同期信号が、等化パルス区間又は
映像信号区間で数μｓｅｃ維持され、垂直同期パルス区
間で数１０μｓｅｃ維持される所定レベルである期間に
クロックをカウントして、カウント値が１０数μｓｅｃ
に相当する所定値を超えたとき垂直同期パルスの検出信
号を生成する第１のカウンタ部１００と、上記垂直同期
パルスの検出信号が供給されたときからクロックをカウ
ントして、上記垂直同期パルスの検出信号の供給開始か
ら奇数フィールドと偶数フィールド夫々において唯１つ
の水平同期パルスが存在するだけの期間を表わすウィン
ドー信号を生成すると共に、上記ウィンドー信号の生成
期間で奇数フィールドと偶数フィールドのいずれか一方
の水平同期パルスだけが存在する期間を表わす分離用信
号を生成する第２カウンタ部２００と、上記ウィンドー
信号が供給されているときの水平同期パルスの供給時点
で上記分離用信号の有無に応じて奇数／偶数フィールド
の判断を行い、その判断結果を出力するフィールド検出
部３００とを有することを特徴とする。
【０００５】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。図１の第１カウンタ部１００は複合同期信号
発生部（図示せず）とリセット回路（図示せず）の出力
信号を入力するＡＮＤゲート１５と同期カウンタ１０
と、垂直同期信号を検出するためのＡＮＤゲート２０
と、ＪＫフリップフロップ３０とから構成される。そし
て、第２カウンタ部２００は前記第１カウンタ部１００
の出力信号Ｓ２によってクロックをカウントするための
同期カウンタ４０，５０を並列連結した８ビットカウン
タとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフリ
ップフロップ８０とから構成される。第３カウンタ部３
００はＡＮＤゲート９０とＤフリップフロップ９５とか
ら構成され、前記第２カウンタ部２００の出力信号Ｓ
４，Ｓ５とリセット回路の信号を入力として垂直同期信
号検出期間における水平同期パルスの供給タイミングに
応じて奇数と偶数フィールドを判断して出力させるため
のＡＮＤゲート９０とＤフリップフロップ９５とから構
成される。
説明する。図１の第１カウンタ部１００は複合同期信号
発生部（図示せず）とリセット回路（図示せず）の出力
信号を入力するＡＮＤゲート１５と同期カウンタ１０
と、垂直同期信号を検出するためのＡＮＤゲート２０
と、ＪＫフリップフロップ３０とから構成される。そし
て、第２カウンタ部２００は前記第１カウンタ部１００
の出力信号Ｓ２によってクロックをカウントするための
同期カウンタ４０，５０を並列連結した８ビットカウン
タとＡＮＤゲート６０、ＯＲゲート７０およびＪＫフリ
ップフロップ８０とから構成される。第３カウンタ部３
００はＡＮＤゲート９０とＤフリップフロップ９５とか
ら構成され、前記第２カウンタ部２００の出力信号Ｓ
４，Ｓ５とリセット回路の信号を入力として垂直同期信
号検出期間における水平同期パルスの供給タイミングに
応じて奇数と偶数フィールドを判断して出力させるため
のＡＮＤゲート９０とＤフリップフロップ９５とから構
成される。
【０００６】本発明による図１は、５００ＫＨｚ（２μ
ｓｅｃ）のクロックパルスを使用する。また、図２の
（Ａ）の複合同期パルスは等化パルス区間と垂直同期パ
ルス区間を含み、等化パルス区間の間はパルスのロー状
態が２．３μｓｅｃ維持され、垂直同期パルス区間の間
はパルスのロー状態が２７μｓｅｃ維持される。上述の
ように構成された本発明回路の動作説明を図１と図２の
（Ａ）〜図２の（Ｌ）を参照して詳細に説明する。
ｓｅｃ）のクロックパルスを使用する。また、図２の
（Ａ）の複合同期パルスは等化パルス区間と垂直同期パ
ルス区間を含み、等化パルス区間の間はパルスのロー状
態が２．３μｓｅｃ維持され、垂直同期パルス区間の間
はパルスのロー状態が２７μｓｅｃ維持される。上述の
ように構成された本発明回路の動作説明を図１と図２の
（Ａ）〜図２の（Ｌ）を参照して詳細に説明する。
【０００７】本発明の回路動作は垂直同期パルス区間を
認識するものから始まる。垂直同期パルス区間信号を認
識した後に垂直同期パルス区間の初めから最初の水平同
期パルス信号が供給されるまでの時間差異に応じて奇数
フィールドであるか偶数フィールドであるかを判断する
ものである。
認識するものから始まる。垂直同期パルス区間信号を認
識した後に垂直同期パルス区間の初めから最初の水平同
期パルス信号が供給されるまでの時間差異に応じて奇数
フィールドであるか偶数フィールドであるかを判断する
ものである。
【０００８】前記垂直同期パルス信号を認識した第１カ
ウンタ部１００の同期カウンタ１０はカウントを始作し
てカウンタ値が“８”になったときＪＫフリップフロッ
プ３０の正出力（Ｑ）をハイ状態に作る（図２の（Ｅ）
のタイミング図）。また、等化パルス区間でパルスのロ
ー状態のレベルは約２．３μｓｅｃの間に維持され、映
像信号区間でパルスロー状態のレベルは約４．９μｓｅ
ｃの間に維持されるので、同期カウンタ１０は８個のク
ロックをカウントする前にクリアされて等化パルス区間
ではＪＫフリップフロップ３０の出力がハイ状態になる
ことができない。
ウンタ部１００の同期カウンタ１０はカウントを始作し
てカウンタ値が“８”になったときＪＫフリップフロッ
プ３０の正出力（Ｑ）をハイ状態に作る（図２の（Ｅ）
のタイミング図）。また、等化パルス区間でパルスのロ
ー状態のレベルは約２．３μｓｅｃの間に維持され、映
像信号区間でパルスロー状態のレベルは約４．９μｓｅ
ｃの間に維持されるので、同期カウンタ１０は８個のク
ロックをカウントする前にクリアされて等化パルス区間
ではＪＫフリップフロップ３０の出力がハイ状態になる
ことができない。
【０００９】しかし、パルスのロー状態のレベルが２７
μｓｅｃの間に維持される垂直同期パルス区間において
は最大１４個のクロックまでカウントすることができる
ので、垂直同期パルス区間を検出するための充分な時間
（８個のクロック；１６μｓｅｃ）を本回路に設定して
いる。その後、同期カウンタ１０が８個のクロックをカ
ウントして垂直同期パルス区間を検出すると、ＪＫフリ
ップフロップ３０がセットされ、ＪＫフリップフロップ
３０の負出力
μｓｅｃの間に維持される垂直同期パルス区間において
は最大１４個のクロックまでカウントすることができる
ので、垂直同期パルス区間を検出するための充分な時間
（８個のクロック；１６μｓｅｃ）を本回路に設定して
いる。その後、同期カウンタ１０が８個のクロックをカ
ウントして垂直同期パルス区間を検出すると、ＪＫフリ
ップフロップ３０がセットされ、ＪＫフリップフロップ
３０の負出力
【００１０】
【外１】 （）
【００１１】はロー状態となる。このロー状態信号はＡ
ＮＤゲート１５を通じて、同期カウンタ１０のクリア端
子に入力されるので、同期カウンタ１０はカウンティン
グ動作を止める。第２カウンタ部２００の同期カウンタ
４０，５０は４ビットカウンタを並列連結して８ビット
カウンタによって拡張させたものである（以下、８ビッ
トカウンタという）。
ＮＤゲート１５を通じて、同期カウンタ１０のクリア端
子に入力されるので、同期カウンタ１０はカウンティン
グ動作を止める。第２カウンタ部２００の同期カウンタ
４０，５０は４ビットカウンタを並列連結して８ビット
カウンタによって拡張させたものである（以下、８ビッ
トカウンタという）。
【００１２】上述の第１カウンタ部１００のＪ／Ｋ Ｆ
／Ｆ３０の出力信号がハイ状態であるときのみ、８ビッ
トカウンタがカウント動作を開始する。前記８ビットカ
ウンタが３０（６０μｓｅｃ）をカウントしたときの
み、ＡＮＤゲート６０がハイ状態となり（図２の（Ｆ）
のタイミング図）、ＪＫフリップフロップ８０の正出力
（Ｑ）は第１カウンタ部１００のＡＮＤゲート２０のハ
イ状態信号によってハイ状態信号を維持するが、第２カ
ウンタ部２００のＡＮＤゲート６０の出力信号によって
ロー状態を維持し、６０μｓｅｃの間ハイ状態を維持す
るウインドー信号を作る（図２の（Ｈ）のタイミング
図）。
／Ｆ３０の出力信号がハイ状態であるときのみ、８ビッ
トカウンタがカウント動作を開始する。前記８ビットカ
ウンタが３０（６０μｓｅｃ）をカウントしたときの
み、ＡＮＤゲート６０がハイ状態となり（図２の（Ｆ）
のタイミング図）、ＪＫフリップフロップ８０の正出力
（Ｑ）は第１カウンタ部１００のＡＮＤゲート２０のハ
イ状態信号によってハイ状態信号を維持するが、第２カ
ウンタ部２００のＡＮＤゲート６０の出力信号によって
ロー状態を維持し、６０μｓｅｃの間ハイ状態を維持す
るウインドー信号を作る（図２の（Ｈ）のタイミング
図）。
【００１３】このとき、ＪＫフリップフロップ８０の正
出力（Ｑ）がハイ状態であるときのみ、水平同期パルス
信号がＡＮＤゲート９０の出力として伝達されるので、
奇数／偶数フィールドに関係なしに一度の水平同期パル
ス信号がＤフリップフロップ９５の正出力（Ｑ）によっ
て一つのフィールドからただ一度のみクロッキングが起
る。
出力（Ｑ）がハイ状態であるときのみ、水平同期パルス
信号がＡＮＤゲート９０の出力として伝達されるので、
奇数／偶数フィールドに関係なしに一度の水平同期パル
ス信号がＤフリップフロップ９５の正出力（Ｑ）によっ
て一つのフィールドからただ一度のみクロッキングが起
る。
【００１４】偶数フィールドの場合、ＪＫフリップフロ
ップ８０の正出力（Ｑ）（図２の（Ｈ）のタイミング
図）がハイ状態になったときから約１５μｓｅｃ（７〜
８をカウントした時間）後にフィールド検出部３００の
ＡＮＤゲート９０の出力（図２の（Ｉ）のタイミング
図）がＤフリップフロップをクロッキングさせる。この
とき、８ビットカウンタの上位４ビットはすべて“ＬＯ
Ｗ”値をもっているので、ＯＲゲート７０の出力する分
離用信号（図２の（Ｇ）のタイミング図）値がロー状態
になってＤフリップフロップ９５の出力は偶数フィール
ドを表わすロー状態になって次の垂直同期パルス区間ま
で継続ロー状態を維持する。
ップ８０の正出力（Ｑ）（図２の（Ｈ）のタイミング
図）がハイ状態になったときから約１５μｓｅｃ（７〜
８をカウントした時間）後にフィールド検出部３００の
ＡＮＤゲート９０の出力（図２の（Ｉ）のタイミング
図）がＤフリップフロップをクロッキングさせる。この
とき、８ビットカウンタの上位４ビットはすべて“ＬＯ
Ｗ”値をもっているので、ＯＲゲート７０の出力する分
離用信号（図２の（Ｇ）のタイミング図）値がロー状態
になってＤフリップフロップ９５の出力は偶数フィール
ドを表わすロー状態になって次の垂直同期パルス区間ま
で継続ロー状態を維持する。
【００１５】また、奇数フィールドである場合には第２
カウンタ部２００のＪＫフリップフロップ８０の正出力
（Ｑ）（図２の（Ｈ）のタイミング図）がハイ状態にな
ったときから約４６μｓｅｃ（２３〜２４カウントした
時間）後にフィールド検出部３００のＡＮＤゲート９０
の出力（図２の（Ｊ）のタイミング図）がＤフリップフ
ロップをクロッキングさせる。このとき、８ビットカウ
ンタの上位４ビット幅の最小限に一つ以上はハイ状態な
ので、ＯＲゲート７０の出力する分離用信号（図２の
（Ｇ）のタイミング図）値がハイ状態になってＤフリッ
プフロップ９５の出力は奇数フィールドを表わすハイ状
態になって次の垂直同期パルス区間まで継続ハイ状態を
維持する。
カウンタ部２００のＪＫフリップフロップ８０の正出力
（Ｑ）（図２の（Ｈ）のタイミング図）がハイ状態にな
ったときから約４６μｓｅｃ（２３〜２４カウントした
時間）後にフィールド検出部３００のＡＮＤゲート９０
の出力（図２の（Ｊ）のタイミング図）がＤフリップフ
ロップをクロッキングさせる。このとき、８ビットカウ
ンタの上位４ビット幅の最小限に一つ以上はハイ状態な
ので、ＯＲゲート７０の出力する分離用信号（図２の
（Ｇ）のタイミング図）値がハイ状態になってＤフリッ
プフロップ９５の出力は奇数フィールドを表わすハイ状
態になって次の垂直同期パルス区間まで継続ハイ状態を
維持する。
【００１６】
【発明の効果】したがって、上述のように本発明はビデ
オ信号の２：１飛越走査映像信号をハードウェア的に処
理するので、高い信頼度をもって奇数と偶数フィールド
を検出できる効果がある。
オ信号の２：１飛越走査映像信号をハードウェア的に処
理するので、高い信頼度をもって奇数と偶数フィールド
を検出できる効果がある。
【図１】本発明による奇数／偶数フィールド検出回路図
である。
である。
【図２】図１の各部分別の波形図である。
１０，４０，５０ 同期カウンタ １５，２０，６０，９０ ＡＮＤゲート ３０，８０ ＪＫフリップフロップ ７０ ＯＲゲート ９５ Ｄフリップフロップ １００ 第１カウンタ部 ２００ 第２カウンタ部 ３００ 第３カウンタ部
Claims (1)
- 【請求項１】 奇数／偶数フィールド検出装置におい
て、 複合同期信号が、等化パルス区間又は映像信号区間で数
μｓｅｃ維持され、垂直同期パルス区間で数１０μｓｅ
ｃ維持される所定レベルである期間にクロックをカウン
トして、カウント値が１０数μｓｅｃに相当する所定値
を超えたとき垂直同期パルスの検出信号を生成する第１
のカウンタ部１００と、 上記垂直同期パルスの検出信号が供給されたときからク
ロックをカウントして、上記垂直同期パルスの検出信号
の供給開始から奇数フィールドと偶数フィールド夫々に
おいて唯１つの水平同期パルスが存在するだけの期間を
表わすウィンドー信号を生成すると共に、上記ウィンド
ー信号の生成期間で奇数フィールドと偶数フィールドの
いずれか一方の水平同期パルスだけが存在する期間を表
わす分離用信号を生成する第２カウンタ部２００と、 上記ウィンドー信号が供給されているときの水平同期パ
ルスの供給時点で上記分離用信号の有無に応じて奇数／
偶数フィールドの判断を行い、その判断結果を出力する
フィールド検出部３００とを有することを特徴とする奇
数／偶数フィールド検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR25679/1991 | 1991-12-31 | ||
| KR1019910025679A KR950005054B1 (ko) | 1991-12-31 | 1991-12-31 | 기수/우수의 필드 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0686093A JPH0686093A (ja) | 1994-03-25 |
| JP2549492B2 true JP2549492B2 (ja) | 1996-10-30 |
Family
ID=19327153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349254A Expired - Fee Related JP2549492B2 (ja) | 1991-12-31 | 1992-12-28 | 映像信号の奇数／偶数フィールド検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5327175A (ja) |
| JP (1) | JP2549492B2 (ja) |
| KR (1) | KR950005054B1 (ja) |
| CN (1) | CN1043000C (ja) |
| DE (1) | DE4244419A1 (ja) |
| GB (1) | GB2263028B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864326A (en) | 1992-02-07 | 1999-01-26 | I-O Display Systems Llc | Depixelated visual display |
| US5303085A (en) | 1992-02-07 | 1994-04-12 | Rallison Richard D | Optically corrected helmet mounted display |
| US6097543A (en) | 1992-02-07 | 2000-08-01 | I-O Display Systems Llc | Personal visual display |
| US5526022A (en) | 1993-01-06 | 1996-06-11 | Virtual I/O, Inc. | Sourceless orientation sensor |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| US5991087A (en) | 1993-11-12 | 1999-11-23 | I-O Display System Llc | Non-orthogonal plate in a virtual reality or heads up display |
| US6160666A (en) | 1994-02-07 | 2000-12-12 | I-O Display Systems Llc | Personal visual display system |
| US5903395A (en) | 1994-08-31 | 1999-05-11 | I-O Display Systems Llc | Personal visual display system |
| US6226044B1 (en) * | 1994-11-30 | 2001-05-01 | The United States Of America As Represented By The Secretary Of The Army | Field synchronization system and technique |
| US5608461A (en) * | 1995-03-29 | 1997-03-04 | Silicon Graphics, Inc. | Programmable video frame detector |
| EP0737004A1 (en) * | 1995-04-05 | 1996-10-09 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
| US5991085A (en) | 1995-04-21 | 1999-11-23 | I-O Display Systems Llc | Head-mounted personal visual display apparatus with image generator and holder |
| US6122604A (en) * | 1996-12-02 | 2000-09-19 | Dynacolor Inc. | Digital protection circuit for CRT based display systems |
| DE19801732A1 (de) * | 1998-01-19 | 1999-07-22 | Thomson Brandt Gmbh | Schaltung zur Aufbereitung von Synchronsignalen |
| TW468339B (en) * | 1998-09-14 | 2001-12-11 | Sony Corp | External synchronizing system and camera system using thereof |
| GB2362754A (en) * | 2000-05-25 | 2001-11-28 | Nanogate Ltd | A method of growing single crystals |
| FR2831755A1 (fr) * | 2001-10-30 | 2003-05-02 | St Microelectronics Sa | Procede et dispositif de detection de la parite des trames successives d'un signal video entrelace |
| US7801784B2 (en) * | 2004-06-07 | 2010-09-21 | Cfph, Llc | System and method for managing financial market information |
| US7499098B2 (en) * | 2005-06-07 | 2009-03-03 | Seiko Epson Corporation | Method and apparatus for determining the status of frame data transmission from an imaging device |
| JP5849245B2 (ja) | 2010-07-28 | 2016-01-27 | パナソニックＩｐマネジメント株式会社 | レーダ装置 |
| CN104320564B (zh) * | 2014-10-22 | 2018-03-16 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga实现视频信号触发同步的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714258A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Field discrimination circuit for television signal |
| JPS6051301B2 (ja) * | 1980-08-14 | 1985-11-13 | 松下電器産業株式会社 | フィ−ルド識別装置 |
| DE3443925C1 (de) * | 1984-12-01 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal |
| US4827341A (en) * | 1986-12-16 | 1989-05-02 | Fuji Photo Equipment Co., Ltd. | Synchronizing signal generating circuit |
| US5025496A (en) * | 1990-05-07 | 1991-06-18 | Rca Licensing Corporation | Odd/even field detector for video signals |
-
1991
- 1991-12-31 KR KR1019910025679A patent/KR950005054B1/ko not_active IP Right Cessation
-
1992
- 1992-12-28 JP JP4349254A patent/JP2549492B2/ja not_active Expired - Fee Related
- 1992-12-29 DE DE4244419A patent/DE4244419A1/de not_active Ceased
- 1992-12-30 US US07/998,726 patent/US5327175A/en not_active Expired - Lifetime
- 1992-12-31 GB GB9227138A patent/GB2263028B/en not_active Expired - Fee Related
- 1992-12-31 CN CN92113848A patent/CN1043000C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0686093A (ja) | 1994-03-25 |
| KR930015669A (ko) | 1993-07-24 |
| GB9227138D0 (en) | 1993-02-24 |
| GB2263028A (en) | 1993-07-07 |
| CN1043000C (zh) | 1999-04-14 |
| KR950005054B1 (ko) | 1995-05-17 |
| GB2263028B (en) | 1995-09-13 |
| DE4244419A1 (ja) | 1993-07-01 |
| US5327175A (en) | 1994-07-05 |
| CN1076580A (zh) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549492B2 (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| JPS61134183A (ja) | テレビジヨン信号のフイールド識別回路 | |
| US5031041A (en) | Digital detector/filter for synchronizing signals | |
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| JP3043307B2 (ja) | 同期信号判定方法及び装置 | |
| KR940008492B1 (ko) | 문자발생회로의 오동작 방지회로 | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| EP0462752A2 (en) | Horizontal synchronizing signal separator | |
| JPH11505399A (ja) | 垂直同期信号検出器 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| JPS5951679A (ja) | 複合映像信号判定方法及びその回路 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| KR100311367B1 (ko) | 티브이시스템의라인선택및필드검출장치 | |
| JPH04324764A (ja) | 同期判定装置 | |
| JP2932967B2 (ja) | 映像信号の方式自動判別方法とその装置 | |
| JP2508877B2 (ja) | ディジタルビデオ信号の水平同期信号分離回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH0396026A (ja) | 同期ワード検出方式 | |
| JPH07210106A (ja) | 等価パルス期間無効判別回路 | |
| KR100189962B1 (ko) | 디지탈 복사방지 회로 | |
| JP2606216B2 (ja) | 水平同期信号形成回路 | |
| JPS6016071A (ja) | ビデオ同期信号分離回路 | |
| JPS63303575A (ja) | フィ−ルドの基準信号形成回路 | |
| JPH0289479A (ja) | ビデオ信号識別回路及び画像機器 | |
| JPS5816786B2 (ja) | テレビ信号フレ−ム同期検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |