JPS6016071A - ビデオ同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複合ビデオ信号（ＮＴＳＣ）よシ第１フィー
ルド同期信号、第２フィールド同期信号及びライン同期
信号（水平）を分離する回路に係シ、特に論理素子によ
シ同期分離回路に関するものである。

〔発明の背景〕

一般にテレビ等の画像信号を処理して、たとえばハード
コピー化する場合などにおいては、複合ビデオ信号より
同期信号を分離する必要がある。

テレビ受像機でもこれらの同期分離を行っているが、ま
ず複合ビデオ信号（映像信号と同期信号とが合成された
信号）から映像信号と複合同期信号（垂直同期と水平同
期とが合成された信号）とを分離し、その後に垂直同期
と水平同期とを分離している。この場合、複合同期信号
からの垂直・水平同期分離は一般にＣ−Ｒ時定数による
周波数分離回路等によシ行われておシ、積分回路及び微
分回路のアナログ信号処理されている。そのため高分離
精度が得られない欠点がある。テレビ受像機ではこれら
の同期分離精度でも十分であるが、・・−トコピーある
いは計算機等によシ画像処理を行う場合には安定した同
期分離が要求される。

従来、特開昭５７−１４２５８号公報、特開昭５７−１
２９０７１号公報に示される様に、第１フイールド同期
信号と第２フイールド同期信号とをディジタル的に検出
する回路が提案されているが、これらはカウンタ等を必
要とし、複雑、高価という問題がある。

〔発明の目的〕

本発明の目的は、このような問題点に鑑み、複合同期信
号よシ垂直同期及び水平同期を分離する回路において簡
単でかつ安定したビデオ同期信号分離回路を提供するも
のである。

〔発明の概要〕

本発明の特徴は、論理素子を用いてディジタル信号処理
し、垂直同期（第１フイールド同期信号。

第２フイールド同期信号）及び水平同期信号に分離でき
るようにしたところにある。

〔発明の実施例〕

以下図面を用いて本発明のビデオ同期信号分離回路を詳
細に説明する。

第１図に本発明によるビデオ同期信号分離回路の基本構
成を示す。

同図において、１０はパルス周期判別回路。

２０は水平同期パルス発生回路、３０は垂直等価パルス
抽出回路、４０は垂直同期パルス抽出回路。

５０は垂直同期パルス発生回路、６０は第１フィールド
Ｗ、２フィールド同期信号分離回路である。

第１図の回路動作は第２図の動作タイムシーケンスによ
シ説明する。

ビデオ信号の複合同期信号は、第２図のＶ、Ｓ波形に示
すように水平同期信号と垂直同期信号を表わす等価パル
スとが合成されている。このうち、水平同期信号の周期
は６３．５μｓのパルス列であシ、等価パルス同期信号
の周期は水平周期の２分の１すなわち３１．７５μｓで
ある。このようなことから水平同期パルス列は、複合同
期信号Ｖ、Ｓよシ等価パルスを取り除くことによシ得ら
れる。

本実施例では、第１図構成に示すようパルス周期判別回
路１０により等価パルスのみを除去している。すなわち
、パルス周期が約４０μ５（ｔｗｚとして最高値は後述
する）以下のパルスは除去し、それ以上のパルスを水平
同期パルスとして用いる（第２図の■波形）。水平同期
パルス発生回路２０は、正規の同期パルス幅に整形する
回路でありこれよシ水平同期信号ＬＨが得られる（第２
図のＬＨ波形）。

一方、垂直同期信号は、まず第１図の垂直等価パルス抽
出回路３０によシ第２図のの波形のパルスを抽出する。

垂直等価パルスθの抽出に当っては複合同期信号ｖＳよ
シ第２図の＠波形に示すような一定パルス幅（ｔｗｓ）
のパルス列に変換し、もとのＶ、Ｓ信号と比較して第２
図の○波形を発生させる。垂直等価パルスθは１９０．
５μｓ（３水平周期分）の間に６個のパルスが発生され
る。したがって、垂直同期パルス抽出回路４０によシ第
２図に示す■の波形の垂直同期パルスが発生される。

垂直同期パルス発生回路５０は、正規の同期パルス幅に
整形する回路であシこれよシ垂直同期信号ＦＨが得られ
る（第２図のＦｍ波形）。

第１．第２フイールド同期信号分離回路６０は、水平同
期信号Ｌｍが発生してから４０μＳ　（ｔｗｚ　）以内
（第２図の■信号）にあるＦＭ信号を第１フイールド同
期信号ＦＨＩとし、４０μｓ　（ｔｗ２　）以上（第２
図の■信号）にあるＦＭ信号を第２フイールド同期信号
Ｆｉ２として区別し分離を行っている。

以上のように第１図の回路構成によシ複合同期信号ｖＳ
から水平同期信号ＬＨ，垂直同期信号ＦＨ，第１フイー
ルド同期信号Ｐａｌ及び第２フイールド同期信号ＦｓＢ
を分離することができる。

次に具体的な回路の実施例について説明する。

第３図に本発明によるビデオ同期信号分離回路の具体的
な回路の１実施例を示す。同図において第１図に示した
同符号の部分はそれぞれ同じ部分に相当するものとする
。

第３図のパルス周期判別回路１０は、インバータ素子１
１及びモノステプルマルチバイブレータ素子１２よ多構
成する。１３．１４はモノステプルマルチバイブレータ
素子１２の出力パルス幅の時定数を定めるコンデンサと
抵抗である。すなわち、出力パルス幅の時定数をパルス
周期判別値（水平同期信号分離時定数）ｔｗ２（約４０
μｓ）に設定する。

しだがって、等価パルスは、周期が３１．７５μｓであ
るため出力されず水平同期パルス（周期６３．５μｓ）
のみが第２図に示す■波形のように検知し出力される。

第３図の水平同期パルス発生回路２ｏは、モノステプル
マルチバイブレータ素子２１及びインバータ素子２４よ
り構成し、マルチバイブレータ素子２１によって水平同
期信号のパルス幅を要求値に設定する。２２、及び２３
はそのパルス幅を設定するコンデンサ及び抵抗である。

第３図の場合２．５μｓに設定した例を示しだもので、
第２図のＬＨ波形に示すように出力水平同期信号が得ら
れる。なお、インバータ素子２４はバッファ用に挿入し
たものである。

第３図の垂直等価パルス抽出回路３０は、モノステプル
マルチバイブレータ素子３２．コンデンサ３３．抵抗３
４によシ複合同期信号ｖ、ｓｔあるパルス幅（等価パル
ス分離時定数ｔｗ３　＝　２０μｓの例を示す）で一方
向（同図では負方向の例を示す）のパルス列（第２図の
Ｏ信号波形）に変換する。＠信号のパルス列よシ垂直等
価パルスを抽出するには第２図に示す波形からもわかる
ように複合同期信号ＶＳによシゲートすれば得られる。

第３図ではＮＡＤゲート素子３９によシ行っている。

なおインバータ素子３５．３８及び抵抗３６．コンデン
サ３７は１００ｎｓ程度の遅延回路を構成したもので、
スパイクノイズを取るために挿入したものである。

第３図の垂直同期パルス抽出回路４０は、垂直等価パル
スが６個（３Ｈ分）発生するため２００μｓの時定数を
持つモノステプルマルチバイブレータ素子４１によシ第
２図に示すＯの波形を得ることができる。

第３図の垂直同期パルス発生回路５０は、第２図のＯの
信号よシ規定のパルス幅（図においては２．５μｓの例
）に整形する回路で、モノステプルマルチバイブレータ
素子５１によ多構成した。力お５２．５３はそのパルス
幅時定数をきめるためのコンデンサ、抵抗である。また
、インバータ素子５５は出力バッファ用として挿入した
ものである。

第３図の第１．第２フイールド同期信号分離回路６０は
、パルス周期判別回路１０の判別パルス（９） 幅ｔｗ２　（４０μｓ）以内の垂直同期信号ＦＨを第１
フイールド同期信号ＦＨ及びｔｗ２（４０μＳ）以外の
垂直同期信号ＦＨを第２フイールド同期信号１１１２で
あるため、パルス周期判別回路１０の出力信号■及び■
によりゲート回路を構成すれば得られる。６１及び６２
はＮＡＤゲート素子によ多構成したもので第１フイール
ド同期信号Ｆ！［１、ＦＨ２を分離することができる。

なお、パルス周期判別回路１０の水平同期信号分離時定
数ｔｗ２及び垂直等価パルス抽出回路３０の等価パルス
分離時定数ｔｗ３は、フィールド同期信号ＦＨを抽出す
るときに設定範囲及び最適定数値がある。以下これら一
ついて説明する。

いま、複合同期信号ＶＳの水平周期をｔｗａ（６３，５
μｓ）２等価パルス周期を１／　２　ｔ　ｗａ　（３１
，７５μｓ）。

パルス幅をｔｗｌ（一般に２．５ｎｓ程度）とするとフ
ィールド同期信号付近の動作タイムシーケンスは第４図
に示すようになる。

第４図よシわかるようにｔｗ２及びｔｗａの設定範囲は
次の条件内でなければならない。

（１０） ここで、ｔｗ２の最小余裕値をα１＋’Ｗ２の最大余裕
値をα２及びｔｗｓの最大余裕値をα３（１ｗ３の最小
余裕値はα２となる）とすれば（１）式は次式のように
なる。

（２）式において、ｔｗ２及びｔＷ３の最適条件として
それぞれの余裕値を等しくαとすれば第４図よシαは次
式で表わされる。

したがって、ｔｗ２．１ｗ３　の最適条件は（２）、　
（３）式によシ次のようになる。ただしｔｗＨ＝６３．
５μｓ。

（１１） ｔ　ｗｌ＝　２．５　ｐ　８とした。

以上のようにｔｗ２及び１ｗ３を４１．５μｓ及び１９
．５μｓに設定すれば最適条件で同期分離ができる。ま
たディジタル化信号処理を行っているため回路動作が安
定する。

〔発明の効果〕

以上述べた様に本発明によれば、簡単でかつ安定したビ
デオ同期信号分離回路を得ることができる。

【図面の簡単な説明】

第１図は本発明による同期信号分離回路の基本ブロック
図、第２図は第１図の動作タイムシーケンスを示す図、
第３図は本発明による同期信号分離回路の具体的な回路
の１実施例を示す図、第４図はフィールド同期信号付近
の詳細な動作タイムシーケンスを示す図である。 （１２） １０・・・パルス周期判別回路、２０・・・水平同期パ
ルス発生回路、３０・・・垂直等価パルス抽出回路、４
０・・・垂直同期パルス抽出回路、５０・・・垂直同期
パルス発生回路、６０・・・第１及び第２フイールド（
１３） Ｆｌ＋２ 畝りＥ／ノｆ−／１１”Ｐ）！ＪｒＢ’ｔ（ｂ）第２ツ
イールＦ刺割

Claims (1)

1. 【特許請求の範囲】 １、水平同期パルス（周期ｔｗｓｒ）＋垂直同期パルス
   及び等価パルス（パルス幅ｔｗｓ　）の合成されたビデ
   オ信号の復号同期信号より水平同期信号Ｌｉ。 垂直同期信号ＦＨ及び第１．第２フイールド同期信号Ｐ
   ＨＩ　、　ＦＨ２を分離する回路において、該複合同期
   信号より水平同期パルスと等価パルスとを分離するだめ
   のパルス周期判別回路と、分離された該水平同期パルス
   より水平同期信号ＬＨを発生させるための水平同期パル
   ス発生回路とを備え、また、該複合同期信号より等価パ
   ルスのみを抽出する（抽出時定数ｔｗｓ）垂直等価パル
   ス抽出回路と、該垂直等価パルスよシ垂直同期パルスを
   抽出する垂直同期パルス抽出回路と、該垂直同期パルス
   よる垂直同期信号ＦＢを発生させるための垂直同期パル
   ス発生回路とを設け、さらに、該垂直同期信号ＦＨから
   前記パルス周期判別回路の水平同期信号分離時定数ｔＷ
   ２以内にある垂直同期信号ＦＨを第１フイールド同期信
   号とし、時定数ｔｗ２以降にある垂直同期信号Ｐｇを第
   ２フイールド同期信号とする第１．第２フイルド同期信
   号分離回路から構成することを特徴とするビデオ同期信
   号分離回路。 ２、特許請求の範囲第１項のビデオ同期信号分離回路に
   おいて、前記パルス周期判別回路の水平同期分離時定数
   ｔＷ２と、垂直等価パルス抽出回路の１　１　１ Ｔｔｗｒｒ＋ｔｗｓ及びｔｗｚ　、ｔｗｉ（ｔｗ３（−
   ｆｆｔｗＨ−ｔｗ、とすることを特徴とするビデオ同期
   信号分離回路。