JPS62200986A - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPS62200986A JPS62200986A JP61043322A JP4332286A JPS62200986A JP S62200986 A JPS62200986 A JP S62200986A JP 61043322 A JP61043322 A JP 61043322A JP 4332286 A JP4332286 A JP 4332286A JP S62200986 A JPS62200986 A JP S62200986A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing signal
- circuit
- synchronization
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 235000002492 Rungia klossii Nutrition 0.000 description 1
- 244000117054 Rungia klossii Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複合映像信号から同期信号を抽出する同期信号発生回路
において、複合映像信号をアナログディジタル変換し、
同期信号レベルの継続時間を計数して同期信号、を検出
すると共に、次の同期信号の到着予想時間内のみで同期
信号の検出を行うことにより外来雑音を除去し、安定し
た同期信号を抽出可能とするものである。
において、複合映像信号をアナログディジタル変換し、
同期信号レベルの継続時間を計数して同期信号、を検出
すると共に、次の同期信号の到着予想時間内のみで同期
信号の検出を行うことにより外来雑音を除去し、安定し
た同期信号を抽出可能とするものである。
本発明は複合映像信号から同期信号を抽出する同期信号
発生回路の改良に関する。
発生回路の改良に関する。
例えば静止画像および動画による情報提供サービスを行
う映像サービスにおいては、受信側で同期信号を含む複
合映像信号から同期信号を抽出する必要があるが、同期
信号が乱れると、画面の分割、或いは画像の流れが生じ
、著しく画面を損なう結果となる。
う映像サービスにおいては、受信側で同期信号を含む複
合映像信号から同期信号を抽出する必要があるが、同期
信号が乱れると、画面の分割、或いは画像の流れが生じ
、著しく画面を損なう結果となる。
従って、複合映像信号に重畳される外来雑音を除去し、
安定した同期信号の抽出を可能とする手段の実現が、強
く要望される。
安定した同期信号の抽出を可能とする手段の実現が、強
く要望される。
第3図は従来ある同期信号発生回路の一例を示す図であ
る。
る。
第3図において、同期信号発生回路は雑音除去部1およ
び同期分離部2から構成される。
び同期分離部2から構成される。
大きな振幅のパルス性雑音の無い状態では、トランジス
タTriは抵抗R1を通して大きな順バイアスが加えら
れているため飽和状態にある。その結果(b1点の電位
は(a)点の電位よりも低く、ダイオードDIは導通状
態にあり、複合映像信号pは同期分離部2に伝達される
。ダイオードD2は、同期信号の先端で僅かに導通する
様にコンデンサC1によりバイアスされている為、複合
映像信号の同期信号部分でトランジスタTriが遮断状
態となることは無い。然し同期信号より大きなパルス性
雑音が加わると、ダイオードD2を通過してトランジス
タTriのベースに達する為、トランジスタTriは遮
断状態となる。その結果、ib1点の電位が(a)点の
電位よりも高くなり、雑音はダイオードD1を通過でき
ず、同期分離トランジスタTr2には雑音の無い複合映
像信号が加わる。
タTriは抵抗R1を通して大きな順バイアスが加えら
れているため飽和状態にある。その結果(b1点の電位
は(a)点の電位よりも低く、ダイオードDIは導通状
態にあり、複合映像信号pは同期分離部2に伝達される
。ダイオードD2は、同期信号の先端で僅かに導通する
様にコンデンサC1によりバイアスされている為、複合
映像信号の同期信号部分でトランジスタTriが遮断状
態となることは無い。然し同期信号より大きなパルス性
雑音が加わると、ダイオードD2を通過してトランジス
タTriのベースに達する為、トランジスタTriは遮
断状態となる。その結果、ib1点の電位が(a)点の
電位よりも高くなり、雑音はダイオードD1を通過でき
ず、同期分離トランジスタTr2には雑音の無い複合映
像信号が加わる。
然し同期信号と同じ程度の振幅を有する雑音に対しては
、雑音除去部1のトランジスタTriは遮断状態となら
ず、雑音はダイオードDIを通過してトランジスタTr
2に加わるので、同期分離部2が雑音を誤って同期信号
として検出する。
、雑音除去部1のトランジスタTriは遮断状態となら
ず、雑音はダイオードDIを通過してトランジスタTr
2に加わるので、同期分離部2が雑音を誤って同期信号
として検出する。
またパルス幅の長い雑音に対しては、雑音除去部1のト
ランジスタTriは遮断状態となり、信号がダイオード
D1を通過出来ないので、雑音と同期信号が重畳した場
合、同期分離分離部2は同期信号を検出出来なくなる。
ランジスタTriは遮断状態となり、信号がダイオード
D1を通過出来ないので、雑音と同期信号が重畳した場
合、同期分離分離部2は同期信号を検出出来なくなる。
以上の説明から明らかな如く、従来ある同期信号発生回
路においては、幅の短い大きな振幅のパルス性雑音に対
してのみ有効であり、各種の雑音に対する保護が不十分
であった。
路においては、幅の短い大きな振幅のパルス性雑音に対
してのみ有効であり、各種の雑音に対する保護が不十分
であった。
第1図は本発明の原理を示す図である。
第1図において、100は、輝度信号、色信号および同
期信号が合成された複合映像信号を受信し、アナログデ
ィジタル変換を行うアナログディジタル変換回路である
。
期信号が合成された複合映像信号を受信し、アナログデ
ィジタル変換を行うアナログディジタル変換回路である
。
200は、アナログディジタル変換回路(100)が出
力するディジタル信号から前記同期信号のレベルを検出
する同期信号レベル検出回路である。
力するディジタル信号から前記同期信号のレベルを検出
する同期信号レベル検出回路である。
300は、同期信号レベル検出回路200が出力するレ
ベル検出信号のam時間を計数し、予め定められた時間
の経過を検出した時、同期検出信号を出力する第1の計
数回路である。
ベル検出信号のam時間を計数し、予め定められた時間
の経過を検出した時、同期検出信号を出力する第1の計
数回路である。
400は、計数回路300が出力する同期検出信号を受
信した後の経過時間を計数し、計数結果に基づき同期信
号レベル検出回路200の動作を制御し、且つ同期信号
を出力する第2の計数回路である。
信した後の経過時間を計数し、計数結果に基づき同期信
号レベル検出回路200の動作を制御し、且つ同期信号
を出力する第2の計数回路である。
第1の計数回路300は、同期信号レベルの継続時間を
計数し、計数値が予め定められた値以上になった場合に
同期信号として検出する為、短いパルス性の雑、音を除
去する。
計数し、計数値が予め定められた値以上になった場合に
同期信号として検出する為、短いパルス性の雑、音を除
去する。
また第2の計数回路400は、次に同期信号が到着する
時間領域を予想し、同期信号レベル検出回路200の検
出開始および停止を制御することにより、予想時間領域
以外での同期信号の誤検出を防止する。
時間領域を予想し、同期信号レベル検出回路200の検
出開始および停止を制御することにより、予想時間領域
以外での同期信号の誤検出を防止する。
従って、各種の雑音により同期信号が誤検出されること
が防止される。
が防止される。
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による同期信号発生回路を示
す図であり、第3図は第2図における各種信号を例示す
る図である。なお、全図を通じて同一符号は同一対象物
を示す。
す図であり、第3図は第2図における各種信号を例示す
る図である。なお、全図を通じて同一符号は同一対象物
を示す。
第2図においては、比較回路201およびゲート202
が同期信号レベル検出回路200を構成し、アンプダウ
ンカンウタ301およびフリップフロップ(FF)3◇
2が第1の計数回路300を構成し、計数回路401.
406、微分回路402.405、ゲート403、フリ
ップフロップ(FF)404、パルス幅発生回路(PW
)407および40Bが第2の計数回路400を構成す
る。
が同期信号レベル検出回路200を構成し、アンプダウ
ンカンウタ301およびフリップフロップ(FF)3◇
2が第1の計数回路300を構成し、計数回路401.
406、微分回路402.405、ゲート403、フリ
ップフロップ(FF)404、パルス幅発生回路(PW
)407および40Bが第2の計数回路400を構成す
る。
第2図および第3図において、アナログディジタル変換
回路100は、入力されるアナログ形式の複合映像信号
pを、例えば8ビツトのディジタル信号に変換し、比較
回路201に伝達する。
回路100は、入力されるアナログ形式の複合映像信号
pを、例えば8ビツトのディジタル信号に変換し、比較
回路201に伝達する。
比較回路201は、入力されたディジタル信号を所定の
同期信号レベルと比較し、同期信号レベル以下であれば
レベル検出信号aを出力し、ゲート202に伝達する。
同期信号レベルと比較し、同期信号レベル以下であれば
レベル検出信号aを出力し、ゲート202に伝達する。
ゲー)202は、パルス幅発生回路407から到着予想
信号jが伝達されている場合には導通状態となり、入力
されるレベル検出信号aをアップダウンカンウタ301
に伝達する。
信号jが伝達されている場合には導通状態となり、入力
されるレベル検出信号aをアップダウンカンウタ301
に伝達する。
アンプダウンカンウタ301は、入力されるレベル検出
信号aの継続時間を計数し、予め定められた時間T1継
続するとタイミング信号すを出力し、フリップフロップ
302をセット状態とする。
信号aの継続時間を計数し、予め定められた時間T1継
続するとタイミング信号すを出力し、フリップフロップ
302をセット状態とする。
セット状態、となったフリップフロップ302は同期検
出信号Cを計数回路401および微分回路402に伝達
する。
出信号Cを計数回路401および微分回路402に伝達
する。
微分回路402は、入力された同期検出信号Cを微分し
てリセット信号dを出力し、ゲート403を介して計数
回路401に入力し、計数回路401を初期設定させる
。
てリセット信号dを出力し、ゲート403を介して計数
回路401に入力し、計数回路401を初期設定させる
。
初期設定された計数回路401は、出力信号Cを入力さ
れると計数を開始し、予め定められた時間T2を計数す
ると9、タイミング信号eを出力し、フリップフロップ
404をセント状態とする。
れると計数を開始し、予め定められた時間T2を計数す
ると9、タイミング信号eを出力し、フリップフロップ
404をセント状態とする。
セット状態となったフリップフロップ404は、出力信
号rを計数回路406および微分回路405に伝達する
。
号rを計数回路406および微分回路405に伝達する
。
微分回路405は、入力された出力信号fを微分してリ
セット信号gを出力し、計数回路406に入力して初期
設定する。
セット信号gを出力し、計数回路406に入力して初期
設定する。
初期設定された計数回路406は、出力信号fを入力さ
れると計数を開始し、予め定められた時間T3を計数す
ると、タイミング信号りを出力してパルス幅発生回路4
07を起動し、更に予め定められた時間T4を計数する
とタイミング信号iを出力してパルス幅発生回路408
を起動する。
れると計数を開始し、予め定められた時間T3を計数す
ると、タイミング信号りを出力してパルス幅発生回路4
07を起動し、更に予め定められた時間T4を計数する
とタイミング信号iを出力してパルス幅発生回路408
を起動する。
パルス幅発生回路407は、予め定められた時間幅T5
の到着予想信号jを発生し、ゲート202を導通状態に
設定する。
の到着予想信号jを発生し、ゲート202を導通状態に
設定する。
またパルス幅発生回路408は、予め定められた時間幅
T6の同期信号kを発生し、出力する。
T6の同期信号kを発生し、出力する。
以上の説明から明らかな如く、本実施例によれば1、パ
ルス幅発生回路407が到着予想信号jを出力していな
い間は、比較回路201がレベル検出信号aを出力して
もアップダウンカンウタ301に伝達されることは防止
される為、次の同期信号の到着予想時間領域、即ち時間
T1+T2+T3およびT5を適正に設定すれば、正規
の同期信号が到着する時間領域以外では、如何なる雑音
も同期信号と誤検出することは防止される。
ルス幅発生回路407が到着予想信号jを出力していな
い間は、比較回路201がレベル検出信号aを出力して
もアップダウンカンウタ301に伝達されることは防止
される為、次の同期信号の到着予想時間領域、即ち時間
T1+T2+T3およびT5を適正に設定すれば、正規
の同期信号が到着する時間領域以外では、如何なる雑音
も同期信号と誤検出することは防止される。
また前記時間領域内においても、所定時間T1未満の短
いレベル検出信号aに対してはアップダウンカンウタ3
01はタイミング信号すを出力しない為、幅の短いパル
ス性雑音を同期信号と誤検出することは防止される。
いレベル検出信号aに対してはアップダウンカンウタ3
01はタイミング信号すを出力しない為、幅の短いパル
ス性雑音を同期信号と誤検出することは防止される。
なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えば同期信号レベル検出回路200、第1の
計数回路300および第2の計数回路400の構成は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。
過ぎず、例えば同期信号レベル検出回路200、第1の
計数回路300および第2の計数回路400の構成は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。
以上、本発明によれば、外来雑音の影響を極力排除し、
安定した同期信号を発生する同期信号発生回路が実現可
能となる。
安定した同期信号を発生する同期信号発生回路が実現可
能となる。
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による同期信号発生回路を示す図、第3図は第2図
における各種信号を例示する図、第4図は従来ある同期
信号発生回路の一例を示す図である。 図において、1は雑音除去部、2は同期分離部、100
はアナログディジタル変換回路、200は同期信号レベ
ル検出回路、201は比較回路、202および403は
ゲート、300は第1の計数回路、301はアップダウ
ンカンウタ、302および404はフリ7ブフロツプ(
FF)、400は第2の計数回路、401および406
は計数回路、402および405は微分回路、407お
よび408はパルス幅発生回路、aはレベル検出信号、
b、e、hおよびiはタイミング信号、Cは同期検出信
号、dおよびgはリセット信号、fは出力信号、jは到
着予想信号、kは同期信号、p本発明の原工里図 第 1 図 本発明にJろ司朋イ言号冬生回ρト 第 2 図 第2図にお1する。谷→隻羞号 ?= 3 図 冷亡釆δろ同側ト信号項り生口秀 #A図
施例による同期信号発生回路を示す図、第3図は第2図
における各種信号を例示する図、第4図は従来ある同期
信号発生回路の一例を示す図である。 図において、1は雑音除去部、2は同期分離部、100
はアナログディジタル変換回路、200は同期信号レベ
ル検出回路、201は比較回路、202および403は
ゲート、300は第1の計数回路、301はアップダウ
ンカンウタ、302および404はフリ7ブフロツプ(
FF)、400は第2の計数回路、401および406
は計数回路、402および405は微分回路、407お
よび408はパルス幅発生回路、aはレベル検出信号、
b、e、hおよびiはタイミング信号、Cは同期検出信
号、dおよびgはリセット信号、fは出力信号、jは到
着予想信号、kは同期信号、p本発明の原工里図 第 1 図 本発明にJろ司朋イ言号冬生回ρト 第 2 図 第2図にお1する。谷→隻羞号 ?= 3 図 冷亡釆δろ同側ト信号項り生口秀 #A図
Claims (1)
- 【特許請求の範囲】 輝度信号、色信号および同期信号が合成された複合映像
信号を受信し、アナログディジタル変換を行うアナログ
ディジタル変換回路(100)と、該アナログディジタ
ル変換回路(100)が出力するディジタル信号から前
記同期信号のレベルを検出する同期信号レベル検出回路
(200)と、該同期信号レベル検出回路(200)が
出力するレベル検出信号の継続時間を計数し、予め定め
られた時間の経過を検出した時、同期検出信号を出力す
る第1の計数回路(300)と、 該計数回路(300)が出力する前記同期検出信号を受
信した後の経過時間を計数し、該計数結果に基づき前記
同期信号レベル検出回路(200)の動作を制御し、且
つ同期信号を出力する第2の計数回路(400)とを設
けることを特徴とする同期信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61043322A JPS62200986A (ja) | 1986-02-28 | 1986-02-28 | 同期信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61043322A JPS62200986A (ja) | 1986-02-28 | 1986-02-28 | 同期信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62200986A true JPS62200986A (ja) | 1987-09-04 |
Family
ID=12660574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61043322A Pending JPS62200986A (ja) | 1986-02-28 | 1986-02-28 | 同期信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62200986A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413468A2 (en) * | 1989-08-18 | 1991-02-20 | Burle Technologies, Inc. | Vertical phase adjust circuit |
JPH04229779A (ja) * | 1990-04-30 | 1992-08-19 | Thomson Consumer Electron Inc | 入力信号がテレビジョン信号の正しい同期成分を含んでいるか否かを判定する装置 |
JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
-
1986
- 1986-02-28 JP JP61043322A patent/JPS62200986A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413468A2 (en) * | 1989-08-18 | 1991-02-20 | Burle Technologies, Inc. | Vertical phase adjust circuit |
JPH04229779A (ja) * | 1990-04-30 | 1992-08-19 | Thomson Consumer Electron Inc | 入力信号がテレビジョン信号の正しい同期成分を含んでいるか否かを判定する装置 |
JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62200986A (ja) | 同期信号発生回路 | |
US5467140A (en) | Vertical synchronous signal separation apparatus | |
KR950006356B1 (ko) | 동기회로 | |
FI72842C (fi) | System foer detektering och eliminering av televisionsspoekbilder. | |
JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
JP2584256B2 (ja) | 高品位テレビジョン信号の判別回路 | |
JPS6320970A (ja) | テレビジヨン信号の雑音抑圧装置 | |
JPH0644220Y2 (ja) | 輝度/色度分離回路 | |
JPS61258526A (ja) | 信号ゲ−ト | |
MY123791A (en) | 2- line yc separation device | |
JP2549001B2 (ja) | 映像信号取り込み回路 | |
KR20020078344A (ko) | 동기 신호 추출 회로 | |
KR950002212Y1 (ko) | 수직동기 분리회로 | |
JP2522972B2 (ja) | 高品位テレビジョン信号の判別回路 | |
JP2563402B2 (ja) | 非標準信号検出回路 | |
KR930006696Y1 (ko) | 형상검출회로의 아날로그신호 비교회로 | |
JP2000050200A (ja) | コピー禁止信号検出装置、方法及びコンピュ−タ読み取り可能な記憶媒体 | |
JPS63158977A (ja) | フイ−ルド判別回路 | |
KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
JPH05328168A (ja) | 同期信号検出装置 | |
GB2159989A (en) | Vertical synchronisation pulse separator | |
JPH05167919A (ja) | ディジタルビデオ信号の同期及びデータ分離回路 | |
KR960006493A (ko) | 티브이의 고스트 제거 회로 | |
JPS6141295A (ja) | 白黒・カラ−自動判定装置 | |
JPH05235713A (ja) | ノイズ除去回路 |