JP2584256B2 - 高品位テレビジョン信号の判別回路 - Google Patents
高品位テレビジョン信号の判別回路Info
- Publication number
- JP2584256B2 JP2584256B2 JP62288816A JP28881687A JP2584256B2 JP 2584256 B2 JP2584256 B2 JP 2584256B2 JP 62288816 A JP62288816 A JP 62288816A JP 28881687 A JP28881687 A JP 28881687A JP 2584256 B2 JP2584256 B2 JP 2584256B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- input
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は多重サンプル方式により帯域圧縮された高品
位テレビジョン（以下、HDTVと略称する）信号の判別回
路に関し、特に上記の如きHDTV信号とNTSC信号とを受信
するデュアル受信型のHDTV受像機等に好適な此種判別回
路に関する。
位テレビジョン（以下、HDTVと略称する）信号の判別回
路に関し、特に上記の如きHDTV信号とNTSC信号とを受信
するデュアル受信型のHDTV受像機等に好適な此種判別回
路に関する。
（ロ）従来の技術 序述の如きデュアル受信型のHDTV受像機では、受信信
号がHDTV信号かNTSCTV信号かを判別し、その判別出力に
よって内部回路を切換える必要がある。このような切換
制御のためのHDTV信号の判別回路には、例えば特開昭59
−221091号広報［H04N 7/13］に示されるようにHDTV信
号中のフレーム同期信号の検出出力を利用することが考
えられる。
号がHDTV信号かNTSCTV信号かを判別し、その判別出力に
よって内部回路を切換える必要がある。このような切換
制御のためのHDTV信号の判別回路には、例えば特開昭59
−221091号広報［H04N 7/13］に示されるようにHDTV信
号中のフレーム同期信号の検出出力を利用することが考
えられる。
しかしながら、単にフレーム同期信号を検出した時点
で直ちに判別出力を発生する構成としたのでは、ノイズ
等による誤動作が問題になり実用に供することができな
い。
で直ちに判別出力を発生する構成としたのでは、ノイズ
等による誤動作が問題になり実用に供することができな
い。
（ハ）発明が解決しようとする問題点 本発明は上記の点を考慮してなされたものであり、ノ
イズの影響を受けず正確な判別動作を実現できるHDTV信
号の判別回路を提供することを目的とする。
イズの影響を受けず正確な判別動作を実現できるHDTV信
号の判別回路を提供することを目的とする。
（ニ）問題点を解決するための手段 本発明では、HDTV信号中のフレーム同期信号を検出す
る毎に発生される検出パルスの入力時に該パルスに同期
し、検出パルス無入力時に非同期のフレームパルスを作
成する第１のパルス作成回路と、前記フレームパルスに
同期し前記検出パルスよりも幅広のゲートパルスを作成
するゲートパルス作成回路と、前記ゲートパルスによっ
て前記検出パルスをゲートして出力する第２のパルス作
成回路と、前記第１のパルス作成回路の出力をアップ
（又はダウン）入力とし第２のパルス作成回路の出力を
ダウン（又はアップ）入力とするアップ・ダウンカウン
タと、前記カウンタのカウント値に基づいてHDTV信号の
判別出力を発生する回路とを備える構成である。
る毎に発生される検出パルスの入力時に該パルスに同期
し、検出パルス無入力時に非同期のフレームパルスを作
成する第１のパルス作成回路と、前記フレームパルスに
同期し前記検出パルスよりも幅広のゲートパルスを作成
するゲートパルス作成回路と、前記ゲートパルスによっ
て前記検出パルスをゲートして出力する第２のパルス作
成回路と、前記第１のパルス作成回路の出力をアップ
（又はダウン）入力とし第２のパルス作成回路の出力を
ダウン（又はアップ）入力とするアップ・ダウンカウン
タと、前記カウンタのカウント値に基づいてHDTV信号の
判別出力を発生する回路とを備える構成である。
（ホ）作用 上記構成に依れば、HDTV信号の入力時と、それ以外の
時では前記アップ・ダウンカウンタの一定時間毎のカウ
ント値が異なり、それに基づいてHDTV信号か否かの判別
が行なわれる。
時では前記アップ・ダウンカウンタの一定時間毎のカウ
ント値が異なり、それに基づいてHDTV信号か否かの判別
が行なわれる。
（ヘ）実施例 第１図は本発明による判別回路の一実施例を示してい
る。同図に於いて、（１）はA/D変換されたHDTV信号が
導入される入力端子、（２）はそのHDTV信号中の最上位
桁を監視することによって該信号中のフレーム同期信号
を検出するフレーム同期信号検出回路であり、この回路
はフレーム同期信号を１回検出する毎に検出パルス（第
２図（ａ））を１パルス発生するようになっている。
る。同図に於いて、（１）はA/D変換されたHDTV信号が
導入される入力端子、（２）はそのHDTV信号中の最上位
桁を監視することによって該信号中のフレーム同期信号
を検出するフレーム同期信号検出回路であり、この回路
はフレーム同期信号を１回検出する毎に検出パルス（第
２図（ａ））を１パルス発生するようになっている。
（４）は上記検出パルス（ａ）がオアゲート（３）を
介してリセット入力として印加されるフレームパルス作
成用の第１カウンタであり、このカウンタはクロックパ
ルス（CK）をカウントすることによってリセット時点か
ら１フレーム周期（T0）よりも若干短い時間（T1）経過
後に出力パルス（第２図（ｂ））を発生し、しかも、そ
の出力即ちフレームパルス（ｂ）が前記オアゲート
（３）を介してリセット入力として印加されるようにな
っている。
介してリセット入力として印加されるフレームパルス作
成用の第１カウンタであり、このカウンタはクロックパ
ルス（CK）をカウントすることによってリセット時点か
ら１フレーム周期（T0）よりも若干短い時間（T1）経過
後に出力パルス（第２図（ｂ））を発生し、しかも、そ
の出力即ちフレームパルス（ｂ）が前記オアゲート
（３）を介してリセット入力として印加されるようにな
っている。
（６）は前記クロックパルス（CK）をカウントすると
ともに前記第１カウンタ（４）からのフレームパルス
（ｂ）がリセット入力として印加されるゲートパルス作
成用の第２カウンタであり、このカウンタはリセットさ
れた時点から一定時間（T2）だけ出力即ちゲートパルス
（第２図（ｃ））を発生する。
ともに前記第１カウンタ（４）からのフレームパルス
（ｂ）がリセット入力として印加されるゲートパルス作
成用の第２カウンタであり、このカウンタはリセットさ
れた時点から一定時間（T2）だけ出力即ちゲートパルス
（第２図（ｃ））を発生する。
（７）は前記第２カウンタ（６）からのゲートパルス
及び前記検出パルス（ａ）を入力とするアンドゲートで
あり、このアンドゲートの出力パルス（第２図（ｄ））
が一方では遅延時間（τ）の遅延回路（８）を通り他方
では直接路（９）を通ってイクスクルーシブオアゲート
（10）に入力される。そして、これら回路（７）〜（1
0）によって第２のパルス作成回路（16）が構成され、
そのイクスクルーシブオアゲート（10）から第２図
（ｅ）の如く検出パルス（ａ）１個に対して２個の出力
パルスが発生される。
及び前記検出パルス（ａ）を入力とするアンドゲートで
あり、このアンドゲートの出力パルス（第２図（ｄ））
が一方では遅延時間（τ）の遅延回路（８）を通り他方
では直接路（９）を通ってイクスクルーシブオアゲート
（10）に入力される。そして、これら回路（７）〜（1
0）によって第２のパルス作成回路（16）が構成され、
そのイクスクルーシブオアゲート（10）から第２図
（ｅ）の如く検出パルス（ａ）１個に対して２個の出力
パルスが発生される。
（13）は前記第１カウンタ（４）からのフレームパル
ス（ｂ）がアンドゲート（11）を介してアップ入力とし
て供給されると共に、前記イクスクルーシブオアゲート
（10）の出力パルス（ｅ）がダウン入力として供給され
る４ビットのアップ・ダウンカウンタであり、その各ビ
ットの出力が４ビットのデコーダ（14）の各入力として
印加されるようになっている。
ス（ｂ）がアンドゲート（11）を介してアップ入力とし
て供給されると共に、前記イクスクルーシブオアゲート
（10）の出力パルス（ｅ）がダウン入力として供給され
る４ビットのアップ・ダウンカウンタであり、その各ビ
ットの出力が４ビットのデコーダ（14）の各入力として
印加されるようになっている。
また、前記アップ・ダウンカウンタ（13）のカウント
“0"に対応するデコード出力（Q0）及びカウント“F"に
対応するデコード出力（QF）が前記アンドゲート（12）
（11）の各他入力として夫々印加されるようになってお
り、且つ、上記カウンタ（13）の最上位ビットの出力が
判別出力端子（15）に導かれるようになっている。
“0"に対応するデコード出力（Q0）及びカウント“F"に
対応するデコード出力（QF）が前記アンドゲート（12）
（11）の各他入力として夫々印加されるようになってお
り、且つ、上記カウンタ（13）の最上位ビットの出力が
判別出力端子（15）に導かれるようになっている。
斯る構成の本実施例に於いては、これまでの説明から
分るように、HDTV信号の受信時には１フレームにつき、
アンドゲート（11）（12）の一方（11）には１個のアッ
プカウント用パルス（ｂ）が入力され、他方（12）には
２個のダウンカウント用のパルス（ｅ）が入力される。
そして、その他方のアンドゲート（12）はカウンタ（1
3）のカウント値が“1"のときしかデコード出力（Q0）
によって開かないから、このカウンタ（13）はカウント
値“0"と“1"の状態を交互に繰り返している。従って、
判別出力端子（15）は“0"（ロウレベル）の状態に保持
され、これによりHDTV信号の受信時であることが判る。
分るように、HDTV信号の受信時には１フレームにつき、
アンドゲート（11）（12）の一方（11）には１個のアッ
プカウント用パルス（ｂ）が入力され、他方（12）には
２個のダウンカウント用のパルス（ｅ）が入力される。
そして、その他方のアンドゲート（12）はカウンタ（1
3）のカウント値が“1"のときしかデコード出力（Q0）
によって開かないから、このカウンタ（13）はカウント
値“0"と“1"の状態を交互に繰り返している。従って、
判別出力端子（15）は“0"（ロウレベル）の状態に保持
され、これによりHDTV信号の受信時であることが判る。
一方、HDTV信号受信時以外のとき（例えばNTSC信号受
信時）には、アンドゲート（11）（12）の一方（11）に
は図示の場合の１フレーム周期よりも少し短い周期のフ
レームパルスが入力されるが、他方（12）にはパルスが
入力されず、その出力は常に“ロウ”になっている。そ
して、アップ・ダウンカウンタ（13）は上記アンドゲー
ト（11）からのフレームパルス（ｂ）によってカウント
アップしていき、そのカウント値が“F"になった時点で
上記アンドゲート（11）が閉じられるので、カウントア
ップを停止し、以後はこの状態を持続する。従って、判
別出力端子（15）は検出パルス（ａ）がフレーム同期信
号検出回路（２）から発生されるまで、“1"（ハイレベ
ル）の状態になっているのである。
信時）には、アンドゲート（11）（12）の一方（11）に
は図示の場合の１フレーム周期よりも少し短い周期のフ
レームパルスが入力されるが、他方（12）にはパルスが
入力されず、その出力は常に“ロウ”になっている。そ
して、アップ・ダウンカウンタ（13）は上記アンドゲー
ト（11）からのフレームパルス（ｂ）によってカウント
アップしていき、そのカウント値が“F"になった時点で
上記アンドゲート（11）が閉じられるので、カウントア
ップを停止し、以後はこの状態を持続する。従って、判
別出力端子（15）は検出パルス（ａ）がフレーム同期信
号検出回路（２）から発生されるまで、“1"（ハイレベ
ル）の状態になっているのである。
なお、上記実施例とは異なり、アンドゲート（11）
（12）の各出力を互いに入れ代えてアップ・ダウンカウ
ンタ（13）にそれぞれ入力するように構成することも可
能である。
（12）の各出力を互いに入れ代えてアップ・ダウンカウ
ンタ（13）にそれぞれ入力するように構成することも可
能である。
（ト）発明の効果 本発明の判別回路に依れば、フレーム同期信号の検出
パルスから作成した二種類のパルスの時間的相関関係を
利用し、しかも、その相関関係が一定時間連続して検出
されたときのみ、HDTV信号であると判定するようにして
いるので、単発的なノイズを誤って上記検出パルスと判
断しても、それによってHDTV信号の判別を誤ることなく
正確に行なうことができる。
パルスから作成した二種類のパルスの時間的相関関係を
利用し、しかも、その相関関係が一定時間連続して検出
されたときのみ、HDTV信号であると判定するようにして
いるので、単発的なノイズを誤って上記検出パルスと判
断しても、それによってHDTV信号の判別を誤ることなく
正確に行なうことができる。
しかも、カウンタと論理ゲートの組合せによって、構
成しているので、安価に実現できると言う利点もある。
成しているので、安価に実現できると言う利点もある。
第１図は本発明の一実施例を示すブロック図、第２図は
その各部の動作タイムチャートである。 （４）：第１カウンタ（第１のパルス作成回路）、（1
6）：第２のパルス作成回路、（13）：アップ・ダウン
カウンタ、（14）：デコーダ。
その各部の動作タイムチャートである。 （４）：第１カウンタ（第１のパルス作成回路）、（1
6）：第２のパルス作成回路、（13）：アップ・ダウン
カウンタ、（14）：デコーダ。
Claims (1)
- 【請求項１】多重サブサンプル方式により帯域圧縮され
た高品位テレビジョン信号を識別検出するための回路で
あって、 前記高品位テレビジョン信号中のフレーム同期信号を検
出する毎に検出パルスを発生するフレーム同期信号検出
回路と、 前記検出のパルスの入力時に該パルスに同期し、検出パ
ルスの無入力時に非同期のフレームパルスを作成する第
１のパルス作成回路と、 前記フレームパルスに同期し前記検出パルスよりも幅広
のゲートパルスを作成するゲートパルス作成回路と、 前記ゲートパルスによって前記検出パルスをゲートして
出力する第２のパルス作成回路と、 前記第１のパルス作成回路の出力をアップ（又はダウ
ン）入力とし、第２のパルス作成回路の出力をダウン
（又はアップ）入力とするアップダウンカウンタと、 前記カウンタのカウント値に基づいて高品位テレビジョ
ン信号の判別出力を発生する回路接続 とからなる高品位テレビジョン信号の判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288816A JP2584256B2 (ja) | 1987-11-16 | 1987-11-16 | 高品位テレビジョン信号の判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288816A JP2584256B2 (ja) | 1987-11-16 | 1987-11-16 | 高品位テレビジョン信号の判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129676A JPH01129676A (ja) | 1989-05-22 |
| JP2584256B2 true JP2584256B2 (ja) | 1997-02-26 |
Family
ID=17735108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288816A Expired - Lifetime JP2584256B2 (ja) | 1987-11-16 | 1987-11-16 | 高品位テレビジョン信号の判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584256B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100320450B1 (ko) * | 1994-12-16 | 2002-06-20 | 구자홍 | 고선명티브이수상기의수신기동작상황검출장치 |
| CN100405860C (zh) * | 2003-04-01 | 2008-07-23 | 英华达(上海)电子有限公司 | 全球移动通信系统手机实现精确计时的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683432B2 (ja) * | 1985-07-04 | 1994-10-19 | 株式会社東芝 | テレビジヨン信号応答装置 |
-
1987
- 1987-11-16 JP JP62288816A patent/JP2584256B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129676A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| US5025496A (en) | Odd/even field detector for video signals | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| JP2584256B2 (ja) | 高品位テレビジョン信号の判別回路 | |
| JP2522972B2 (ja) | 高品位テレビジョン信号の判別回路 | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| JPH09181938A (ja) | 水平同期信号発生回路 | |
| JP2584324B2 (ja) | Ｖｔｒの再生モード識別回路 | |
| JPS61172494A (ja) | バ−ストゲ−ト・パルス発生器 | |
| US7834933B2 (en) | Vertical sync signal generator | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| EP0819352B1 (en) | Vertical synchronisation signal detector | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH02246685A (ja) | 同期信号発生装置 | |
| JP2853137B2 (ja) | 垂直同期回路 | |
| KR970011587B1 (ko) | Mac 시스템의 프레임 싱크 검출회로 | |
| JPS62200986A (ja) | 同期信号発生回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| SU1137529A1 (ru) | Устройство синхронизации при воспроизведении цифровой магнитной записи | |
| SU1141578A2 (ru) | Устройство дл автоматического измерени характеристик дискретного канала св зи | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH0211065A (ja) | フィールド判定回路 | |
| KR940010515A (ko) | 맥(mac) 방송방식에서 디맥(d-mac)과 디투맥(d2-mac) 방식 자동절환장치 | |
| JPH0832573A (ja) | フレーム同期保護回路 | |
| JPH0583590A (ja) | 同期検出回路 |