JP2546154B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2546154B2
JP2546154B2 JP5173888A JP17388893A JP2546154B2 JP 2546154 B2 JP2546154 B2 JP 2546154B2 JP 5173888 A JP5173888 A JP 5173888A JP 17388893 A JP17388893 A JP 17388893A JP 2546154 B2 JP2546154 B2 JP 2546154B2
Authority
JP
Japan
Prior art keywords
input
output control
bus
common bus
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5173888A
Other languages
English (en)
Other versions
JPH0728749A (ja
Inventor
禎則 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5173888A priority Critical patent/JP2546154B2/ja
Publication of JPH0728749A publication Critical patent/JPH0728749A/ja
Application granted granted Critical
Publication of JP2546154B2 publication Critical patent/JP2546154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置に関し、特
に演算処理装置、主記憶装置、バスアービタ及び複数の
入出力制御装置が共通バスを介して接続され、各入出力
制御装置からのバス使用要求に対するバス使用許可線が
複数の入出力制御装置にデェージーチェーン接続されて
いる情報処理装置に関する。
【0002】
【従来の技術】この種の情報処理装置は、例えば、特開
昭63−200259号公報に開示されている。
【0003】図8に示すように、従来の情報処理装置で
は、演算処理装置10、主記憶装置20、バスアービタ
30及び複数の入出力制御装置50,60,70,…,
80が共通バス40を介して接続されている。バスアー
ビタ30はバス使用要求線100を介してすべての入出
力制御装置50〜80と接続されている。各入出力制御
装置からのバス使用要求に対するバス使用許可線90
が、複数の入出力制御装置50〜80にデェージーチェ
ーン接続されている。このような情報処理装置では、複
数の入出力制御装置が共通バス40の使用を要求した場
合、共通バス40の使用を要求している入出力制御装置
の中でデェージーチェーン接続の最も上方に接続された
入出力制御装置に、優先的に共通バス40の使用が許可
され、他の共通バス40の使用要求を行っている入出力
制御装置は、共通バス40の使用が許可されるまで、共
通バス40の使用要求状態を継続したままとなる。
【0004】図8に示す情報処理装置では、入出力制御
装置からのバス使用要求に対するバス使用許可線90
は、入出力制御装置50,60,70,…,80の順番
にデェージーチェーン接続されている。最も下方の入出
力制御装置80からのバス使用要求に対するバス使用許
可信号は、他の入出力制御装置50,60,70,…が
バス使用要求を行っていれば、その他の入出力制御装置
に共通バス40の使用が許可され、入出力制御装置80
は共通バス40の使用要求状態のままとなる。
【0005】
【発明が解決しようとする課題】したがって、従来の情
報処理装置では、デェージーチェーン接続された複数の
入出力制御装置50〜80から共通バス40の使用が要
求されたとき、共通バス40の使用要求を行った入出力
制御装置の中で、デェージーチェーン接続の最も上方に
接続された入出力制御装置が共通バス40の使用を許可
される。そして、デェージーチェーン接続の下方に接続
された入出力制御装置は、共通バス40の使用が許可さ
れるまで、共通バス40の使用要求を行い続けることに
なる。このため、デェージーチェーン接続の下方に接続
された入出力制御装置では、共通バス40の使用が許可
されないために、性能が低下したり、動作が停止すると
いう問題点がある。
【0006】また、特開平2−157960号公報に
は、デェージーチェーンの最終段の出力を初段の入力に
接続し、前回バスを取得使用した回路集合は次回のバス
使用に際して優先順位を最下位とすることにより、優先
順位をローテートさせる方式が開示されている。しかし
ながら、この方式では、バスの使用を要求する各回路集
合がバスアービタを持たなければならず、回路構成が複
雑になってしまう。
【0007】本発明の目的は、デェージーチェーン接続
の下方に接続された入出力制御装置が、共通バスの使用
を許可されない状態が続くことを解消することによっ
て、デェージーチェーン接続された複数の入出力制御装
置を効率的に運用することができる情報処理装置を提供
することにある。
【0008】
【課題を解決するための手段】本発明による情報処理装
置は、演算処理装置、主記憶装置、バスアービタ、及び
複数の入出力制御装置が共通バスに接続されており、複
数の入出力制御装置が共通バスの使用要求を行うと、バ
スアービタは共通バスの使用要求に対するバス使用許可
を複数の入出力制御装置にデェージーチェーン接続され
たバス使用許可線によって行う情報処理装置において、
入出力制御装置の各々は、バスアービタに共通バスの使
用要求を行ってからの経過時間を計測する計時手段と、
上記経過時間が所定時間たっても共通バスの使用が許可
されない場合に、第1の割込みによって、共通バスの使
用が許可されないことを演算処理装置に通知する手段
と、共通バスの使用が許可された場合、第2の割込みに
よって共通バスの使用が許可されたことを演算処理装置
に通知する手段とを有することを特徴とする。
【0009】本発明のある態様によれば、演算処理装置
は、入出力制御装置から第1の割込みを受け付けたなら
ば、当該第1の割込みを行った入出力制御装置以外のす
べての入出力制御装置に対して、共通バスの使用要求の
禁止を通知する手段と、第2の割込みを行った入出力制
御装置が共通バスを使用した後に、禁止したバス使用要
求の解除を通知する手段とを有することを特徴とする情
報処理装置が得られる。
【0010】本発明の別の態様によれば、演算処理装置
は、入出力制御装置から第1の割込みを受け付けたなら
ば、当該第1の割込みを行った入出力制御装置以外のす
べての入出力制御装置に対して、共通バスの使用要求の
発生間隔を空けるように通知する手段と、第2の割込み
を行った入出力制御装置が共通バスを使用した後に、当
該第2の割込みを行った入出力制御装置以外のすべての
入出力制御装置に対して、変更したバス使用要求の発生
間隔を元に戻すように通知する手段とを有し、各入出力
制御装置は、演算処理装置からの通知により、共通バス
の使用要求の発生間隔を予め当該入出力制御装置内で設
定された発生間隔に変更する手段を有することを特徴と
する情報処理装置が得られる。
【0011】本発明の更に別の態様によれば、演算処理
装置は、入出力制御装置から第1の割込みを受け付けた
ならば、当該第1の割込みを行った入出力制御装置以外
のすべての入出力制御装置に対して、共通バスの使用要
求の発生間隔を指示する手段と、第2の割込みを行った
入出力制御装置が共通バスを使用した後に、当該第2の
割込みを行った入出力制御装置以外のすべての入出力制
御装置に対して、指示したバス使用要求の発生間隔を元
に戻すことを指示する手段とを有し、各入出力制御装置
は、演算処理装置から指示された間隔だけ、共通バスの
使用要求の発生間隔を空ける手段を有することを特徴と
する情報処理装置が得られる。
【0012】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0013】図1は本発明の第1の実施例による情報処
理装置をブロック図で示したものである。本実施例の情
報処理装置は、演算処理装置10、主記憶装置20、バ
スアービタ30、及び複数の入出力制御装置50,6
0,70,…,80を有し、それらは共通バス40に接
続されている。バスアービタ30とすべての入出力制御
装置50〜80には、バス使用要求線100が接続され
る。
【0014】また、バスアービタ30とすべての入出力
制御装置50〜80には、バス使用許可線90がデェー
ジーチェーン接続される。本実施例の場合、デェージー
チェーン接続の上方から順に、バスアービタ30、入出
力制御装置50,60,70が接続され、最も下方に入
出力制御装置80が接続される。なお。入出力制御装置
70と入出力制御装置80との間に接続されている複数
の入出力制御装置の図示を省略している。
【0015】入出力制御装置50〜80は、それぞれ、
バスアービタ30に共通バス40の使用要求を行ってか
らの経過時間を計測する計時部51,61,71,…,
81を有する。また、各入出力制御装置は、後述するよ
うに、割込みによって、共通バス40の使用が許可され
ないことを演算処理装置10に通知する手段と、共通バ
ス40の使用が許可された場合、割込みによって共通バ
ス40の使用が許可されたことを演算処理装置10に通
知する手段とを有する。
【0016】以下、図1に示す本実施例の各部の動作に
ついて説明する。
【0017】演算処理装置10は、入出力命令によって
各入出力制御装置を制御する。ここで、入出力命令と
は、入出力制御装置に対して、具体的な制御指示を与え
る命令である。
【0018】本実施例では、入出力命令は図3の(1)
に示す8バイトのデータで構成される。図3(1)にお
いて、“EPU CH#”とは入出力命令を発行した演
算処理装置10を識別するコードであり、“CMD”と
は入出力命令の種類を示すコードであり、“PCU C
H#”とは入出力命令の発行先である入出力制御装置を
識別するコードであり、“制御コード”とは入出力命令
の詳細情報を示す8ビットのデータである。
【0019】バスアービタ30は、各入出力制御装置か
らの共通バス40の使用要求を調停する。
【0020】各入出力制御装置は、割込みによって自装
置内の状態を演算処理装置10に報告する手段と、バス
使用許可信号を受けた場合、自装置が共通バス40の使
用要求を行っている場合には、上方からのバス使用許可
信号をデェージーチェーン接続の下方には中継せず、バ
ス使用要求を行っていない場合には、上方からのバス使
用許可信号をデェージーチェーン接続の下方に中継する
手段とを有する。
【0021】ここで、割込みとは、入出力制御装置が演
算処理装置10に対して割り込み要求信号により割込み
要求を行い、演算処理装置が、割込み要求が発生したな
らば、割込みの要求を行った入出力制御装置より図2
(1)に示す8バイトの割込みメッセージを読み込む動
作のことである。図2(1)に示す割込みメッセージに
おいて、“EPU CH#”は割込み先の演算処理装置
10を識別するコードであり、“PCU CH#”は割
込み元の入出力制御装置を識別するコードであり、“P
SB #0〜#3“は割込み時の詳細情報である。
【0022】さらに、入出力制御装置は、バス使用要求
時には、図4に示される処理フローに従った処理を行
う。次に、図4に示す処理フローについて説明する。
【0023】入出力制御装置に共通バス40の使用要求
が発生した時、入出力制御装置は、共通バス40の使用
要求信号を出力し(ステップS1)、計時部での計時動
作を開始する(ステップS2)。次に、入出力制御装置
は、計時部がカウント“0”を検出する前に(ステップ
S3のNo)、共通バス40の使用が許可されれば(ス
テップS4のYes)、共通バス40を使用する(ステ
ップS5)。
【0024】また、計時部がカウント“0”を検出すれ
ば(ステップS3のYes)、入出力制御装置は、割込
みによって共通バス40の使用が許可されないことを演
算処理装置10に通知し(ステップS6)、共通バス4
0の使用が許可されるの待つ(ステップS7)。そし
て、共通バス40の使用が許可されると(ステップS7
のYes)、入出力制御装置は、共通バスの使用が許可
されたことを割込みによって演算処理装置10に通知し
(ステップS8)、共通バス40を使用する(ステップ
S5)。
【0025】入出力制御装置の計時部は、すべての入出
力制御装置内に組み込まれた減算カウンタで、各入出力
制御装置がバス使用要求を行った時点で初期化され、減
算を開始し、予め定められた時間を検出すると計時動作
を停止する。例えば、計時部を12ビットの減算カウン
タで構成した場合、初期化時に、“FFF(H)”に設
定され、減算を開始し、“000(H)”になると停止
する。ここで、(H)は16進数表示を示す。
【0026】次に、図1乃至図4を参照して、第1の実
施例の動作について説明する。
【0027】入出力制御装置80が共通バス40の使用
を必要としたとき、入出力制御装置80はバス使用要求
線100によりバスアービタ30に共通バス40の使用
を要求すると同時に、内部にもつ計時部81により計時
動作を開始する。
【0028】バスアービタ30は、バス使用要求線10
0により共通バス40の使用要求を受け付けると、演算
処理装置10もしくは入出力制御装置80を除く他の入
出力制御装置50,60,70,…が共通バス40を使
用しているか否かを監視しており、それらのいずれかが
共通バス40を使用している場合には、その使用が終了
した後に、バス使用許可線90からバス使用許可信号を
発生することによって共通バス40の使用を許可する。
【0029】バス使用許可信号を受けた各入出力制御装
置は、自装置が共通バス40の使用要求を行っていない
場合には、そのバス使用許可信号をデェージーチェーン
接続の下方に中継する。しかし、自装置が共通バス40
の使用要求を行っている場合には、各入出力制御装置は
共通バス40の使用が許可されたものと判断し、共通バ
ス40を使用し、バス使用許可信号をデェージーチェー
ン接続の下方には中継しない。
【0030】この場合、入出力制御装置80は、デェー
ジーチェーン接続の最も下方に接続されているので、デ
ェージーチェーン接続の上方に接続されている全ての入
出力制御装置が共通バス40の使用要求を行っていない
場合にのみ、バス使用許可信号によって共通バス40の
使用が許可される。
【0031】しかしながら、デェージーチェーン接続の
上方に接続されているいずれかの入出力制御装置が共通
バス40の使用を要求しているならば、共通バス40の
使用を要求している入出力制御装置の中で、デェージー
チェーン接続の最も上方に接続されている入出力制御装
置に共通バス40の使用が許可される。
【0032】この時、入出力制御装置は、共通バス40
の使用が許可されるまで、図4に示す処理フローに従
い、共通バス40の使用要求状態を継続する。
【0033】ここで、入出力制御装置80は、共通バス
40の使用要求状態において、自装置内の計時部81が
“000(H)”になったのを検出すると(ステップS
3のYes)、図2(1)に示される割込みメッセージ
(“PSB #2”が“01(H)”)により演算処理
装置10に共通バス40の使用が許可されないことを通
知する(ステップS6)。
【0034】また、入出力制御装置80は、演算処理装
置10に共通バス40の使用が許可されないことを通知
した後で、共通バス40の使用が許可されたならば(ス
テップS7のYes)、共通バス40の使用が許可され
たことを演算処理装置10に、再び、図2(1)に示さ
れる割込みメッセージ(“PSB #2”が“02
(H)”によって通知する(ステップS8)。
【0035】よって、各入出力制御装置は、共通バス4
0の使用が許可されたことを演算処理装置10に適確に
通知できる。
【0036】なお、本実施例では、計時部として12ビ
ットの減算カウンタを用いたが、他の構成のものを使用
してもよい。また、割込みメッセージ及び入出力命令の
データ形式も一例であるので、他のデータ形式を用いて
もよい。
【0037】図5を参照すると、本発明の第2の実施例
による情報処理装置は、入出力制御装置50〜80にそ
れぞれバス使用要求禁止部52,62,72,…,82
を設けたことを除いて、図1に示すものと接続関係と各
部の動作が同じである。
【0038】入出力制御装置内のバス使用要求禁止部
は、すべての入出力制御装置内に組み込まれたバス使用
要求信号制御用のレジスタであり、このレジスタが
“1”の時、入出力制御装置は共通バス40の使用要求
を保留し、“0”の時、共通バス40の使用要求を行う
ように制御される。
【0039】次に、図5を参照して、第2の実施例の動
作について説明する。
【0040】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されないことを通知され
ると、入出力制御装置80以外の他の入出力制御装置
に、図3の(2)に示される入出力命令によって、共通
バス40の使用要求を禁止する入出力命令(制御データ
が“80(H)”)を発行する。
【0041】ここで、入出力制御装置80以外の他の入
出力制御装置は、バス使用要求禁止部内のレジスタに
“1”を書き込むことによって、共通バス40の使用要
求の禁止状態となる。
【0042】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されたことを通知される
と、入出力制御装置80以外の他の入出力制御装置に、
再び図3の(2)に示される入出力命令によって、共通
バス40の使用要求の禁止状態を解除する入出力命令
(制御データが“00(H)”)を発行する。
【0043】ここで、入出力制御装置80以外の他の入
出力制御装置は、バス使用要求禁止部内のレジスタに
“0”を書き込むことによって、共通バス40の使用要
求の禁止状態を解除する。
【0044】よって、入出力制御装置80は、共通バス
40の使用要求状態を長く続けることなく、共通バス4
0の使用が許可される。
【0045】図6を参照すると、本発明の第3の実施例
による情報処理装置は、入出力制御装置50〜80にそ
れぞれバス使用要求間隔設定部53,63,73,…,
83を設けたことを除いて、図1に示すものと接続関係
と各部の動作が同じである。
【0046】入出力制御装置内のバス使用要求間隔設定
部は、すべての入出力制御装置内に組み込まれたスイッ
チであり、共通バス40の使用要求を発生する間隔を予
め設定しておく。例えば、バス使用要求間隔設定部を2
ビットのスイッチで構成した場合、そのスイッチの設定
値が、“01(B)”のときは1μSの間隔を空け、
“10(B)”のときは2μSの間隔を空け、“11
(B)”のときは4μSの間隔を空ける。ここで、
(B)は2進数表示を示す。
【0047】次に、図6を参照して、第3の実施例の動
作について説明する。
【0048】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されないことを通知され
ると、入出力制御装置80以外の他の入出力制御装置
に、図3の(3)に示される入出力命令によって、共通
バス40の使用要求の発生間隔をバス使用要求間隔設定
部に予め設定された時間だけ空けるよう指示する入出力
命令(制御データが“10(H)”)を発行する。
【0049】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されたことを通知される
と、入出力制御装置80以外の他の入出力制御装置に、
再び図3の(3)に示される入出力命令によって、共通
バス40の使用要求の発生間隔を元に戻すよう指示する
入出力命令(制御データが“00(H)”)を発行す
る。
【0050】よって、入出力制御装置80は、共通バス
40の使用要求状態を長く続けることなく、共通バス4
0の使用が許可される。また、入出力制御装置80以外
の他の入出力制御装置も、共通バス40の使用を要求す
ることができ、各入出力制御装置の特性に合わせたバス
使用要求の発生間隔の設定が可能となる。
【0051】なお、本実施例では、予め共通バス40の
使用要求の発生間隔を設定するのに2ビットのスイッチ
を用いたが、他の設定手段を用いても良い。
【0052】図7を参照すると、本発明の第4の実施例
による情報処理装置は、入出力制御装置50〜80にそ
れぞれバス使用要求間隔計時部54,64,74,…,
84を設けたことを除いて、図1に示すものと接続関係
と各部の動作が同じである。
【0053】入出力制御装置内のバス使用要求間隔計時
部は、すべての入出力制御装置内に組み込まれたタイマ
であり、演算処理装置10からの入出力命令で指示され
た時間だけ、共通バス40の使用要求の発生間隔を空け
る。
【0054】次に、図7を参照して、第4の実施例の動
作について説明する。
【0055】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されないことを通知され
ると、入出力制御装置80以外の他の入出力制御装置
に、図3の(4)に示される入出力命令によって、共通
バス40の使用要求の発生間隔を空けるよう指示する入
出力命令(制御データが、“01(H)”、“02
(H)”もしくは“03(H)のいずれか)を発行す
る。
【0056】演算処理装置10は、入出力制御装置80
から共通バス40の使用が許可されたことを通知される
と、入出力制御装置80以外の他の入出力制御装置に、
再び図3の(4)に示される入出力命令によって、共通
バス40の使用要求の発生間隔を元に戻すように指示す
る入出力命令(制御データが“00(H)”)を発行す
る。
【0057】よって、入出力制御装置80は、共通バス
40の使用要求状態を長く続けることなく、共通バス4
0の使用が許可される。また、入出力制御装置80以外
の他の入出力制御装置も、共通バス40の使用を要求す
ることができ、各入出力制御装置のバス使用要求の発生
間隔は、演算処理装置10によって集中的に管理するこ
とが可能となる。
【0058】尚、本発明を実施例によって説明してきた
が、本発明は実施例に限定せず、本発明の趣旨を逸脱し
ない範囲内で種々の変更/変形が可能であるのは勿論で
ある。
【0059】
【発明の効果】以上説明したように、本発明によれば、
演算処理装置、主記憶装置、バスアービタ及び複数の入
出力制御装置が共通バスに接続され、入出力制御装置か
らのバス使用要求に対するバス使用許可線が複数の入出
力制御装置にデェージーチェーン接続されている情報処
理装置において、共通バスの使用を要求している特定の
入出力制御装置が、共通バスの使用を許可されない状態
が長く続いたことを演算処理装置に通知し、演算処理装
置が他の入出力制御装置の共通バスの使用要求を抑止
し、特定の入出力制御装置に共通バスの使用を許可する
ことによって、入出力制御装置に共通バスの使用が許可
されないことによる性能の低下や動作の停止を防ぐこと
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による情報処理装置を示
すブロック図である。
【図2】図1に示した情報処理装置において、入出力制
御装置から演算処理装置へ割り込む際の割込みメッセー
ジの一例を示す図である。
【図3】本発明における情報処理装置において、演算処
理装置から入出力制御装置への入出力命令の一例を示す
図である。
【図4】図1に示した情報処理装置において、バス使用
要求発生時から共通バスの使用が許可されるまでの入出
力制御装置の処理フローである。
【図5】本発明の第2の実施例による情報処理装置を示
すブロック図である。
【図6】本発明の第3の実施例による情報処理装置を示
すブロック図である。
【図7】本発明の第4の実施例による情報処理装置を示
すブロック図である。
【図8】従来の情報処理装置を示すブロック図である。
【符号の説明】
10 演算処理装置 20 主記憶装置 30 バスアービタ 40 共通バス 50,60,70,80 入出力制御装置 51,61,71,81 計時部 52,62,72,82 バス使用要求禁止部 53,63,73,83 バス使用要求間隔設定部 54,64,74,84 バス使用要求間隔計時部 90 バス使用許可線 100 バス使用要求線

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 演算処理装置、主記憶装置、バスアービ
    タ、及び複数の入出力制御装置が共通バスに接続されて
    おり、前記複数の入出力制御装置が前記共通バスの使用
    要求を行うと、前記バスアービタは前記共通バスの使用
    要求に対するバス使用許可を前記複数の入出力制御装置
    にデェージーチェーン接続されたバス使用許可線によっ
    て行う情報処理装置において、前記入出力制御装置の各
    々は、 前記バスアービタに前記共通バスの使用要求を行ってか
    らの経過時間を計測する計時手段と、 前記経過時間が所定時間たっても前記共通バスの使用が
    許可されない場合に、第1の割込みによって、前記共通
    バスの使用が許可されないことを前記演算処理装置に通
    知する手段と、 前記共通バスの使用が許可された場合、第2の割込みに
    よって前記共通バスの使用が許可されたことを前記演算
    処理装置に通知する手段とを有することを特徴とする情
    報処理装置。
  2. 【請求項2】 前記演算処理装置は、 前記入出力制御装置から前記第1の割込みを受け付けた
    ならば、当該第1の割込みを行った入出力制御装置以外
    のすべての入出力制御装置に対して、前記共通バスの使
    用要求の禁止を通知する手段と、 前記第2の割込みを行った入出力制御装置が前記共通バ
    スを使用した後に、禁止したバス使用要求の解除を通知
    する手段とを有することを特徴とする請求項1記載の情
    報処理装置。
  3. 【請求項3】 前記演算処理装置は、 前記入出力制御装置から前記第1の割込みを受け付けた
    ならば、当該第1の割込みを行った入出力制御装置以外
    のすべての入出力制御装置に対して、前記共通バスの使
    用要求の発生間隔を空けるように通知する手段と、 前記第2の割込みを行った入出力制御装置が前記共通バ
    スを使用した後に、当該第2の割込みを行った入出力制
    御装置以外のすべての入出力制御装置に対して、変更し
    たバス使用要求の発生間隔を元に戻すように通知する手
    段とを有し、 各入出力制御装置は、前記演算処理装置からの通知によ
    り、前記共通バスの使用要求の発生間隔を予め当該入出
    力制御装置内で設定された発生間隔に変更する手段を有
    することを特徴とする請求項1記載の情報処理装置。
  4. 【請求項4】 前記演算処理装置は、 前記入出力制御装置から前記第1の割込みを受け付けた
    ならば、当該第1の割込みを行った入出力制御装置以外
    のすべての入出力制御装置に対して、前記共通バスの使
    用要求の発生間隔を指示する手段と、 前記第2の割込みを行った入出力制御装置が前記共通バ
    スを使用した後に、当該第2の割込みを行った入出力制
    御装置以外のすべての入出力制御装置に対して、指示し
    たバス使用要求の発生間隔を元に戻すことを指示する手
    段とを有し、 各入出力制御装置は、前記演算処理装置から指示された
    間隔だけ、前記共通バスの使用要求の発生間隔を空ける
    手段を有することを特徴とする請求項1記載の情報処理
    装置。
JP5173888A 1993-07-14 1993-07-14 情報処理装置 Expired - Lifetime JP2546154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5173888A JP2546154B2 (ja) 1993-07-14 1993-07-14 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5173888A JP2546154B2 (ja) 1993-07-14 1993-07-14 情報処理装置

Publications (2)

Publication Number Publication Date
JPH0728749A JPH0728749A (ja) 1995-01-31
JP2546154B2 true JP2546154B2 (ja) 1996-10-23

Family

ID=15968973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5173888A Expired - Lifetime JP2546154B2 (ja) 1993-07-14 1993-07-14 情報処理装置

Country Status (1)

Country Link
JP (1) JP2546154B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178521A (en) * 1981-04-28 1982-11-02 Fuji Electric Co Ltd Data transfer controlling system

Also Published As

Publication number Publication date
JPH0728749A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
JP2694103B2 (ja) コンピュータ・システム及びそのバス制御同期及び調停方法
JP2546154B2 (ja) 情報処理装置
EP0283230A2 (en) A register circuit
JP2710151B2 (ja) 自動化装置の作動方法
JPH11212904A (ja) データ転送システム
JP2837698B2 (ja) ダイレクト・メモリ・アクセス制御装置
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JP3099355B2 (ja) 入出力処理装置
JPH0128971B2 (ja)
JPH06259376A (ja) データ転送装置
JPH1185405A (ja) 磁気ディスクシステムおよび磁気ディスク制御装置
JP2005100247A (ja) Dmaコントローラ
JPH0740229B2 (ja) 割り込み入力信号制御方式
JPH05241852A (ja) 情報処理システムの割り込み発生装置
JPS63271537A (ja) 割り込み制御装置
JPS5935216A (ja) 多重情報処理システム
JPH087686B2 (ja) 優先順位設定機能付き割込みコントローラ装置
JPH04317147A (ja) 記憶制御装置
JPH04359353A (ja) バス制御装置
JPH04199449A (ja) デバイス制御装置
JPH0449460A (ja) Dmaコントローラ
JPH10283133A (ja) プリンタ装置
JPH07137388A (ja) 印字装置の制御装置
JPS6373440A (ja) スト−ル監視方式
JP2005135098A (ja) ダイレクト・メモリ・アクセス・システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960611