JP2536390B2 - 半導体レ―ザおよびその製造方法 - Google Patents

半導体レ―ザおよびその製造方法

Info

Publication number
JP2536390B2
JP2536390B2 JP5093460A JP9346093A JP2536390B2 JP 2536390 B2 JP2536390 B2 JP 2536390B2 JP 5093460 A JP5093460 A JP 5093460A JP 9346093 A JP9346093 A JP 9346093A JP 2536390 B2 JP2536390 B2 JP 2536390B2
Authority
JP
Japan
Prior art keywords
diffraction grating
semiconductor laser
face
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5093460A
Other languages
English (en)
Other versions
JPH06310806A (ja
Inventor
哲朗 奥田
博仁 山田
俊敬 鳥飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5093460A priority Critical patent/JP2536390B2/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to EP96115482A priority patent/EP0753914B1/en
Priority to DE69425835T priority patent/DE69425835T2/de
Priority to US08/178,859 priority patent/US5469459A/en
Priority to CA002113027A priority patent/CA2113027C/en
Priority to CA002210008A priority patent/CA2210008C/en
Priority to EP94100190A priority patent/EP0606092A3/en
Publication of JPH06310806A publication Critical patent/JPH06310806A/ja
Priority to US08/463,635 priority patent/US5568505A/en
Application granted granted Critical
Publication of JP2536390B2 publication Critical patent/JP2536390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体レーザに関し、特
に相互変調歪特性に優れる半導体レーザに関する。
【0002】
【従来の技術】サブキャリア多重光伝送方式などに用い
られるアナログ変調光源には、高効率で相互変調歪の小
さい単一軸モード半導体レーザが要求されている。例え
ば移動通信システム用では3次相互変調歪(3rd i
ntermodulationdistortion;
IMD3 )が十分に小さい素子が要求されている。
【0003】分布帰還型半導体レーザ(DFBレーザ)
は単一モード性が良好であり、アナログ変調用光源に用
いられつつあるが、通常のDFBレーザでは共振器方向
のキャリアおよび電界強度分布不均一のために電流−光
出力(I−L)特性の線形性が不十分で相互変調歪特性
も優れたものではなかった。
【0004】ところで、特開昭62−219684号公
報では共振器方向の前面側の一部に回折格子を形成した
分布帰還形半導体レーザが提案されている。これは、前
面に低反射膜、後面に高反射膜を施し、前面から共振器
内部に向かって回折格子を形成した構造である。
【0005】図18に特開昭62−219684号公報
の発明の半導体レーザの構造を示す。従来の半導体レー
ザは低反射率の端面120側から共振器の内部に向かっ
て部分的に回折格子122を形成した構造である。この
構造では低反射率の端面120における回折格子の位相
により素子特性のばらつきが生じ、歩留りがよくなかっ
た。
【0006】
【発明が解決しようとする課題】従来の半導体レーザは
アナログ変調を目的としたものではなく、相互変調歪特
性については何ら保障されていなかった。
【0007】本発明の目的は、半導体レ−ザのアナログ
変調歪特性、および歪特性を考慮した歩留りを改善し、
低歪アナログ変調用半導体レ−ザを高歩留りで得ること
にある。
【0008】
【課題を解決するための手段】本発明の半導体レーザ
は、共振器方向において一部にのみ回折格子が形成され
かつ共振器方向において全体にわたって活性層が形成さ
れ、光出射端面に低反射膜が形成され反対側端面に高反
射膜が形成されたアナログ変調用半導体レ−ザであっ
て、回折格子を形成する領域が光出射端面側にかたよ
り、前記回折格子形成領域が光出射端面から離れて設け
られ、かつ共振器方向の電界強度分布がほぼ均一である
ことを特徴とする。
【0009】または、共振器方向において一部にのみ回
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、端面から回折格子形成領域の端まで
の距離が短い方の側、あるいは端面に接した側の回折格
子の結合係数が他方の側の回折格子の結合係数よりも
きくし、共振器方向の電界強度分布がほぼ均一である
とを特徴とする。
【0010】または、共振器方向において一部にのみ回
折格子が形成されかつ共振器方向において全体にわたっ
て活性層が形成され、光出射端面に低反射膜が形成され
反対側端面に高反射膜が形成されたアナログ変調用半導
体レ−ザであって、回折格子を形成する領域内の少なく
とも一ヵ所に位相シフトを有し、共振器方向の電界強度
分布がほぼ均一であることを特徴とする。
【0011】または光出射側端面に形成された分布反射
器領域と反対側に形成された活性領域を有するアナログ
変調用分布反射型半導体レ−ザであって、活性領域側の
端面に高反射率のコ−ティングが施されたことを特徴と
する。
【0012】また、本発明による前記の半導体レーザの
製造方法は、半導体基板上にホトレジストを均一に塗布
する工程と、二光束干渉法により、ホトレジスト上に回
折格子パターンを露光する工程と、回折格子を形成しな
い領域にのみ選択的に光を照射して露光する工程と、前
記レジストパターンをマスクとして半導体基板をエッチ
ングし回折格子を形成する工程と、前記回折格子を埋め
込み、さらにその上に活性層、クラッド層を成長する工
程とを備えることを特徴とする。
【0013】または、半導体基板上にSiO2あるいは
Si34 を形成する工程と、回折格子を形成しない領
域の前記SiO2あるいはSi34膜を残して前記Si
2 あるいはSi 3 4 膜を除去する工程と、その上にホ
トレジストを塗布する工程と、前記ホトレジストを二光
束干渉法により露光し、レジストパタ−ンを形成する工
程と、前記レジストパタ−ンをマスクとして半導体基板
をエッチングし回折格子を形成する工程と、前記SiO
2あるいはSi34膜を除去する工程と、前記回折格子
を埋め込み、さらにその上に活性層、クラッド層を成長
する工程とを備えることを特徴とする請求項1または2
または3または4記載の半導体レ−ザの製造方法。
【0014】
【作用】以下に本発明の原理について説明する。
【0015】図1に請求項1に基づく本発明の半導体レ
ーザの一構造を示す。この半導体レーザによれば劈開位
置に回折格子が存在しないので従来の図18に示した半
導体レーザと比べ素子特性のばらつきが低減され歩留り
が改善される。
【0016】図2に請求項2に基づく本発明の半導体レ
ーザの一構造を示す。端面側の回折格子の結合係数を大
きくしたものの一例である。図3にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と合わせて示す。図3から端面側の回折格子の結合係数
を大きく、共振器内部で小さくすることにより電界強度
分布が均一化されていることがわかる。したがって本発
明の半導体レーザにより電流−光出力特性の線形性が改
善され相互変調歪が低減される。
【0017】図4に請求項3に基づく本発明の半導体レ
ーザの一構造を示す。また、図5にこの発明の半導体レ
ーザの共振器方向の電界強度分布を従来の半導体レーザ
と比較して示す。図5から図4において回折格子7を形
成した領域に位相シフト部6を形成することにより、こ
の部分で電界強度のピークが現れ、この結果、共振器方
向の電界強度分布の均一性が改善されていることがわか
る。また通常のλ/4位相シフト型分布帰還型レーザと
同様に、副モードの発振が抑制されるため、発振縦モー
ドの安定性を向上させることが可能である。また、複数
の位相シフト部を形成することにより、電界強度の均一
性はさらに改善される。
【0018】図6に請求項4に基づく本発明の半導体レ
−ザの一構造を示す。これは分布反射型半導体レ−ザの
回折格子の形成された分布反射器領域8の反対側の端面
10に高反射率膜13を施し回折格子側の端面9から光
出力をとりだすようにした構造である。図7にこの発明
の半導体レ−ザと従来の半導体レ−ザについてIMD3
<−80dBcを満足する素子の割合を歩留り(YIE
LD%)とし、結合係数Κを変化させて計算した結果を
示す。このようにすれば回折格子の形成された領域で電
流注入に伴う電界強度分布パタ−ンの変動が小さくなり
電流−光出力特性の線形性が改善される。また、図7か
ら本発明の半導体レ−ザにより歩留りが改善されている
ことがわかる。また、歩留りの結合係数に対する依存性
が小さく、結合係数の厳密な制御が不必要となることも
わかる。
【0019】
【実施例】以下に、本発明の1.3μm帯半導体レーザ
における実施例を図面を用いて説明する。 (実施例1)まず、第1の実施例について図8、図9、
図10を用いて説明する。
【0020】図8に本発明の半導体レーザの製造工程を
示す。図8(a)に示すようにn型InP基板上20に
ホトレジスト21を塗布し、二光束干渉露光法により周
期2025オングストロ−ム(以下Aとする)のレジス
トパターンを露光する。次いで図8(b)に示すように
回折格子を形成しない領域にのみ露光するようなマスク
パターンのマスク24を用いて密着露光し現像すること
により図8(c)に示すように部分的に回折格子が形成
されたパターンが形成される。このようにして形成され
たレジストパターンをマスクとしてエッチングすると、
図8(d)に示すように部分的に深さ400Aの回折格
子25を形成することができる。この場合、回折格子の
結合係数は40cm- 1 となる。
【0021】また、この工程ではウエハの端に劈開時の
目標となるパターンも同時に形成している。
【0022】この回折格子上に、図8(e)のようにn
−InGaAsP光ガイド層26を1000A、多重量
子井戸(MQW)活性層27、p−InPクラッド層2
8を約0.5μmの膜厚でMOVPE法により形成す
る。
【0023】MQW活性層について図9を用いて説明す
る。図9はMQWのバンド構造の一実施例を示したもの
である。これは、量子井戸層30が1.4μm波長組
成、厚さ62Aで障壁層31が1.13μm波長組成、
厚さ100Aにし、これを10周期繰り返し、両側に
1.13μm波長組成のSCH層32、33をp層側、
n層側にそれぞれ600A、300Aの厚さで設けた構
造である。
【0024】これらの層を形成後、ポジ型ホトレジスト
を塗布し、露光、エッチングによりメサストライプを形
成する。
【0025】この後、LPE法によりp−InP電流ブ
ロック層、n−InP電流ブロック層、p−InPクラ
ッド層、波長1.4μm組成のp−InGaAsPキャ
ップ層を通常の埋め込み成長により形成する。次いで電
極を蒸着し、劈開によりバーに切り出す。劈開において
は回折格子パターン形成時に設けた目印を用い、回折格
子の端が前面から約20μmとなるように切り出した。
【0026】次いで、前面低反射率膜40及び、後面に
SiN膜により後面に75%の反射率の高反射率膜41
を施し、チップに切り出す。このようにして作成された
素子の断面図を図10に示す。
【0027】この素子は1.31μmで発振し、試作し
た素子をモジュール化し、2信号で3次相互変調歪を測
定した結果、平均ファイバー出力5mW、変調度20%
で−85dBcと非常に良好な歪特性を得ることができ
た。比較として従来の構造の半導体レーザを作製したと
ころ3次相互変調歪IMD3 は−78dBcであった。
また、IMD3 <−80dBcを満足する素子の割合
(歩留り)は、従来の半導体レーザで12%程度であっ
たのに対して、本発明の半導体レーザでは18%であっ
た。 (実施例2)次に図11〜図13を用いて第2の実施例
について説明する。
【0028】回折格子のパタンを形成する前に図11
(a)に示すように、半導体基板50上の回折格子を形
成しない領域にSiO2 膜51を形成する。次いで、図
11(b)に示すようにホトレジスト52を前面に塗布
し二光束干渉露光法により回折格子パターンを露光す
る。この後現像し、図11(c)に示すようにレジスト
パターンを形成し、これをマスクとしてエッチングする
ことにより図11(b)に示すように回折格子53を形
成する。ここでは、回折格子の深さは結合係数が約30
cm- 1 になるように形成した。この後、ホトレジスト
およびSiO2 膜51を除去し、実施例1と同様に各層
を形成し、メサストライプ形成、埋め込み成長を経て作
製した。また、前面に1%、後面に90%の反射率の反
射膜の反射膜コーティング60、61を施した。このよ
うにして作製した素子の断面図を図12に示す。この場
合、歩留りは20%となった。
【0029】また、別の例として図13に示すように結
合係数70cm-1の回折格子72を60μmの長さで形
成し、前面に0.1%の低反射率70、後面に98%の
高反射率膜71のコ−ティングを施した共振器長220
μmの素子を同様に作製したところ、歩留りは約22%
であった。
【0030】なお、本実施例では多重量子井戸活性層を
用いたが、バルク活性層を用いた場合にでも同様の効果
が得られる。また1.5μm帯レーザの場合でも同様な
結果が得られる。 (実施例3)次いで第3の実施例について図14、図1
5を用いて説明する。
【0031】図14に本発明の半導体レーザの製造工程
を示す。まず図14(a)に示すようにInP基板80
に電子ビーム露光用レジスト81を塗布する。ついで、
電子ビーム露光により図14(b)にしめすような回折
格子パターンを形成する。このパターンを拡大したもの
を図14(c)に示す。このパターンは周期が2048
Aで、1周期内における露光部と非露光部の比が1:1
から1:10まで除々に変化するパターンである。この
パターンを用いてエッチングにより図14(d)に示す
ようにInP基板上に回折格子82を形成する。また、
この工程で劈開位置の目印も同時に形成する。
【0032】この後、光ガイド層、活性層、pクラッド
層を成長後、メサエッチングし通常の埋め込み成長によ
り電流ブロック層、キャップ層を成長する。この後両面
に電極を蒸着し、劈開によりバーに切り出し前面、後面
にそれぞれコーティングを施し、チップに切り出した。
【0033】図15に、このようにして作製した素子の
断面図を示す。本実施例では前面に1%の反射率、後面
に75%のコ−ティングそれぞれ90、91を施し、前
面側から100μmの領域まで回折格子92が形成さ
れ、結合係数は、前面側端面で70cm-1共振器内部
の端で30cm-1になっている。
【0034】このような素子の3次相互変調歪を評価し
たところ−85dBcであった。これは、従来の半導体
レーザに対して7dBcの改善となっている。 (実施例4)次に第4の実施例について図16を用いて
説明する。図16は本発明の一実施例を示す図である。
本実施例では、前面1%、後面75%コーティングをそ
れぞれ施し、前面から100μmの領域までK=50c
- 1 の回折格子102を形成した構造で、回折格子形
成領域内の前面から70μmの位置にλ/4位相シフト
部104を設けた構造である。
【0035】この素子の3次相互変調歪を評価したとこ
ろ、−82dBcであった。また、発振主モードと副モ
ードの強度比(副モード抑圧比)を測定したところ、従
来の半導体レーザの場合38dBcであったのに対し、
位相シフト部を設けた素子では35dBcであり、発振
の単一モード性が改善された。
【0036】また、位相シフト部における位相シフト量
はλ/8〜λ/2の範囲の場合において本実施例と同等
の効果が得られた。 (実施例5)次いで第5の実施例について図17を用い
て説明する。
【0037】図17は本発明の一実施例における素子の
断面図である。本実施例では、前面から100μmの領
域114を分布反射器とした分布反射型レ−ザの前面に
1%、後面に75%のコ−ティングをそれぞれ施し、回
折格子112の結合係数を50cm-1となるようにした
構造である。
【0038】この素子の3次相互変調歪を評価したとろ
−83dBcであった。また、IMD3 <−80dBc
を満足する素子の割合は25%であった。
【0039】また、後面に種々の反射率の高反射膜を施
して素子を作製し評価したところ、40%〜98%の反
射率の範囲で本実施例の場合と同等の効果が得られた
【0040】
【発明の効果】本発明の半導体レーザによれば、低価格
の低歪アナログ変調用半導体レーザを提供することが可
能となる。
【図面の簡単な説明】
【図1】本発明の原理を示す図。
【図2】本発明の原理を示す図。
【図3】本発明の原理を示す図。
【図4】本発明の原理を示す図。
【図5】本発明の原理を示す図。
【図6】本発明の原理を示す図。
【図7】本発明の原理を示す図。
【図8】本発明の製造工程を説明するための図。
【図9】本発明の一実施例を説明するための図。
【図10】本発明の一実施例を説明するための図。
【図11】本発明の製造工程を説明するための図。
【図12】本発明の一実施例を説明するための図。
【図13】本発明の一実施例を説明するための図。
【図14】本発明の製造工程を説明するための図。
【図15】本発明の一実施例を説明するための図。
【図16】本発明の一実施例を説明するための図。
【図17】本発明の一実施例を説明するための図。
【図18】従来例を説明するための図。
【符号の説明】
2,3 活性領域 1,4 回折格子 5 活性領域 6 位相シフト 7 回折格子 8 分布反射器(DBR)領域 9 端面 10 端面 11 回折格子 12 活性領域 13 高反射率膜 20 n型InP基板 21 ホトレジスト 22 ホトレジストの感光部分 23 ホトレジストの非感光部分 24 ホトマスク 25 回折格子 26 n−InGaAsP光ガイド層 27 多重量子井戸(MQW)活性層 28 p−InPクラッド層 30 井戸層 31 障壁層 32,33 SCH層 40 低反射率膜 41 高反射率膜 42 回折格子 43 活性領域 50 n型InP基板 51 SiO2 基板 52 ホトレジスト 53 回折格子 60 低反射率膜 61 高反射率膜 62 回折格子 63 活性領域 70 低反射率膜 71 高反射率膜 72 回折格子 73 活性領域 80 n−InP基板 81 電子ビーム露光用レジスト 82 回折格子 90 低反射率膜 91 高反射率膜 92 回折格子 93 活性領域 100 低反射率膜 101 高反射率膜 102 回折格子 103 活性領域 104 λ/4位相シフト部 110 低反射率膜 111 高反射率膜 112 回折格子 113 活性領域 114 分布反射器(DBR)領域 120 低反射率の端面 121 高反射率の端面 122 回折格子 123 活性領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−274192(JP,A) 特開 平3−192788(JP,A) 特開 平1−224767(JP,A) 特開 平1−225189(JP,A) 特開 平5−121837(JP,A)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】共振器方向において一部にのみ回折格子が
    形成されかつ共振器方向において全体にわたって活性層
    が形成され、光出射端面に低反射膜が形成され反対側端
    面に高反射膜が形成されたアナログ変調用半導体レ−ザ
    であって、回折格子を形成する領域が光出射端面側にか
    たより、前記回折格子形成領域が光出射端面から離れて
    設けられ、かつ共振器方向の電界強度分布がほぼ均一で
    あることを特徴とする半導体レ−ザ。
  2. 【請求項2】共振器方向において一部にのみ回折格子が
    形成されかつ共振器方向において全体にわたって活性層
    が形成され、光出射端面に低反射膜が形成され反対側端
    面に高反射膜が形成されたアナログ変調用半導体レ−ザ
    であって、端面から回折格子形成領域の端までの距離が
    短い方の側、あるいは端面に接した側の回折格子の結合
    係数が他方の側の回折格子の結合係数よりも大きくし、
    共振器方向の電界強度分布がほぼ均一であることを特徴
    とする半導体レ−ザ。
  3. 【請求項3】共振器方向において一部にのみ回折格子が
    形成されかつ共振器方向において全体にわたって活性層
    が形成され、光出射端面に低反射膜が形成され反対側端
    面に高反射膜が形成されたアナログ変調用半導体レ−ザ
    であって、回折格子を形成する領域内の少なくとも一ヵ
    所に位相シフトを有し、共振器方向の電界強度分布がほ
    ぼ均一であることを特徴とする半導体レ−ザ。
  4. 【請求項4】光出射側端面に形成された分布反射器領域
    と反対側に形成された活性領域を有するアナログ変調用
    分布反射型半導体レ−ザであって、活性領域側の端面に
    高反射率のコ−ティングが施されたことを特徴とする半
    導体レ−ザ。
  5. 【請求項5】半導体基板上にホトレジストを均一に塗布
    する工程と、二光束干渉法により、ホトレジスト上に回
    折格子パタ−ンを露光する工程と、回折格子を形成しな
    い領域にのみ選択的に光を照射して露光する工程と、前
    記レジストパタ−ンをマスクとして半導体基板をエッチ
    ングし回折格子を形成する工程と、前記回折格子を埋め
    込み、さらにその上に活性層,クラッド層を成長する工
    程とを備えることを特徴とする請求項1または2または
    3または4記載の半導体レ−ザの製造方法。
  6. 【請求項6】半導体基板上にSiO2あるいはSi34
    膜を形成する工程と、回折格子を形成しない領域の前記
    SiO2あるいはSi34膜を残して前記SiO 2 あるい
    はSi 3 4 膜を除去する工程と、その上にホトレジスト
    を塗布する工程と、前記ホトレジストを二光束干渉法に
    より露光し、レジストパタ−ンを形成する工程と、前記
    レジストパタ−ンをマスクとして半導体基板をエッチン
    グし回折格子を形成する工程と、前記SiO2あるいは
    Si34膜を除去する工程と、前記回折格子を埋め込
    み、さらにその上に活性層、クラッド層を成長する工程
    とを備えることを特徴とする請求項1または2または3
    または4記載の半導体レ−ザの製造方法。
JP5093460A 1993-01-08 1993-04-21 半導体レ―ザおよびその製造方法 Expired - Lifetime JP2536390B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP5093460A JP2536390B2 (ja) 1993-04-21 1993-04-21 半導体レ―ザおよびその製造方法
DE69425835T DE69425835T2 (de) 1993-01-08 1994-01-07 Laserdiodenelement mit hervorragender Intermodulationsverzerrungscharakteristik
US08/178,859 US5469459A (en) 1993-01-08 1994-01-07 Laser diode element with excellent intermodulation distortion characteristic
CA002113027A CA2113027C (en) 1993-01-08 1994-01-07 Laser diode element with excellent intermodulation distortion characteristic
EP96115482A EP0753914B1 (en) 1993-01-08 1994-01-07 Laser diode element with excellent intermodulation distortion characteristic
CA002210008A CA2210008C (en) 1993-01-08 1994-01-07 Laser diode element with excellent intermodulation distortion characteristic
EP94100190A EP0606092A3 (en) 1993-01-08 1994-01-07 Diode laser element.
US08/463,635 US5568505A (en) 1993-01-08 1995-06-06 Laser diode element with excellent intermodulation distortion characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5093460A JP2536390B2 (ja) 1993-04-21 1993-04-21 半導体レ―ザおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH06310806A JPH06310806A (ja) 1994-11-04
JP2536390B2 true JP2536390B2 (ja) 1996-09-18

Family

ID=14082951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5093460A Expired - Lifetime JP2536390B2 (ja) 1993-01-08 1993-04-21 半導体レ―ザおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2536390B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827952B2 (ja) * 1995-03-23 1998-11-25 日本電気株式会社 半導体レーザ
JPH08279651A (ja) * 1995-04-08 1996-10-22 Nec Corp 半導体レーザとその製造方法
JP4231854B2 (ja) 2005-03-17 2009-03-04 アンリツ株式会社 半導体レーザ素子及びガス検知装置
JP2011119312A (ja) * 2009-12-01 2011-06-16 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ装置
JP5803313B2 (ja) * 2011-06-16 2015-11-04 三菱電機株式会社 レーザ素子とその製造方法
JP2013168513A (ja) * 2012-02-15 2013-08-29 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよび光半導体装置
US10592080B2 (en) 2014-07-31 2020-03-17 Microsoft Technology Licensing, Llc Assisted presentation of application windows
US10254942B2 (en) 2014-07-31 2019-04-09 Microsoft Technology Licensing, Llc Adaptive sizing and positioning of application windows
US10678412B2 (en) 2014-07-31 2020-06-09 Microsoft Technology Licensing, Llc Dynamic joint dividers for application windows
US9535253B2 (en) 2015-02-09 2017-01-03 Microsoft Technology Licensing, Llc Display system
US10018844B2 (en) 2015-02-09 2018-07-10 Microsoft Technology Licensing, Llc Wearable image display system
US9513480B2 (en) 2015-02-09 2016-12-06 Microsoft Technology Licensing, Llc Waveguide
US9827209B2 (en) * 2015-02-09 2017-11-28 Microsoft Technology Licensing, Llc Display system
US11086216B2 (en) 2015-02-09 2021-08-10 Microsoft Technology Licensing, Llc Generating electronic components
US10317677B2 (en) 2015-02-09 2019-06-11 Microsoft Technology Licensing, Llc Display system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63274192A (ja) * 1987-05-02 1988-11-11 Fujitsu Ltd 半導体発光装置
JPH01225189A (ja) * 1988-03-03 1989-09-08 Mitsubishi Electric Corp 回折格子の製造方法
JPH01224767A (ja) * 1988-03-04 1989-09-07 Nippon Telegr & Teleph Corp <Ntt> レジストパターン形成方法
JPH03192788A (ja) * 1989-12-21 1991-08-22 Nec Corp 集積型光変調器
JPH07118564B2 (ja) * 1991-10-25 1995-12-18 光計測技術開発株式会社 半導体レーザ

Also Published As

Publication number Publication date
JPH06310806A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
JP2619057B2 (ja) 半導体レーザの製造方法
US5436195A (en) Method of fabricating an integrated semiconductor light modulator and laser
JP2536390B2 (ja) 半導体レ―ザおよびその製造方法
US20110134955A1 (en) Semiconductor laser diode device and method of fabrication thereof
US6577660B1 (en) Distributed feedback type semiconductor laser device having gradually-changed coupling coefficient
US6301283B1 (en) Distributed feedback semiconductor laser
US5668047A (en) Method for fabricating InP diffraction grating and distributed feedback laser
US6678302B2 (en) Semiconductor device and manufacturing method thereof
US6391671B2 (en) Method of producing an optical semiconductor device having a waveguide layer buried in an InP current blocking layer
JP2001156391A (ja) 光半導体装置およびその製造方法
JP3450169B2 (ja) 分布帰還型半導体レーザ
JP2970578B2 (ja) 分布帰還型半導体レーザ
CA2113027C (en) Laser diode element with excellent intermodulation distortion characteristic
US6084901A (en) Semiconductor laser device
JP2000012963A (ja) 光半導体装置の製造方法
US6228671B1 (en) Process for production of semiconductor laser grating
JP2004031402A (ja) 分布帰還型半導体レーザ素子
JP2953449B2 (ja) 光半導体素子及びその製造方法
JP3154244B2 (ja) 半導体レーザ装置およびその製造方法
JP3239387B2 (ja) 半導体レーザおよびその製造方法
CA2210008C (en) Laser diode element with excellent intermodulation distortion characteristic
JP2669045B2 (ja) 分布帰還型半導体レーザの製造方法
JPH07118568B2 (ja) 分布帰還型半導体レーザ
JP3166236B2 (ja) 半導体レーザおよびその製造方法
JP2546134B2 (ja) 半導体レーザ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 17

EXPY Cancellation because of completion of term