JP2000012963A - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法

Info

Publication number
JP2000012963A
JP2000012963A JP10175925A JP17592598A JP2000012963A JP 2000012963 A JP2000012963 A JP 2000012963A JP 10175925 A JP10175925 A JP 10175925A JP 17592598 A JP17592598 A JP 17592598A JP 2000012963 A JP2000012963 A JP 2000012963A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
diffraction grating
substrate
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10175925A
Other languages
English (en)
Inventor
Yasumasa Imoto
康雅 井元
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP10175925A priority Critical patent/JP2000012963A/ja
Publication of JP2000012963A publication Critical patent/JP2000012963A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265Intensity modulators
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2077Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2272Buried mesa structure ; Striped active layer grown by a mask induced selective growth

Abstract

(57)【要約】 【課題】 成長阻止マスクのパターニング精度の低下を
防止して、それに起因する性能の劣化や歩留まりの低下
が生じない光半導体装置の製造方法を提供する。 【解決手段】 半導体基板1の平坦な表面1a上に誘電
体層を形成し、その誘電体層をパターン化して一対のス
トライプ状のマスク部分2a、2bとストライプ状の開
口3を持つマスク層2を形成する。次に、開口3から露
出する表面1aに回折格子5を形成する。その後、マス
ク層2の開口3から露出する表面1aに複数の半導体層
を順にMOVPE法によって選択成長させ、少なくとも
一部が回折格子5上に延在する光導波路を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体レーザな
どの光半導体装置の製造方法に関し、さらに言えば、半
導体基体上に回折格子と光導波路とを備えた光半導体装
置の製造方法に関する。
【0002】
【従来の技術】一般に、半導体レーザ等の光半導体装置
の製造方法において、光導波路の幅を精密に制御するこ
とは、当該装置の性能や製造歩留まりを確保する上で最
も重要な要素の一つである。これを実現する方法とし
て、選択MOVPE(MetalOrganic Vapor Phase Epita
xy、有機金属気相成長)法がある。この方法では、半導
体基体の平坦な表面に、ストライプ状の開口を有する誘
電体(例えば、酸化シリコン)からなるマスク層を形成
し、このマスク層のストライプ状開口から露出する半導
体基体の表面に複数の半導体層をMOVPE法を用いて
選択的に結晶成長させることにより、多層構造のストラ
イプ状光導波路を形成する。
【0003】したがって、この選択MOVPE法では、
光導波路の幅の精度は、誘電体マスク層のストライプ状
開口の精度、換言すれば、誘電体マスク層のパターニン
グ工程の精度で決定される。
【0004】誘電体マスク層のパターニング工程の精度
は、通常の半導体プロセスにおいて行われているのと同
様に±0.1μm程度を達成できるから、半導体基体上
に複数の半導体層を積層形成した後にそれら半導体層を
パターニングして光導波路を得る方法に比べると、光導
波路の幅の制御性を格段に向上させることができる。こ
の利点から、半導体レーザなどの微細な光半導体装置の
製造方法としては、この選択MOVPE法が従来より一
般に用いられている。
【0005】この選択MOVPE法を用いた従来の光半
導体装置の製造方法の一例として、半導体基板上にレー
ザと光変調器とを備えた光変調器集積型DFB(Distri
buted Feedback、分布帰還)レーザ装置の製造方法を図
11に示す。この方法は、特開平7−176822号公
報に開示されている。
【0006】まず、n型InP基板101の平坦な表面
の一部を、電子ビーム露光によりパターン化されたレジ
ストを用いてエッチングし、互いに平行な溝を等間隔に
形成する。こうして、図11(a)に示すように、基板
101の表面の一部に回折格子102を形成する。この
時、基板101の表面は、回折格子102の凹凸を有す
る凹凸部105と、表面が平坦な平坦部106とに区分
される。
【0007】次に、基板101の全表面に酸化シリコン
(SiO)層(図示せず)を被着形成する。そして、
リソグラフィによりパターン化されたフォトレジスト
(図示せず)を用いてこの酸化シリコン層をエッチング
して、図11(b)に示すような成長阻止用マスク層1
07を形成する。このマスク層107は、一対の略スト
ライプ状のマスク部分107a,107bと、それらマ
スク部分107a,107bの間に形成されたストライ
プ状の開口108を持つ。一対のストライプ状マスク部
分107a,107bとストライプ状の開口108は、
図11(b)に示すように、平坦部106だけでなく凹
凸部105にまで延在している。また、一対のマスク部
分107a,107bの幅は、凹凸部105で相対的に
広く平坦部106で相対的に狭くなっている。
【0008】続いて、選択MOVPE法により、マスク
層107のストライプ状開口108から露出した半導体
基板101の表面に複数の半導体層(図示せず)を選択
的に結晶成長させ、ストライプ状の光導波路(図示せ
ず)を形成する。その後、ストライプ状の光導波路を覆
うように所定の半導体層や誘電体層(いずれも図示せ
ず)を形成し、また電極(図示せず)などを形成する。
こうして、光変調器集積型DFBレーザ装置が得られ
る。
【0009】なお、図11に記載の従来技術と同様の技
術は、特開平6−314657号公報、特開平9−18
6391号公報にも開示されている。
【0010】
【発明が解決しようとする課題】上記従来の光半導体装
置の製造方法では、半導体基板101の表面の一部に回
折格子102を形成した後、その上にパターン化した酸
化シリコン層を形成してマスク層107を得ている。こ
のため、次のような理由により、当該光半導体装置の性
能の劣化や製造歩留まりの低下といった問題がある。
【0011】第一に、回折格子102が形成された半導
体基板101の表面の凹凸部105では、酸化シリコン
層が回折格子102上に直接形成されるので、凹凸部1
05における酸化シリコン層の平坦度は、平坦部106
におけるそれよりも低くなる。このため、酸化シリコン
層上にそのパターン化のためのフォトレジスト膜を形成
した際に、凹凸部105ではフォトレジスト膜の膜厚に
変動(ばらつき)が生じ易い。
【0012】また、この酸化シリコン層の平坦度の低下
は、酸化シリコン層とフォトレジスト膜の密着性をも低
下させるので、このフォトレジスト膜を用いた酸化シリ
コン層のエッチング工程で、いわゆるサイドエッチ量が
増大する。
【0013】その結果、マスク層107用の酸化シリコ
ン層のエッチング(パターニング)精度は、平坦部10
6に比べて凹凸部105で低くなり、そのために凹凸部
105においてマスク層107の開口108の幅の変動
が大きくなる。マスク層107の開口108の幅の変動
は、凹凸部105において光導波路の幅の変動を増加さ
せ、当該光半導体装置の性能の劣化(例えば、発光特性
の劣化)や製造歩留まりの低下を引き起こすのである。
【0014】第二に、半導体基板101の表面の平坦部
106では、マスク層107用の酸化シリコン層のエッ
チング(パターニング)精度の低下が生じないことか
ら、凹凸部105と平坦部106で酸化シリコン層のエ
ッチング(パターニング)精度に差が生じてしまう。そ
の結果、凹凸部105と平坦部106との境界におい
て、マスク層107の開口108の幅に食い違いが生じ
る。
【0015】開口108の幅の食い違いは、その開口1
08内に選択成長される光導波路の幅にも食い違いを生
じさせるので、これも当該光半導体装置の性能の劣化
(例えば、不均一な電界の発生や導波損失の増加)や製
造歩留まりの低下を引き起こす。
【0016】そこで、この発明の目的は、成長阻止用マ
スク層のパターニング精度の低下に起因する性能の劣化
と製造歩留まりの低下を防止できる光半導体装置の製造
方法を提供することにある。
【0017】
【課題を解決するための手段】(1) この発明の光半
導体装置の製造方法は、平坦な表面を有する半導体基体
を準備する工程と、ストライプ状の開口を有する誘電体
マスク層を前記半導体基体の表面に形成する工程と、前
記誘電体マスク層の開口から露出する前記半導体基体の
表面の一部に回折格子を形成する工程と、前記誘電体マ
スク層の開口から露出する前記半導体基体の表面に複数
の半導体層を順にMOVPE法によって選択成長させ、
もって少なくとも一部が前記回折格子上に延在するスト
ライプ状の光導波路を形成する工程とを備えてなること
を特徴とする。
【0018】(2) この発明の光半導体装置の製造方
法では、半導体基体の平坦な表面にストライプ状の開口
を有する誘電体マスク層を形成し、その後、その誘電体
マスク層の開口から露出する前記半導体基体の表面の一
部に回折格子を形成する。そして、前記誘電体マスク層
の開口から露出する前記半導体基体の表面に複数の半導
体層を順に選択成長させ、もって少なくとも一部が前記
回折格子上に延在するストライプ状の光導波路を形成す
る。
【0019】このため、誘電体マスク層はその全体が半
導体基体の平坦な表面に形成されることになり、その結
果、誘電体マスク層はその全体にわたって平坦になる。
従って、誘電体層のパターン化によって誘電体マスク層
を形成する際に、上記従来技術の説明において述べたよ
うなフォトレジスト膜の膜厚の「ばらつき」やサイドエ
ッチ量の増大は生じない。
【0020】よって、フォトレジスト膜の膜厚の「ばら
つき」やサイドエッチ量の増大に起因する当該光半導体
装置の性能の劣化や製造歩留まりの低下を防止できる。
【0021】また、誘電体マスク層はその全体にわたっ
て平坦になるため、その誘電体マスク層のパターニング
精度はその全体にわたって一定となり、上記従来技術の
説明において述べたような誘電体マスク層のストライプ
状開口の幅に食い違いは生じない。
【0022】よって、誘電体マスク層の開口の幅の食い
違いに起因する当該光半導体装置の性能の劣化や製造歩
留まりの低下も防止できる。
【0023】(3) この発明の光半導体装置の製造方
法の好ましい例では、ストライプ状の前記光導波路を形
成する工程において、前記光導波路の一部のみが前記回
折格子上に位置するように形成され、しかも、前記光導
波路の前記回折格子上に位置する部分によってレーザ素
子が生成される。
【0024】この場合、回折格子を持つレーザ素子の性
能の劣化や製造歩留まりの低下を防止できる。
【0025】この発明の光半導体装置の製造方法の他の
好ましい例では、ストライプ状の前記光導波路を形成す
る工程において、前記光導波路の一部のみが前記回折格
子上に位置するように形成され、しかも、前記光導波路
の前記回折格子上に位置する部分によってレーザ素子が
生成され、且つ前記光導波路の前記回折格子上に位置し
ない部分によってレーザ素子以外の光素子が生成され
る。
【0026】この場合、回折格子を持つレーザ素子とそ
れに光結合された他の光素子の性能の劣化や製造歩留ま
りの低下を防止できる。
【0027】この発明の光半導体装置の製造方法のさら
に他の好ましい例では、前記誘電体マスク層を形成する
工程が、前記半導体基体の表面に形成されたマスク用誘
電体層の上にパターン化されたレジスト膜を形成し、そ
のパターン化されたレジスト膜を用いて前記マスク用誘
電体層をエッチングすることによって実行される。
【0028】この場合にこの発明の利点がいっそう効果
的に発揮されるからである。
【0029】(4) 好ましくは、前記半導体基体とし
てInP基板が使用され、前記誘電体マスク層として酸
化シリコン層または窒化シリコン層が使用される。
【0030】前記半導体基体としては、InP基板が一
般的に使用され、前記誘電体マスク層としては、酸化シ
リコン層または窒化シリコン層が一般的に使用されてい
るからであり、また、この場合の上述した問題点を簡単
に解消できるからである。
【0031】好ましくは、前記誘電体マスク層のストラ
イプ状の開口の幅が約2μm以下とされる。
【0032】このような狭幅の光導波路に対してこそ、
この発明の利点が効果的だからである。また、選択MO
VPE法は、このような狭い開口を利用して光導波路を
形成する場合に特に有効であるからである。
【0033】(5) この発明の光半導体装置の製造方
法では、「半導体基体」としては、平坦な表面を持つ半
導体基板だけでなく、半導体基板の上に他の任意の層を
形成して平坦な表面を持たせたものでもよい。
【0034】
【発明の実施の形態】以下、この発明の好適な実施の形
態を添付図面を参照しながら具体的に説明する。
【0035】(第1実施形態)図1〜図5は、この発明
の第1実施形態の光半導体装置の製造方法を示す。この
第1実施形態の方法は、この発明をアナログ伝送用の部
分回折格子型DFB半導体レーザ装置の製造方法に適用
したものである。
【0036】まず、(100)面方位の平坦な表面1a
を有するn型InP基板1を準備する。そして、その平
坦な表面1aに、公知の熱CVD(Chemical Vapor Dep
osition)法を用いて、膜厚150nmの酸化シリコン
層(図示せず)を堆積させる。その後、公知のフォトリ
ソグラフィによりパターン化されたフォトレジストを用
いて、その酸化シリコン層をウェットエッチングし、図
1に示すような成長阻止用マスク層2を形成する。
【0037】このマスク層2は、基板1の<011>方
向に延在する一対のストライプ状のマスク部分2a,2
bを有している。また、それらマスク部分2a,2bの
間には、ストライプ状の開口3を持ち、さらにマスク部
分2a,2bの外側にそれぞれ開口4a,4bを持つ。
ストライプ状の開口3も基板1の<011>方向に延在
している。基板1の表面1aは、開口3,4a,4bを
介してマスク層2から露出している。
【0038】ストライプ状のマスク部分2a,2bとス
トライプ状の開口3,4a,4bの幅は、それらの全長
にわたって一定である。ここでは、ストライプ状のマス
ク部分2a,2bの幅Wは3μm、マスク部分2a、
2bの間のストライプ状開口3の幅Wは1.5μmで
ある。
【0039】次に、図2に示すように、ストライプ状の
開口3より露出した基板1の平坦な表面1aの全体に、
電子ビームレジスト膜(図示せず)を形成した後、その
レジスト膜を公知の電子ビーム露光によりパターン化す
る。そして、そのパターン化された電子ビームレジスト
膜を用いて、基板1の表面1aの該当箇所を直接ウエッ
トエッチングし、基板1の<011>方向に直交する溝
を平行且つ等間隔に形成する。こうして、ストライプ状
の開口3より露出した基板1の表面1aに回折格子5を
選択的に形成する。
【0040】回折格子5の形成された基板1の表面1a
には、凹凸が形成されるので、この明細書ではこの領域
を凹凸部6と呼ぶ。また、回折格子5の形成されない基
板1の表面1aは平坦なままであるから、平坦部7と呼
ぶ。
【0041】ここでは、回折格子5の形成された凹凸部
6の<011>方向の長さLは100μm、回折格子
5の形成されない平坦部7の長さLは200μmであ
り、したがって当該半導体レーザ装置の全長は<011
>方向に300μmである。回折格子5の周期は20
2.7nmである。
【0042】次に、マスク層2を用いたMOVPE法に
より、マスク層2の開口3より露出する基板1の表面1
aに、n型InGaAsPガイド層8、n型InPスペ
ーサ層9、ノンドープMQW(Multipule Quantum Wel
l:多重量子井戸)活性層10、ノンドープInGaA
sP光閉じ込め層11、p型InPクラッド層12を順
次、選択的に結晶成長させる。こうして、図3に示すよ
うに、全体がメサ形状をなす光導波路13を基板1の表
面1aに形成する。この結晶成長は、成長圧力75To
rr、成長温度625℃の条件下で行う。
【0043】InGaAsPガイド層8の層厚は0.1
μm、キャリア濃度は1×1018cm−3、バンドギ
ャップ波長は1.05μmである。InPスペーサ層9
の層厚は0.02μm、キャリア濃度は1×1018
−3である。MQW活性層10は、層厚5nm、バン
ドギャップ波長1.31μm、0.7%歪のInGaA
sPウェル層と、層厚10nm、バンドギャップ波長
1.05μmのバリア層を7周期にわたって交互に積層
して構成される。InGaAsP光閉じ込め層11の層
厚は90nm、バンドギャップ波長は1.05μmであ
る。InPクラッド層12の層厚は0.1μm、キャリ
ア濃度は5×1017cm−3である。
【0044】なお、図3に示すように、光導波路13を
形成する際に、マスク層2の開口4a,4bより露出す
る基板1の表面1aには、InGaAsP層8a、In
P層9a、MQW活性層10a、InGaAsP層11
a、p型InP層12aがそれぞれ形成される。これら
の層8a、9a、10a、11a、12aはそれぞれ、
光導波路13を形成するInGaAsPガイド層8、I
nPスペーサ層9、MQW活性層10、InGaAsP
光閉じ込め層11、InPクラッド層12と同じ構成お
よび組成を持つ。
【0045】次に、図3に示す構造体の上に、熱CVD
法により酸化シリコン層(図示せず)を350nm厚で
堆積させた後、フォトリソグラフィによりパターン化さ
れたフォトレジストを用いてこれをウェットエッチング
し、酸化シリコンよりなるマスク層(図示せず)を形成
する。このマスク層は、光導波路13の最上部のクラッ
ド層12のみを覆うマスク部を持つ。また、このウェッ
トエッチング時に、成長阻止用マスク層2が除去され
る。
【0046】さらに、こうして形成した酸化シリコンの
マスク層を用いて、選択MOVPE法により、成長圧力
75Torr、成長温度625℃の条件下で、図4に示
すように、p型InP層14、n型InP層15、p型
InP層16を順次、選択的に結晶成長させる。これら
の層14,15,16は、光導波路13の最上部のクラ
ッド層12を除いて基板1の表面1aの全体を覆ってい
る。
【0047】p型InP層14の層厚は0.3μm、キ
ャリア濃度は5×1017cm−3である。n型InP
層15の層厚は1μm、キャリア濃度は1×1018
である。p型InP層16の層厚は0.2μm、
キャリア濃度は5×1017 cm−3である。その後、
この酸化シリコンのマスク層はエッチングにより除去さ
れる。
【0048】続いて、MOVPE法により、成長圧力7
5Torr、成長温度625℃の条件下で、p型InP
層16の上にp型InP層17(層厚1.5μm、キャ
リア濃度1×1018cm−3)を結晶成長させる。こ
のp型InP層17は、基板1の表面1aの全体を覆っ
ている。
【0049】こうして、図4に示すように、p型InP
層14、n型InP層15、p型InP層16およびp
型InP層17により、サイリスタ構造の電流ブロック
層18が構成される。
【0050】さらに続いて、MOVPE法により、p型
InP層17の上に、基板1の表面1aの全体を覆うよ
うにp型InGaAsキャップ層19(層厚0.2μ
m、キャリア濃度5×1018cm−3)を形成する。
こうして結晶成長が完了する。この時の状態を図4に示
す。
【0051】次に、公知のフォトリソグラフィとウェッ
トエッチングにより、マスク層2の開口4a,4bから
露出した基板1の表面1aに形成されたInP層9a、
MQW活性層10a、InGaAsP層11a、InP
層12a、電流ブロック層18およびInGaAsキャ
ップ層19をパターン化する。こうして、図5に示すよ
うに、幅10μmのメサストライプ構造を基板1の表面
1aに形成する。
【0052】続いて、このメサストライプ構造の上に、
熱CVD法により酸化シリコン層21を350nm厚で
堆積させた後、フォトリソグラフィによりパターン化さ
れたフォトレジストを用いてこの酸化シリコン層21を
ウェットエッチングし、コンタクト用の開口22を形成
する。
【0053】さらに、酸化シリコン層21の上に、10
0nm厚のチタン膜と300nm厚の金膜を公知のスパ
ッタ法により順に堆積させてから、フォトリソグラフィ
によりパターン化されたフォトレジストを用いてこれら
のチタン膜と金膜を同時にウェットエッチングし、パッ
ド構造のp側電極23を形成する。p側電極23は、酸
化シリコン層21のコンタクト用の開口22を介してI
nGaAsキャップ層19に接触している。
【0054】そして、最終的な基板1の厚さが90μm
になるまで基板1の裏面を研磨してから、基板1の裏面
に100nm厚のチタン膜と300nm厚の金膜をスパ
ッタ法により堆積させ、n側電極24とする。その後、
窒素雰囲気中でシンター処理を行い、部分回折格子型の
半導体レーザ装置を得る。
【0055】実際には、一つのInP基板1上に上述し
た構造を持つ多数のレーザ装置が形成されるので、最後
に、所定の位置で基板1を劈開して各レーザ装置を分離
してから、各レーザ装置について、回折格子5側とは反
対側の端面に反射率70%の高反射膜25を形成し、回
折格子5側の端面に反射率1%の低反射膜26を形成す
る。こうして、図5に示す構成の部分回折格子型半導体
レーザ装置が完成する。
【0056】以上説明したように、この発明の第1実施
形態の半導体レーザ装置の製造方法では、InP基板1
の平坦な表面1aにストライプ状の開口3を有する酸化
シリコンのマスク層2を形成し、その後、そのマスク層
2の開口3から露出する基板1の表面1aの一部に回折
格子5を形成する。そして、マスク層2の開口3から露
出する基板1の表面1aに複数の半導体層8,9,1
0,11,12を順に選択成長させ、もって一部が回折
格子5上に延在するストライプ状の光導波路13を形成
する。
【0057】このため、マスク層2は、その全体が基板
1の平坦な表面1aに形成されることになり、その結
果、マスク層2はその全体にわたって平坦になる。従っ
て、酸化シリコン層のエッチング(パターン化)によっ
てマスク層2を形成する際に、上記従来技術の説明にお
いて述べたようなフォトレジスト膜の膜厚の「ばらつ
き」やサイドエッチ量の増大は生じない。よって、フォ
トレジスト膜の膜厚の「ばらつき」やサイドエッチ量の
増大に起因する当該半導体レーザ装置の性能の劣化や製
造歩留まりの低下を防止できる。
【0058】また、マスク層2はその全体にわたって平
坦になるため、そのマスク層2のパターニング精度はそ
の全体にわたって一定となり、凹凸部6と平坦部7の境
界において、上記従来技術の説明において述べたような
マスク層2のストライプ状開口3の幅に食い違いは生じ
ない。よって、マスク層2の開口3の幅の食い違いに起
因する当該半導体レーザ装置の性能の劣化や製造歩留ま
りの低下も防止できる。
【0059】例えば、光導波路13の幅が所定値となら
ないことによるレーザ性能の劣化や製造歩留まりの低下
は生じない。また、基板1の表面1aの凹凸部6と平坦
部7の境界において光導波路13の幅が不連続に変動す
ることがないので、それに起因する光の散乱や反射が光
導波路13内で生じない。よって、光導波路13の全長
にわたって電界分布が均一となり、良好なアナログ特性
を得ることができる。このため、部分回折格子型DFB
レーザの性能が充分引き出される。
【0060】この第1実施形態の製造方法により実際に
部分回折格子型DFBレーザを製造し、そのアナログ特
性を評価したところ、光出力30mW時の相互2次変調
歪みは−65dBcとなった。これを図11に示した従
来の光半導体装置の製造方法で製造した場合と比べる
と、10dB以上改善されていることが確認された。
【0061】また、静特性においても、発振しきい値は
10mA、スロープ効率は0.58W/Aとなり、図1
1に示した従来の光半導体装置の製造方法で製造した場
合と比べて遜色のない結果が得られた。
【0062】なお、この第1実施形態では、マスク層2
の開口3内に露出した基板1の表面1aの一部に回折格
子5を形成しているが、マスク層2の開口3内に露出し
た基板1の表面全体に回折格子5を形成してもよいこと
は言うまでもない。
【0063】(第2実施形態)図6〜図10は、この発
明の第2実施形態の光半導体装置の製造方法を示す。こ
の第2実施形態の方法は、この発明を電界吸収型光変調
器とDFBレーザ装置を同一基板上に備えた光変調器集
積型DFBレーザ装置の製造方法に適用したものであ
る。
【0064】まず、(100)面方位の平坦な表面1a
を有するn型InP基板1を準備する。そして、その平
坦な表面1aに公知の熱CVD法を用いて、膜厚150
nmの酸化シリコン層(図示せず)を堆積させる。その
後、公知のフォトリソグラフィによりパターン化された
フォトレジストを用いて、その酸化シリコン層をウェッ
トエッチングし、図6に示すような成長阻止用マスク層
32を形成する。
【0065】このマスク層32は、基板1の<011>
方向に延在する一対の略ストライプ状のマスク部分32
a,32bを有している。また、それらマスク部分32
a,32bの間には、ストライプ状の開口33を持ち、
さらにマスク部分32a,32bの外側にそれぞれ開口
34a,34bを持つ。ストライプ状の開口33も基板
1の<011>方向に延在している。基板1の表面1a
は、開口33,34a,34bを介してマスク層32か
ら露出している。
【0066】略ストライプ状のマスク部分32a,32
bの幅と長さは、レーザが形成される箇所と光変調器が
形成される箇所で異なっている。ここでは、レーザが形
成される箇所でのマスク部分32a,32bの幅Wm1
は18μm、長さLは500μmである。光変調器が
形成される箇所でのマスク部分32a,32bの幅W
m2は5μm、長さLは200μmである。当該半導
体レーザ装置の全長は、<011>方向に900μmで
ある。ストライプ状の開口33の幅Wは、その全長に
わたって1.5μmで一定である。
【0067】次に、図7に示すように、ストライプ状の
開口33より露出した基板1の平坦な表面1aの全体に
電子ビームレジスト膜(図示せず)を形成した後、その
レジスト膜を公知の電子ビーム露光によりパターン化す
る。そして、そのパターン化された電子ビームレジスト
膜を用いて、基板1の表面1aの該当箇所を直接ウエッ
トエッチングし、基板1の<011>方向に直交する溝
を平行且つ等間隔に形成する。こうして、ストライプ状
の開口33より露出した基板1の表面1aに回折格子5
を選択的に形成する。
【0068】回折格子5の形成された基板1の表面1a
は凹凸部6、回折格子5の形成されない基板1の表面1
aは平坦部7となる。
【0069】ここでは、回折格子5の形成された凹凸部
6の<011>方向の長さはL(=500μm)に等
しい。回折格子5の周期は241.7nmである。
【0070】次に、マスク層32を用いた選択MOVP
E法により、マスク層32の開口33より露出する基板
1の表面1aに、n型InGaAsPガイド層38、ノ
ンドープMQW活性層40、ノンドープInGaAsP
光閉じ込め層41、p型InPクラッド層42を順次、
結晶成長させる。こうして、図8に示すように、全体が
メサ形状をなす光導波路43を基板1の表面1aに形成
する。この結晶成長は、成長圧力75Torr、成長温
度625℃の条件下で行う。
【0071】InGaAsPガイド層38の層厚は0.
1μm、キャリア濃度は5×1017cm−3、バンド
ギャップ波長は1.13μmである。MQW活性層40
は、レーザ領域では、バンドギャップ波長56μm、層
厚6nm、0.5%歪のInGaAsPウェルと、層厚
8nm、バンドギャップ波長1.13μmのバリア層を
8周期にわたって交互に積層して構成される。変調器領
域では、MQW活性層40はレーザ領域と同じ積層構造
であるが、バンドギャップ波長が1.47μmとなる。
InGaAsP光閉じ込め層41の層厚は60nm、キ
ャリア濃度は5×1017cm−3、バンドギャップ波
長は1.15μmである。p型InPクラッド層12の
層厚は0.1μm、キャリア濃度は5×1017cm−3
である。
【0072】なお、図8に示すように、光導波路43が
形成される際に、マスク層32の開口34a,34bよ
り露出する基板1の表面1aには、InGaAsP層3
8a、MQW活性層40a、InGaAsP層41a、
InP層42aがそれぞれ形成される。これらの層38
a、40a、41a、42aはそれぞれ、光導波路33
を形成するInGaAsPガイド層38、InPスペー
サ層39、MQW活性層40、InGaAsP光閉じ込
め層11、InPクラッド層12と同じ構成および組成
を持つ。
【0073】次に、フォトリソグラフィによりパターン
化されたフォトレジストを用いて、マスク層32をウェ
ットエッチングし、一対のマスク部32a、32bで挟
まれたストライプ状開口33の幅Wを7μmに広げ
る。
【0074】そして、開口33の幅Wを広げたマスク
層32を用いた選択MOVPE法により、成長圧力75
Torr、成長温度625℃の条件下で、図8に示す構
造体の上に、図9に示すように、p型InP層44とp
型InP層45をこの順に結晶成長させ、埋め込み層4
6を形成する。p型InP層44の層厚は0.3μm、
キャリア濃度は5×1017cm−3である。p型In
P層45の層厚は1.5μm、キャリア濃度は1×10
18cm−3である。
【0075】さらに、埋め込み層46の上にInGaA
sキャップ層47を形成し、結晶成長が完了する。In
GaAsキャップ層47の層厚は0.2μm、キャリア
濃度は5×1018cm−3である。
【0076】こうして、幅10μmのメサストライプ構
造を基板1の表面1aに形成する。この時の状態を図9
に示す。
【0077】なお、図9に示すように、マスク層32の
開口34a,34b上のInP層42a上には、埋め込
み層46を形成するp型InP層44とp型InP層4
5と同じ構成および組成を持つp型InP層44aとp
型InP層45aが形成される。また、p型InP層4
5aの上には、InGaAsキャップ層47と同じ構成
および組成を持つInGaAsキャップ層47aが形成
される。
【0078】その後、図10に示すように、基板1の表
面1aの全体にわたって、熱CVD法により酸化シリコ
ン層48を350nm厚で堆積させてから、フォトリソ
グラフィによりパターン化されたフォトレジストを用い
てこの酸化シリコン層48をウェットエッチングし、コ
ンタクト用の開口49a、49bを形成する。
【0079】さらに、酸化シリコン層48上に、100
nm厚のチタン膜と300nm厚の金膜をスパッタ法に
より順に堆積させてから、フォトリソグラフィによりパ
ターン化されたフォトレジストを用いてチタン膜と金膜
を同時にウェットエッチングし、レーザ領域61および
変調器領域62のそれぞれにパッド構造のp側電極50
と51をそれぞれ形成する。p側電極50、51はそれ
ぞれ、酸化シリコン層48のコンタクト用の開口49
a、49bを介して、レーザ領域61および変調器領域
62のそれぞれにおいてInGaAsキャップ層47に
接触している。
【0080】そして、最終的な基板1の厚さが100μ
mになるまで基板1の裏面を研磨してから、基板1の裏
面に100nm厚のチタン膜と300nm厚の金膜をス
パッタ法により堆積させ、n側電極52とする。その
後、窒素雰囲気中でシンター処理を行い、光変調器集積
型DFBレーザ装置を得る。
【0081】実際には、一つのInP基板1上に同一構
造の多数のレーザ装置が形成されるので、最後に、所定
の位置で基板1を劈開して各レーザ装置を分離してか
ら、各レーザ装置について、レーザ領域61側の端面に
反射率90%の高反射膜53を形成し、変調器領域62
側の端面に反射率0.1%の低反射膜54を形成する。
こうして図10に示す構成の光変調器集積型DFBレー
ザ装置が完成する。
【0082】この発明の第2実施形態の半導体レーザ装
置の製造方法では、第1実施形態と同様の理由により、
フォトレジスト膜の膜厚の「ばらつき」やサイドエッチ
量の増大に起因するものだけでなく、マスク層2の開口
3の幅の食い違いに起因する当該半導体レーザ装置の性
能の劣化や製造歩留まりの低下も防止できる。
【0083】例えば、光導波路13の幅が所定の値とな
らないことによるレーザ性能の劣化や製造歩留まりの低
下が生じない。また、基板1の表面1aの凹凸部6と平
坦部7の境界において光導波路13の幅が不連続になる
ことがないので、それに起因する光の散乱や反射が光導
波路13内で生じない。よって、光の反射によるシング
ルモード歩留まりの低下や散乱に起因するレーザと光変
調器の結合損を防止することができる。
【0084】この第2実施形態の製造方法により実際に
光変調器集積型DFBレーザを製造し、その特性を評価
したところ、レーザ発振スペクトルのシングルモード歩
留まりが70%となり、端面位相のランダム性から予想
される理論値にほぼ一致する良好な結果が得られた。ま
た、DFBレーザと光変調器との光学的結合は、ほぼ1
00%であった。また、レーザの発振しきい値を8m
A、100mAとした時の光出力は10mW、逆バイア
ス電圧2Vを光変調器に印加したときの消光比は15d
B以上となった。これを図11に示した従来の光半導体
装置の製造方法で製造した場合と比べると、遜色のない
特性であることが確認された。
【0085】さらに、変調速度2.5Gb/sで全長1
50kmのノーマルファイバによって伝送試験を行った
ところ、ペナルティが1dB以下となり、この場合も良
好な結果が得られた。
【0086】なお、上記第1および第2実施形態では、
半導体基板1の平坦な表面1aを直接エッチングして回
折格子5を形成しているが、この発明はこれに限られる
ものではなく、例えば、半導体基板1の上に他の層を形
成してその層に溝を形成することにより回折格子5を形
成してもよい。この場合には、マスク層2,32は、回
折格子5が形成される層の上に形成される。
【0087】
【発明の効果】以上説明した通り、この発明の光半導体
装置の製造方法によれば、成長阻止用マスク層のパター
ニング精度の低下に起因する性能の劣化と製造歩留まり
の低下を防止できる効果がある。
【図面の簡単な説明】
【図1】この発明の第1の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図である。
【図2】この発明の第1の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図1の工程の続
きである。
【図3】この発明の第1の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図2の工程の続
きである。
【図4】この発明の第1の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図3の工程の続
きである。
【図5】この発明の第1の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図4の工程の続
きである。
【図6】この発明の第2の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図である。
【図7】この発明の第2の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図6の続きであ
る。
【図8】この発明の第2の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図7の続きであ
る。
【図9】この発明の第2の実施形態の光半導体装置の製
造方法の工程を示す部分斜視断面図で、図8の続きであ
る。
【図10】この発明の第2の実施形態の光半導体装置の
製造方法の工程を示す部分斜視断面図で、図9の続きで
ある。
【図11】従来の光半導体装置の製造方法の各工程を示
す部分斜視断面図である。
【符号の説明】
1 InP基板 1a InP基板の表面 2 成長阻止用マスク層 2a、2b 成長阻止用マスク層のマスク部分 3 成長阻止用マスク層の開口 4a、4b 成長阻止用マスク層の開口 5 回折格子 6 凹凸部 7 平坦部 8 InGaAsPガイド層 9 InPスペーサ層 10 MQW活性層 11 InGaAsP光閉じ込め層 12 p型InPクラッド層 13 光導波路 14、16 InP層 15、17 InP層 18 電流ブロック層 19 InGaAsキャップ層 21 酸化シリコン層 22 コンタクト用開口 23 p側電極 24 n側電極 25 高反射膜 26 低反射膜 32 成長阻止用マスク層 32a、32b 成長阻止用マスク層のマスク部分 33 成長阻止用マスク層の開口 34a、34b 成長阻止用マスク層の開口 38 InGaAsPガイド層 40 MQW活性層 41 InGaAsP光閉じ込め層 42 InPクラッド層 43 光導波路 44、45 InP層 46 埋め込み層 47 InGaAsキャップ層 48 酸化シリコン層 49a、49b コンタクト用開口 50、51 p側電極 52 n側電極 53 低反射膜 54 高反射膜 61 レーザ領域 62 光変調器領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 平坦な表面を有する半導体基体を準備す
    る工程と、 ストライプ状の開口を有する誘電体マスク層を前記半導
    体基体の表面に形成する工程と、 前記誘電体マスク層の開口から露出する前記半導体基体
    の表面の一部に回折格子を形成する工程と、 前記誘電体マスク層の開口から露出する前記半導体基体
    の表面に複数の半導体層を順にMOVPE法によって選
    択成長させ、もって少なくとも一部が前記回折格子上に
    延在するストライプ状の光導波路を形成する工程とを備
    えてなることを特徴とする光半導体装置の製造方法。
  2. 【請求項2】 ストライプ状の前記光導波路を形成する
    工程において、前記光導波路の一部のみが前記回折格子
    上に位置するように形成され、しかも、前記光導波路の
    前記回折格子上に位置する部分によってレーザ素子が生
    成される請求項1に記載の光半導体装置の製造方法。
  3. 【請求項3】 ストライプ状の前記光導波路を形成する
    工程において、前記光導波路の一部のみが前記回折格子
    上に位置するように形成され、しかも、前記光導波路の
    前記回折格子上に位置する部分によってレーザ素子が生
    成され、且つ前記光導波路の前記回折格子上に位置しな
    い部分によってレーザ素子以外の光素子が生成される請
    求項1に記載の光半導体装置の製造方法。
  4. 【請求項4】 前記誘電体マスク層を形成する工程が、
    前記半導体基体の表面に形成されたマスク用誘電体層の
    上にパターン化されたレジスト膜を形成し、そのパター
    ン化されたレジスト膜を用いて前記マスク用誘電体層を
    エッチングすることによって実行される請求項1〜3の
    いずれかに記載の光半導体装置の製造方法。
  5. 【請求項5】 前記半導体基体としてInP基板が使用
    され、前記誘電体マスク層として酸化シリコン層または
    窒化シリコン層が使用される請求項1〜3のいずれかに
    記載の光半導体装置の製造方法。
  6. 【請求項6】 前記誘電体マスク層のストライプ状の開
    口の幅が約2μm以下である請求項1〜3のいずれかに
    記載の光半導体装置の製造方法。
JP10175925A 1998-06-23 1998-06-23 光半導体装置の製造方法 Pending JP2000012963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10175925A JP2000012963A (ja) 1998-06-23 1998-06-23 光半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10175925A JP2000012963A (ja) 1998-06-23 1998-06-23 光半導体装置の製造方法
US09/337,537 US6204078B1 (en) 1998-06-23 1999-06-22 Method of fabricating photonic semiconductor device using selective MOVPE

Publications (1)

Publication Number Publication Date
JP2000012963A true JP2000012963A (ja) 2000-01-14

Family

ID=16004659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10175925A Pending JP2000012963A (ja) 1998-06-23 1998-06-23 光半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6204078B1 (ja)
JP (1) JP2000012963A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102797223A (zh) * 2012-08-22 2012-11-28 中铁十九局集团第七工程有限公司 海塘区客运专线膺架法现浇道岔连续梁施工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044566A (ja) * 1999-07-28 2001-02-16 Nec Corp 半導体レーザおよびその製造方法
JP2002359437A (ja) * 2001-03-29 2002-12-13 Toshiba Electronic Engineering Corp 光半導体素子および光半導体素子の製造方法
JP3804485B2 (ja) * 2001-08-02 2006-08-02 ソニー株式会社 半導体レーザー素子の製造方法
JP4492093B2 (ja) * 2003-10-27 2010-06-30 ソニー株式会社 半導体発光装置とその製造方法
US9991677B2 (en) * 2014-05-13 2018-06-05 California Institute Of Technology Index-coupled distributed-feedback semiconductor quantum cascade lasers fabricated without epitaxial regrowth
JP2018518053A (ja) 2015-06-05 2018-07-05 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ,アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 損失を低減するための低フィルファクタのトップコンタクトを有するインターバンドカスケードレーザ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139503A (en) 1985-12-13 1987-06-23 Nec Corp Production of diffraction grating
JPS62278508A (en) 1986-05-27 1987-12-03 Nec Corp Manufacture of diffraction grating
JPS62293686A (en) 1986-06-12 1987-12-21 Fujikura Ltd Semiconductor laser
JP2513186B2 (ja) 1986-07-28 1996-07-03 ソニー株式会社 分布帰還型半導体レ―ザの製造方法
JP2814906B2 (ja) 1993-01-07 1998-10-27 日本電気株式会社 光半導体素子およびその製造方法
JPH07118570B2 (ja) * 1993-02-01 1995-12-18 日本電気株式会社 面発光素子およびその製造方法
JPH07101674B2 (ja) 1993-03-17 1995-11-01 日本電気株式会社 光半導体素子の製造方法
JPH0738204A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体光デバイス及びその製造方法
JPH07176827A (ja) * 1993-08-20 1995-07-14 Mitsubishi Electric Corp 変調器付半導体レーザ装置の製造方法
JP2669335B2 (ja) 1993-12-20 1997-10-27 日本電気株式会社 半導体光源及びその製造方法
JP2655498B2 (ja) 1994-11-28 1997-09-17 日本電気株式会社 半導体レーザアレイの製造方法
JPH09186391A (ja) 1995-12-28 1997-07-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JPH1075009A (ja) 1996-08-30 1998-03-17 Nec Corp 光半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102797223A (zh) * 2012-08-22 2012-11-28 中铁十九局集团第七工程有限公司 海塘区客运专线膺架法现浇道岔连续梁施工方法

Also Published As

Publication number Publication date
US6204078B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JP4643794B2 (ja) 半導体発光素子
EP0836255B1 (en) Laser diode array and fabrication method thereof
US5436195A (en) Method of fabricating an integrated semiconductor light modulator and laser
JP3225942B2 (ja) 半導体光素子、その製造方法及び半導体光学装置
JPH0653619A (ja) 化合物半導体装置及びその製造方法
JP2937751B2 (ja) 光半導体装置の製造方法
JP2536390B2 (ja) 半導体レ―ザおよびその製造方法
JP2924852B2 (ja) 光半導体装置及びその製造方法
JP2001156391A (ja) 光半導体装置およびその製造方法
JP2000012963A (ja) 光半導体装置の製造方法
JP3450169B2 (ja) 分布帰還型半導体レーザ
US5469459A (en) Laser diode element with excellent intermodulation distortion characteristic
JP2900824B2 (ja) 光半導体装置の製造方法
US6084901A (en) Semiconductor laser device
JP2882335B2 (ja) 光半導体装置およびその製造方法
JP4615184B2 (ja) 分布帰還型半導体レーザ素子
US6228671B1 (en) Process for production of semiconductor laser grating
JP2950302B2 (ja) 半導体レーザ
JP2001044566A (ja) 半導体レーザおよびその製造方法
JP2894186B2 (ja) 光半導体装置
JPH10242577A (ja) 半導体レーザおよびその製造方法
JP3264179B2 (ja) 半導体発光装置およびその製造方法
JP4804618B2 (ja) 半導体レーザ
JP3159914B2 (ja) 選択成長導波型光制御素子およびその製造方法
JPH0770789B2 (ja) 分布帰還型半導体レーザおよびその製造方法