JP2534168Y2 - Dc/dcコンバータ装置 - Google Patents

Dc/dcコンバータ装置

Info

Publication number
JP2534168Y2
JP2534168Y2 JP11165690U JP11165690U JP2534168Y2 JP 2534168 Y2 JP2534168 Y2 JP 2534168Y2 JP 11165690 U JP11165690 U JP 11165690U JP 11165690 U JP11165690 U JP 11165690U JP 2534168 Y2 JP2534168 Y2 JP 2534168Y2
Authority
JP
Japan
Prior art keywords
output
output voltage
converter
error amplifier
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11165690U
Other languages
English (en)
Other versions
JPH0468484U (ja
Inventor
孝典 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11165690U priority Critical patent/JP2534168Y2/ja
Publication of JPH0468484U publication Critical patent/JPH0468484U/ja
Application granted granted Critical
Publication of JP2534168Y2 publication Critical patent/JP2534168Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はDC/DCコンバータ装置に関し、特に出力電流
のバランスが可能なピーク電流制御形のDC/DCコンバー
タ装置に関する。
〔従来の技術〕
従来、この種の電流制御形DC/DCコンバータ装置は第
3図に表すように構成されていた。同図において、入力
端子1と出力端子3との間にはコンバータ2が接続さ
れ、さらに入力端子1とコンバータ2との間には、コン
バータ2の入力電流に比例した電圧を発生する入力電流
検出回路4が接続されている。この入力電流検出回路4
の出力端はPWMコンパレータ7の一方の入力端に接続さ
れている。PWMコンバータ7の他方の入力端には出力電
圧誤差増幅器8の出力端が接続されている。PWMコンパ
レータ7は入力電流検出回路4の出力電圧と出力電圧誤
差増幅器8の出力電圧とを入力とし、入力電流検出回路
4の出力電圧が出力電圧誤差増幅器8の出力電圧よりも
大きな場合にはローレベル、その逆の場合にはハイレベ
ルの信号を出力するものである。出力電圧誤差増幅器8
の負側入力端にはコンバータ2の出力端が接続されると
ともに、正側入力端には基準電圧源9の正側端子が接続
されている。この出力電圧誤差増幅器8はコンバータ2
の出力電圧と基準電圧との差分を増幅して出力するもの
である。基準電圧源9の負側端子は出力端子3に接続さ
れている。PWMコンパレータ7の出力端は駆動回路6の
一方の入力端に接続されている。駆動回路6の他方の入
力端には、発振回路5から出力された一定周期のクロッ
ク信号が入力されるようになっている。駆動回路6は発
振回路5から入力したクロック信号に同期してPWMコン
パレータ7の出力に基づく駆動信号をコンバータ2へ出
力するようになっている。出力電流バランス用誤差増幅
器10は、本コンバータ装置内部の出力電圧誤差増幅器8
の出力Vcを入力とする負側入力端子10aと、他のコンバ
ータ装置の出力電圧誤差増幅器の出力V′cを入力とす
る1つの入力端子10bとを有し、その出力端子10cは出力
電圧誤差増幅器8の出力制御端子8aに接続されており、
Vc>V′cの場合には出力電圧誤差増幅器8の出力制御
端子8aへ制御信号を送り、出力電圧誤差増幅器8の出力
Vcを下げるように動作する。したがって、常にVc=V′
cとなり、Vc、V′cによってそれぞれのコンバータ装置
の出力電流が制御されるため、2つのコンバータ装置の
出力電流は常に等しくなる。
このDC/DCコンバータ装置におけるPWM制御(パルス幅
制御)は、発振器5のクロック信号により一定周期でタ
ーンオンし、PWMコンパレータ7の出力が反転すること
によりターンオフすることによって行われる。PWMコン
パレータ7の出力反転は、入力電流検出回路4の出力電
圧が出力電圧誤差増幅器8の出力電圧より高くなった時
に発生するため、本コンバータ装置は入力電流のピーク
値、すなわち出力電流を制御してPWM制御を行うように
なっている。
〔考案が解決しようとする課題〕
上述のように従来の電流制御形DC/DCコンバータ装置
は、2つのコンバータ装置を並列運転させた場合に出力
電流をバランスさせるための出力電流バランス用誤差増
幅器10を有している。
しかしながら、この従来の電流制御形DC/DCコンバー
タ装置は、出力電流バランス用誤差増幅器10には外部コ
ンバータ装置からの出力を入力するための入力端子10b
は1つしか設けられていないため、2つのコンバータ装
置の並列運転しかできないという問題があった。
本考案はかかる問題点に鑑みてなされたもので、その
目的は、任意の台数の装置の並列運転を行うことができ
るDC/DCコンバータ装置を提供することにある。
〔課題を解決するための手段〕
本考案のDC/DCコンバータ装置は、コンバータと、こ
のコンバータの入力電流に比例した電圧を発生する入力
電流検出回路と、一定周期でクロック信号を出力する発
振回路と、前記コンバータの出力電圧と基準電圧との差
分を増幅して出力する出力電圧誤差増幅器と、前記入力
電流検出回路の出力電圧と前記出力電圧誤差増幅器の出
力電圧とを入力とするPWMコンパレータと、前記発振回
路から出力されたクロック信号と前記PWMコンパレータ
の出力電圧とを入力とし、前記コンバータへ駆動信号を
出力する駆動回路と、前記出力電圧誤差増幅器の出力電
圧を入力とする第1の入力端子と外部からの入力電圧を
入力とする2つの第2の入力端子とを有し、前記出力電
圧誤差増幅器へ出力電流バランス動作用の制御信号を出
力する出力電流バランス用誤差増幅器とを備えている。
本考案のDC/DCコンバータ装置によれば、出力電流バ
ランス用誤差増幅器に外部コンバータ装置からの出力電
圧を入力するための入力端子を2つ設けるようにしたの
で、3台の装置の出力電流のバランスをとることがで
き、これにより3台の装置の並列運転ができる。
特に、出力電流バランス用誤差増幅器に第1の入力端
子に接続された外部出力端子を設け、その組合せを工夫
することにより、任意の台数の装置の並列運転が可能と
なる。
〔実施例〕
以下、本考案の実施例について図面を参照して説明す
る。
第1図は本考案の一実施例に係るDC/DCコンバータ装
置の回路構成を表すものである。ここで、第3図と同一
構成部分については同一符号を付してその説明を省略す
る。
本実施例においては、出力電流バランス用誤差増幅器
10は本コンバータ装置内部の出力電圧誤差増幅器8の出
力電圧Vcを入力とする第1の入力端子としての負側入力
端子10aと、他の2つのコンバータ装置の出力電圧誤差
増幅器からの出力電圧V′c1(IN1)、V′c2(IN2)を
入力するための第2の入力端子としての2つの正側入力
端子10b1、10b2を有している。この出力電流バランス用
誤差増幅器10の出力端子10cは出力電圧誤差増幅器8の
出力制御端子8aに接続されている。また、この出力電流
バランス用誤差増幅器10の負側入力端子10aには、出力
電圧誤差増幅器8の出力電圧Vc(OUT)を外部のコンバ
ータ装置へ出力するための外部出力端子10dが接続され
ている。
すなわち、本実施例のコンバータ装置においては、出
力電流バランス用誤差増幅器10は、出力電圧誤差増幅器
8の出力電圧Vcが外部装置の出力電圧V′c1とV′c2
の高い方の電圧よりも高い場合には、出力制御端子8aに
対してVcを下げるように制御信号を出力する。このよう
な動作を3台のコンバータ装置が相互に行うことによ
り、Vc,V′c1,V′c2のバランスがとれ、その結果3つの
コンバータ装置の出力電流のバランスがよくなり、並列
運転を行うことができる。
このように本実施例のコンバータ装置では、3台の装
置の並列運転を行うことができるが、さらにその組合せ
を工夫することにより任意の台数の装置の並列運転を行
うことができる。
第2図に5台のコンバータ装置21〜25を用いて並列運
転させる場合の構成例を示す。すなわち、コンバータ装
置21の外部出力端子10dは他のコンバータ装置22、23の
各正側入力端子10b1に接続され、コンバータ装置22の外
部出力端子10dはコンバータ装置21、24の各正側入力端
子10b1に接続されている。また、コンバータ装置23の外
部出力端子10dはコンバータ装置21の正側入力端子10b2
に接続されるとともにコンバータ装置25の正側入力端子
10b1に接続されている。コンバータ装置24の外部出力端
子10dはコンバータ装置23、25の各正側入力端子10b2
接続されている。コンバータ装置25の外部出力端子10d
はコンバータ装置23、24の各正側入力端子10b2に接続さ
れている。
このような構成により、各コンバータ装置21〜25はそ
れぞれ他の2台のコンバータ装置との間で相互に出力電
流のパランスをとることができ、結果的に5台のコンバ
ータ装置21〜25相互で出力電流のバランスをとることが
できる。したがって、5台のコンバータ装置21〜25の並
列運転が可能となる。
なお、上記実施例においては5台のコンバータ装置を
用いて並列運転を行う場合の例について説明したが、本
考案はこれに限定するものではなく、その組合せを工夫
することにより任意の台数のコンバータ装置の出力電流
のバランスをとり、並列運転を行うことができる。
〔考案の効果〕
以上説明したように本考案のDC/DCコンバータ装置に
よれば、出力電流バランス用誤差増幅器に他のコンバー
タ装置からの出力電圧を入力とする出力電流バランス用
入力端子を2つ設けるようにしたので、3台の装置の出
力電流のバランスをとることができるとともに、その組
合せを工夫することにより任意の台数の出力電流のバラ
ンスをとり、並列運転を行うことが可能となる。
【図面の簡単な説明】
第1図は本考案の一実施例に係るDC/DCコンバータ装置
の回路構成図、第2図は本考案のコンバータ装置を用い
て並列運転を行う場合の構成例を示す図、第3図は従来
のDC/DCコンバータ装置の回路構成図である。 1……入力端子、2……コンバータ、3……出力端子、
4……入力電流検出回路、5……発振回路、6……駆動
回路、7……PWMコンパレータ、8……出力電圧誤差増
幅器、8a……出力制御端子、9……基準電圧、10……出
力電流バランス用誤差増幅器、10a……負側入力端子、1
0b……負側入力端子。

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】コンバータと、 このコンバータの入力電流に比例した電圧を発生する入
    力電流検出回路と、 一定周期でクロック信号を出力する発振回路と 前記コンバータの出力電圧と基準電圧との差分を増幅し
    て出力する出力電圧誤差増幅器と、 前記入力電流検出回路の出力電圧と前記出力電圧誤差増
    幅器の出力電圧とを入力とするPWMコンパレータと、 前記発振回路から出力されたクロック信号と前記PWMコ
    ンパレータの出力電圧とを入力とし、前記コンバータへ
    駆動信号を出力する駆動回路と 前記出力電圧誤差増幅器の出力電圧を入力とする第1の
    入力端子と外部からの入力電圧を入力とする2つの第2
    の入力端子とを有し、前記出力電圧誤差増幅器へ出力電
    流バランス動作用の制御信号を出力する出力電流バラン
    ス用誤差増幅器 とを具備したことを特徴とするDC/DCコンバータ装置。
  2. 【請求項2】前記出力電流バランス用誤差増幅器は、さ
    らに第1の入力端子に接続された外部出力端子を有して
    なる請求項1記載のDC/DCコンバータ装置。
JP11165690U 1990-10-26 1990-10-26 Dc/dcコンバータ装置 Expired - Lifetime JP2534168Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11165690U JP2534168Y2 (ja) 1990-10-26 1990-10-26 Dc/dcコンバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11165690U JP2534168Y2 (ja) 1990-10-26 1990-10-26 Dc/dcコンバータ装置

Publications (2)

Publication Number Publication Date
JPH0468484U JPH0468484U (ja) 1992-06-17
JP2534168Y2 true JP2534168Y2 (ja) 1997-04-30

Family

ID=31859126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11165690U Expired - Lifetime JP2534168Y2 (ja) 1990-10-26 1990-10-26 Dc/dcコンバータ装置

Country Status (1)

Country Link
JP (1) JP2534168Y2 (ja)

Also Published As

Publication number Publication date
JPH0468484U (ja) 1992-06-17

Similar Documents

Publication Publication Date Title
JP2534168Y2 (ja) Dc/dcコンバータ装置
US10566940B2 (en) Sensing circuit, corresponding amplifier, apparatus and method
JP4242800B2 (ja) センサ回路
EP0377978B1 (en) A PLL control apparatus
JPS62231499A (ja) サンプルホ−ルド回路
JP3125525B2 (ja) フィルタ回路
JP2993532B2 (ja) ホイートストンブリッジ型ロードセルの励振回路
JPH01128621A (ja) チャージポンプ回路
JPH0147928B2 (ja)
JPH02194710A (ja) 電圧増幅回路
SU1469544A1 (ru) Усилитель мощности
JPH01318424A (ja) 三角波発生回路
JPS6323683B2 (ja)
SU1054867A1 (ru) Умножитель частоты
JPH0746074Y2 (ja) ブリツジ回路のスイツチング素子保護回路
JPH0944583A (ja) 除算回路
JPS62230107A (ja) プログラマブルゲインコントロ−ルアンプ
JPS6345918A (ja) 基準電圧回路
JPH01318179A (ja) 乗算器
JPH02301879A (ja) 加算器
JPH06188738A (ja) D/a変換器
JPH0476243B2 (ja)
JPH011084A (ja) 加算回路
JPH02193075A (ja) 電圧比較器
JPH02135579A (ja) 絶対値回路