JP2529685B2 - 装置の製造方法 - Google Patents

装置の製造方法

Info

Publication number
JP2529685B2
JP2529685B2 JP62095478A JP9547887A JP2529685B2 JP 2529685 B2 JP2529685 B2 JP 2529685B2 JP 62095478 A JP62095478 A JP 62095478A JP 9547887 A JP9547887 A JP 9547887A JP 2529685 B2 JP2529685 B2 JP 2529685B2
Authority
JP
Japan
Prior art keywords
polyamide
layer
adhesive
silicon nitride
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62095478A
Other languages
English (en)
Other versions
JPS62254431A (ja
Inventor
ヨハネス・ヤコブス・ポンイェー
ウイルヘルムス・フランシスクス・マリー・ホーツェン
フレデリクス・ヨハネス・トウスラヘル
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPS62254431A publication Critical patent/JPS62254431A/ja
Application granted granted Critical
Publication of JP2529685B2 publication Critical patent/JP2529685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 この発明は、装置の少なくとも一つの表面を窒化ケイ
素の第1層及びポリイミドの第2層で被覆し、該2層の
界面に接着剤を用いた装置の製造方法に関する。
この発明に従う方法は、例えば、半導体装置の製造に
用いられる。
一般に、装置、特に半導体装置は、望ましくない環境
の影響から保護しなければならない。この目的のため
に、例えば、窒化ケイ素層がその疎水性のゆえに使用さ
れる。また、半導体装置を放射に対して、特にアルファ
放射に対して保護するようにこれらをポリイミド層で覆
うことも知られている。ジャーナル・オブ・ジ・エレク
トロケミカル・ソサエティ(J.Electrochem.Soc.)第13
2巻、(11)、2700〜2705頁(1985年)所載の、アール
・ジー・ナレチャニア(R.G.Narechania)らによる論文
「ポリイミド・アドヒージョン」(Polyimide Adhesio
n)において、窒化ケイ素で被覆された表面に対するポ
リイミドの接着を3−アミノプロピル−トリエトキシシ
ランを用いて改良する方法が記載される。この接着剤の
作用機構は、エイチ・ジー・リンデ(H.G.Linde)によ
りジャーナル・オブ・ポリマー・サイエンス、ポリマー
・ケミストリー・エディション(J.Polymer Sci.,Polym
er Chem.Ed.)、第20巻、1031〜1041頁(1982年)に述
べられる。この機構によれば、接着剤のアミノ基がポリ
イミドの遊離のカルボキシル基と反応する。
半導体装置表面上の接触パッドとの電気接続をするこ
とが好ましい場合には、感光性ポリアミドを用いてその
中にパターンの形で開口をエッチングし、その後でポリ
アミドをポリイミドに転化しうるようにするのが有効で
ある。この目的に好適なポリアミドは、遊離のカルボキ
シル基を何ら含有しないが、例えば、アクリル酸エステ
ル基を含有し、後者の基が放射の影響下に3次元重合体
網目の形成をもたらすことができ、その結果、ポリアミ
ドの被照射部が不溶性になる。このような感光性ポリア
ミドに対しては、一般にグリシドキシプロピルトリメト
キシシランが接着剤として用いられる。これは、グリシ
ドキシ基がアクリル酸エステル基と反応しうることが知
られているからである。しかし、この発明に導いた実験
において、感光性ポリアミドの窒化ケイ素への接着は、
グリシドキシプロピルトリメトキシシランを接着剤とし
て使用した場合、不満足であることが確認された。不満
足な接着の結果は、ポリアミドの現像中にアンダーカッ
トが起こり、その結果として得られたパターンの鮮明度
が許容し得ないほど悪いことである。
この発明の目的は、ポリアミド層中に容易に画成され
る開口をエッチングすることができ、その後でポリアミ
ドをポリイミドに転化するように、窒化ケイ素層上に容
易に接着するポリアミド層を設けることができる、装
置、例えば、半導体装置の被覆方法を提供することであ
る。
この発明に従えば、この目的は、窒化ケイ素層を基板
上に設け親水性にした後、第一級アミノ基を有するトリ
アルコキシシラン化合物である接着剤を窒化ケイ素層上
に塗布し、次いで感光性ポリアミド層を設け、電気接続
用接触パッドに到達できるようにパターンで該ポリアミ
ド層中に開口をエッチングし、その後ポリアミドをポリ
イミドに転化することを特徴とする冒頭に述べた方法に
よって達成される。
トリアルコキシシラン化合物中のアルコキシ基は、小
さい、好ましくは枝分れのないアルキル基、例えば、メ
チル基又はエチル基を含むのが好ましい。接着剤を塗布
する場合、トリアルコキシシラン化合物が加水分解さ
れ、アルコキシ基が分裂され、窒化ケイ素表面とのSi−
O−Si結合が形成される。遊離のカルボキシル基が感光
性ポリアミド中には存在しないので、接着剤の感光性ポ
リアミドへの接着は、通常のように遊離のカルボキシル
基によっては起こり得ない。この発明に従う方法が基づ
く、考えられる機構は、ポリアミドのアクリル酸エステ
ル基の不飽和結合に対する接着剤のアミノ基のマイクル
付加である。
接着剤が第一級アミノ基に加えて少なくとも1個の第
二級アミノ基を有する場合は、接着剤とポリアミドとの
間の接着が相当に強化される。この改良に対して提案さ
れた機構は、次の通りである。シラン化合物の分子鎖中
のSi−O基からある距離にあるアミノ基は、該Si−O基
との、又はシラン化合物が結合した表面との引き合い相
互作用によりある程度動きを止められることが可能であ
る。環構造が形成され、アミノ基は、ポリアミドとの接
着に利用できない。アミノ基とSi−O基との間の距離が
小さくて環形成が起こらない場合は、地方でアミノ基の
移動度が小さく、ポリアミドとの結合の可能性も小さ
い。1個以上の第二級アミノ基を有するシラン化合物を
選択すれば、これによりSi−O基が遮へいされるという
現象が起こる。第一級アミノ基は、ポリアミドの適当な
基との化学結合に対して自由な状態で残る。1個より多
い第一級アミノ基を有するシラン化合物を用いること
は、原理上可能であるが、このような化合物の入手が容
易でないことが注目される。
この発明に従う方法の好適例において、接着剤は、N
−(2−アミノエチル)−3−アミノプロピルトリアル
コキシシランであり、アルコキシ基は、メトキシ基及び
エトキシ基よりなる群の中から選ばれた基である。
この発明に従う方法の適当な例において、窒化ケイ素
層は、オゾン及び紫外線照射による処理によって親水性
にされる。
次に、この発明を例によって図面を参照していっそう
詳細に説明する。
実施例1 第1図は、電気接続のための接触パッド2を有する半
導体装置1を示す。半導体装置1は、窒化ケイ素層3で
覆われ、該層は、例えば、化学蒸着法によって設けられ
た。窒化ケイ素層3の表面は、紫外線/オゾンで5分間
処理することにより親水性にする。
次いで、半導体装置1を3−アミノプロピル−トリメ
トキシシラン(次式I) の1重量%トルエン溶液中に100℃で1時間置くことに
より接着剤を塗布する。接着剤は、第1図の層6として
示す。この図面は、比例して示してはいない。層6は、
約1分子の厚さに過ぎない。
次いで、ポリアミド溶液を20秒間680r.p.mの速度で表
面上にスピニングすることにより65nmの厚さで感光性ポ
リアミド層4を設ける。感光性ポリアミドを60℃で6時
間乾燥する。使用ポリアミドは、式(II)に示す構造式 に従う、約10000の数平均分子量を有する化合物であ
り、粘度が2.35Pa.sであるような濃度の、N−メチル−
2−ピロリドンとシクロペンタノンとの1:1混合物中の
溶液から与えられる。感光性開始剤2,2−ジメトキシ−
2−フェニル−アセトフェノンを溶液にポリアミド量の
2重量%の量で加える。
ポリアミド層4を、例えば、無電極水銀ランプによっ
て300〜400nmの波長を有する紫外線にマスク(図示せ
ず)を介して8分間露光させる。ポリアミド層の非露光
部をシクロペンタノンによって溶解し、下にある接触パ
ッド2との電気接続をつくるに適する開口5をポリアミ
ド層4中に形成する。この目的のためには、窒化ケイ素
を部分的に除去、所要に応じて適当なエッチング処理に
よって除去することができる。
次式は、接着剤の作用の基づく、提案された反応機構
を示す。
R1は、Si−O−Si結合を介して窒化ケイ素表面に結合す
るシラン分子の分子基(molecular radical)を示し、R
2は、ポリアミド分子の分子基を示す。ポリアミドは、
5時間300℃までの温度での熱処理によりポリイミドに
転化される。
実施例2 実施例1で述べた方法であるが、この場合は、N−
(2−アミノエチル)−3−アミノプロピル−トリメト
キシシラン(次式III) を接着剤として用いる方法を行った。
実施例3 半導体装置をN−(2−アミノエチル)−3−アミノ
プロピル−トリメトキシシランの1重量%水溶液中に2
分間入れ、次いで水ですすぐことにより接着剤を塗布し
たほかは、実施例2で述べたような方法を行った。
続いて、半導体装置を125℃の温度で30分間貯蔵する
ことにより更に改良しうるが、この段階は、厳密には必
要でない。
実施例4 半導体装置をN−(2−アミノメチル)−3−アミノ
プロピル−トリメトキシシランの蒸気中に約100Paの圧
力で1時間置くことにより接着剤を塗布したほかは、実
施例2で述べたように方法を行った。
上記例に従う方法、特に実施例2〜4に従う方法によ
って得られる半導体装置は、窒化ケイ素層とポリアミド
層との間の特に良好な接着を特徴とし、その結果として
ポリアミド層中での開口のエッチング中アンダーカット
が起こらず、開口の良好なパターン鮮明度が得られた。
【図面の簡単な説明】
第1図は、この発明に従う方法により製造する装置の断
面線図である。 1……半導体装置、2……接触パッド 3……窒化ケイ素層、4……感光性ポリアミド層 5……開口、6……接着剤層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレデリクス・ヨハネス・トウスラヘル オランダ国5621 ベーアー アインドー フェン フルーネバウツウェッハ1 (56)参考文献 特開 昭59−232424(JP,A) 特公 昭58−37690(JP,B2) 米国特許4330569(US.A) JOURNAL OF THE EL ECTROCHEMICAL SOCI ETY,VOL.132,no.11,No vember 1985 PP.2700−2705

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】装置の少なくとも一つの表面を窒化ケイ素
    の第1層及びポリイミドの第2層で被覆し、該2層の界
    面に接着剤を用いた装置を製造するに当り、窒化ケイ素
    層を基板上に設け親水性にした後、第一級アミノ基を有
    するトリアルコキシシラン化合物である接着剤を窒化ケ
    イ素層上に塗布し、次いで感光性ポリアミド層を設け、
    電気接続用接触パッドに到達できるようにパターンで該
    ポリアミド層中に開口をエッチングし、その後ポリアミ
    ドをポリイミドに転化することを特徴とする装置の製造
    方法。
  2. 【請求項2】接着剤が更に少なくとも1個の第二級アミ
    ノ基を有する特許請求の範囲第1項記載の方法。
  3. 【請求項3】接着剤がN−(2−アミノエチル)−3−
    アミノプロピルトリアルコキシシランであり、アルコキ
    シ基がメトキシ基及びエトキシ基より成る群の中から選
    ばれた基である特許請求の範囲第2項記載の方法。
  4. 【請求項4】窒化ケイ素層をオゾン及び紫外線照射によ
    る処理によって親水性にする特許請求の範囲第1項記載
    の方法。
JP62095478A 1986-04-23 1987-04-20 装置の製造方法 Expired - Fee Related JP2529685B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8601041 1986-04-23
NL8601041A NL8601041A (nl) 1986-04-23 1986-04-23 Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd met de werkwijze.

Publications (2)

Publication Number Publication Date
JPS62254431A JPS62254431A (ja) 1987-11-06
JP2529685B2 true JP2529685B2 (ja) 1996-08-28

Family

ID=19847925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62095478A Expired - Fee Related JP2529685B2 (ja) 1986-04-23 1987-04-20 装置の製造方法

Country Status (4)

Country Link
EP (1) EP0251347B1 (ja)
JP (1) JP2529685B2 (ja)
DE (1) DE3777466D1 (ja)
NL (1) NL8601041A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000043439A1 (fr) * 1999-01-21 2000-07-27 Asahi Kasei Kabushiki Kaisha Ester d'acide polyamique
US6350397B1 (en) 1999-03-10 2002-02-26 Aspen Research Corporation Optical member with layer having a coating geometry and composition that enhance cleaning properties
JP2001284499A (ja) * 2000-03-09 2001-10-12 Lucent Technol Inc 半導体デバイスとその製造方法
US20040150096A1 (en) 2003-02-03 2004-08-05 International Business Machines Corporation Capping coating for 3D integration applications
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP5920353B2 (ja) * 2011-09-27 2016-05-18 日立化成株式会社 窒化ホウ素物粒子、エポキシ樹脂組成物、半硬化樹脂組成物、硬化樹脂組成物、樹脂シート、発熱性電子部品及び窒化ホウ素粒子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541624C2 (de) * 1975-09-18 1982-09-16 Ibm Deutschland Gmbh, 7000 Stuttgart Wässrige Ätzlösung und Verfahren zum Ätzen von Polymerfilmen oder Folien auf Polyimidbasis
US4330569A (en) * 1979-05-25 1982-05-18 Ncr Corporation Method for conditioning nitride surface
US4329419A (en) * 1980-09-03 1982-05-11 E. I. Du Pont De Nemours And Company Polymeric heat resistant photopolymerizable composition for semiconductors and capacitors
NL8203980A (nl) * 1982-10-15 1984-05-01 Philips Nv Werkwijze voor de fotolithografische behandeling van een substraat.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOURNALOFTHEELECTROCHEMICALSOCIETY,VOL.132,no.11,November1985PP.2700−2705
米国特許4330569(US.A)

Also Published As

Publication number Publication date
EP0251347A1 (en) 1988-01-07
DE3777466D1 (de) 1992-04-23
NL8601041A (nl) 1987-11-16
JPS62254431A (ja) 1987-11-06
EP0251347B1 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
JP3743519B2 (ja) シリコン−酸化物薄層の製造方法
US8524441B2 (en) Silicon-based antireflective coating compositions
KR100253893B1 (ko) 마이크로전자공학 응용분야용 비아민 감광제 접착 촉진제
US6387598B2 (en) Pattern forming material and pattern forming method
KR20160147652A (ko) 습식-박리성 실리콘-함유 반사방지제
JP2004530288A (ja) 半導体パッケージおよびその調製方法
KR100379651B1 (ko) 반도체장치의제조방법
JP2529685B2 (ja) 装置の製造方法
JP2010032996A (ja) シリカ系塗膜のパターニング方法および該方法から得られるシリカ系塗膜
NL8203980A (nl) Werkwijze voor de fotolithografische behandeling van een substraat.
JPH10310872A (ja) シリカ系厚膜被膜形成方法
JPH1160733A (ja) 重合体、レジスト樹脂組成物、及びそれらを用いたパターン形成方法
JP5761890B2 (ja) シリカ系塗膜形成用塗布液の調製方法
US5600151A (en) Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
US6190837B1 (en) Method for forming photoresist film pattern
JPH1160734A (ja) 重合体、レジスト樹脂組成物、及びそれらを用いたパターン形成方法
JP2641644B2 (ja) 多層レジスト法用積層材料の製造方法
JP3504125B2 (ja) ジメチルフッ化ケイ素をホトレジスト密着用材料として使用する方法およびホトレジスト膜の成膜方法
JPH0544020B2 (ja)
JPH09102458A (ja) パターン形成方法及び表面処理剤
JP2008107409A (ja) 感光性組成物、これを用いたパターン膜の製造方法及び半導体素子
JP2705646B2 (ja) 微細パターン形成方法
JPS6347263B2 (ja)
JPH05182904A (ja) パターン形成方法
JPH0799271A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees