JP2521770B2 - プリント基板のパタ−ン配線方法 - Google Patents
プリント基板のパタ−ン配線方法Info
- Publication number
- JP2521770B2 JP2521770B2 JP62204835A JP20483587A JP2521770B2 JP 2521770 B2 JP2521770 B2 JP 2521770B2 JP 62204835 A JP62204835 A JP 62204835A JP 20483587 A JP20483587 A JP 20483587A JP 2521770 B2 JP2521770 B2 JP 2521770B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- printed circuit
- circuit board
- layer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 プリント基板のパターン配線方法に関し、 同じ層上で配線交差が可能になるようにして、プリン
ト基板の小数層化、ビアホール数の低減を図ることを目
的とし、 与えられた設計情報にしたがってプログラムによりプ
リント基板の配線パターンを作成する配線システムにお
けるプリント基板のパターン配線方法において、 上記配線システムにクロス配線プログラムとビア発生
プログラムとを設け、 プリント基板の表面層に、交差が予定される複数の配
線が形成される場合、上記クロス配線プログラムによ
り、該複数の配線間の交差位置に配線交差用コネクタ部
品の取付けランドを形成させ、 また交差が予定される複数の配線がプリント基板の中
間層あるいは下層に形成されている場合には、上記クロ
ス配線プログラムにより、該複数の配線間の交差位置に
対応する表面層の位置に配線交差用コネクタ部品の取付
けランドを形成されるとともに、上記ビア発生プログラ
ムにより、該取付けランドと上記交差が予定される複数
の配線が形成されている中間層あるいは下層との間にビ
アホールを発生するよう構成する。
ト基板の小数層化、ビアホール数の低減を図ることを目
的とし、 与えられた設計情報にしたがってプログラムによりプ
リント基板の配線パターンを作成する配線システムにお
けるプリント基板のパターン配線方法において、 上記配線システムにクロス配線プログラムとビア発生
プログラムとを設け、 プリント基板の表面層に、交差が予定される複数の配
線が形成される場合、上記クロス配線プログラムによ
り、該複数の配線間の交差位置に配線交差用コネクタ部
品の取付けランドを形成させ、 また交差が予定される複数の配線がプリント基板の中
間層あるいは下層に形成されている場合には、上記クロ
ス配線プログラムにより、該複数の配線間の交差位置に
対応する表面層の位置に配線交差用コネクタ部品の取付
けランドを形成されるとともに、上記ビア発生プログラ
ムにより、該取付けランドと上記交差が予定される複数
の配線が形成されている中間層あるいは下層との間にビ
アホールを発生するよう構成する。
本発明は、プリント基板のパターン配線方法、特に配
線交差部の処理方法に関する。
線交差部の処理方法に関する。
プリント基板は、周知のように電子装置に多用されて
いる。そして搭載する部品が多数になりまた集積回路の
ような高密度部品になると、該基板上の配線は相当に輻
輳してくる。またプリント回路の特徴として配線の交差
は認められず、このため可成り迂遠な配線になることも
ある。しかし迂遠な配線は、寄生容量やインダクタン
ス、信号の伝搬遅延時間などの関係で好ましいものでは
なく、また配線はどうしても交差させざるを得ない場合
もあり、そこで多層プリント基板を用いて配線交差を認
める、上層配線と下層配線との間の接続はスルーホール
（ビア）で処理する、という方法が採られる。多数の高
密度部品の搭載で配線が輻輳してくると、２層、４層は
おろか、何10層という多層プリント基板も使用される。
いる。そして搭載する部品が多数になりまた集積回路の
ような高密度部品になると、該基板上の配線は相当に輻
輳してくる。またプリント回路の特徴として配線の交差
は認められず、このため可成り迂遠な配線になることも
ある。しかし迂遠な配線は、寄生容量やインダクタン
ス、信号の伝搬遅延時間などの関係で好ましいものでは
なく、また配線はどうしても交差させざるを得ない場合
もあり、そこで多層プリント基板を用いて配線交差を認
める、上層配線と下層配線との間の接続はスルーホール
（ビア）で処理する、という方法が採られる。多数の高
密度部品の搭載で配線が輻輳してくると、２層、４層は
おろか、何10層という多層プリント基板も使用される。
第３図はプリント基板作成工程を示す流れ図である。
設計情報に従って配線システムがプリント基板上の配線
パターンを決定し、このとき各層上の配線相互を結ぶ配
線であるビアの情報（位置、径など）が発生する。配線
システムが出力する配線パターンその他の製造情報は部
品組立て情報、AW（アートワーク；配線パターン）情
報、ドリル（ビア）情報に区分され、磁気テープなどに
格納され、これを用いてプリント基板の作成（配線、ビ
アホール形成）、組立て作業が行なわれ、製品となる。
設計情報に従って配線システムがプリント基板上の配線
パターンを決定し、このとき各層上の配線相互を結ぶ配
線であるビアの情報（位置、径など）が発生する。配線
システムが出力する配線パターンその他の製造情報は部
品組立て情報、AW（アートワーク；配線パターン）情
報、ドリル（ビア）情報に区分され、磁気テープなどに
格納され、これを用いてプリント基板の作成（配線、ビ
アホール形成）、組立て作業が行なわれ、製品となる。
このように、従来の配線法はなるべく配線交差が発生
しないようにし、交差部発生が避けられない時は多層基
板を用い、層間接続はビアで対処し、という方法をとっ
ている。
しないようにし、交差部発生が避けられない時は多層基
板を用い、層間接続はビアで対処し、という方法をとっ
ている。
しかしプリント基板は層数が多くなる程高価であり、
電子装置のコスト低減のためには可及的に少ない層数の
プリント基板を使用することが望まれる。
電子装置のコスト低減のためには可及的に少ない層数の
プリント基板を使用することが望まれる。
また多層化すると層間接続のためにビア（via）が必
要であるが、ビアの発生位置はプリント基板によって制
限があり、配線プログラムへの制約条件となっている。
従ってビアは少ない。従ってなるべく同層、少数層配線
で済ませることが望まれる。
要であるが、ビアの発生位置はプリント基板によって制
限があり、配線プログラムへの制約条件となっている。
従ってビアは少ない。従ってなるべく同層、少数層配線
で済ませることが望まれる。
本発明は、同じ層上で配線交差が可能になるようにし
て、プリント基板の少数層化、ビアホール数の低減を図
ることを目的とするものである。
て、プリント基板の少数層化、ビアホール数の低減を図
ることを目的とするものである。
上記目的を達成するため、本発明は、与えられた設計
情報にしたがってプログラムによりプリント基板の配線
パターンを作成する配線システムにおけるプリント基板
のパターン配線方法において、 上記配線システムにクロス配線プログラムとビア発生
プログラムとを設け、 プリント基板の表面層に、交差が予定される複数の配
線が形成される場合、上記クロス配線プログラムによ
り、該複数の配線間の交差位置に配線交差用コネクタ部
品の取付けランドを形成させ、 また交差が予定される複数の配線がプリント基板の中
間層あるいは下層に形成されている場合には、上記クロ
ス配線プログラムにより、該複数の配線間の交差位置に
対応する表面層の位置に配線交差用コネクタ部品の取付
けランドを形成されるとともに、上記ビア発生プログラ
ムにより、該取付けランドと上記交差が予定される複数
の配線が形成されている中間層あるいは下層との間にビ
アホールを発生させるように構成される。
情報にしたがってプログラムによりプリント基板の配線
パターンを作成する配線システムにおけるプリント基板
のパターン配線方法において、 上記配線システムにクロス配線プログラムとビア発生
プログラムとを設け、 プリント基板の表面層に、交差が予定される複数の配
線が形成される場合、上記クロス配線プログラムによ
り、該複数の配線間の交差位置に配線交差用コネクタ部
品の取付けランドを形成させ、 また交差が予定される複数の配線がプリント基板の中
間層あるいは下層に形成されている場合には、上記クロ
ス配線プログラムにより、該複数の配線間の交差位置に
対応する表面層の位置に配線交差用コネクタ部品の取付
けランドを形成されるとともに、上記ビア発生プログラ
ムにより、該取付けランドと上記交差が予定される複数
の配線が形成されている中間層あるいは下層との間にビ
アホールを発生させるように構成される。
即ち、コネクタ部品の使用で同一層上の配線間の交差
が可能になれば、２層基板を使用していたものを１層基
板で済ませ、４層基板を使用していたものを３層、２層
場合によっては１層基板で済ませることができ、大幅な
コスト低減が可能になる。
が可能になれば、２層基板を使用していたものを１層基
板で済ませ、４層基板を使用していたものを３層、２層
場合によっては１層基板で済ませることができ、大幅な
コスト低減が可能になる。
コネクタ部品はチップコンデンサ又はチップ抵抗など
と同じ扱いでよく、その取付部（交差部）に取付け用の
ランドを形成しておくだけでよく、処理が簡単である。
と同じ扱いでよく、その取付部（交差部）に取付け用の
ランドを形成しておくだけでよく、処理が簡単である。
第１図に本発明の実施例を示す。30はプリント基盤の
１層（表面層）で、l1、l2、l3はこの層に形成された配
線、28は他層との接続用のビアである。10はコネクタ部
品で、第１図（ｂ）に示すように導体層12,14とこれら
を結合させかつ電気的に絶縁する絶縁層16からなる。配
線交差部にはこのコネクタ部品取付け用のランド20,22
……を形成しておく。従って、このランドへコネクタ部
品10をのせ、半田付けすることにより、配線l2上を、該
配線とは絶縁されて配線l2を跨がらせることができ、こ
うして同一層上での配線交差が可能になる。
１層（表面層）で、l1、l2、l3はこの層に形成された配
線、28は他層との接続用のビアである。10はコネクタ部
品で、第１図（ｂ）に示すように導体層12,14とこれら
を結合させかつ電気的に絶縁する絶縁層16からなる。配
線交差部にはこのコネクタ部品取付け用のランド20,22
……を形成しておく。従って、このランドへコネクタ部
品10をのせ、半田付けすることにより、配線l2上を、該
配線とは絶縁されて配線l2を跨がらせることができ、こ
うして同一層上での配線交差が可能になる。
第１図（ａ）（ｂ）のコネクタ部品10の下側導体12は
配線l1で済ませて省略し、従ってコネクタ部品10を絶縁
層16と導体層14のみで構成もしてよい。
配線l1で済ませて省略し、従ってコネクタ部品10を絶縁
層16と導体層14のみで構成もしてよい。
第１図（ｃ）は３重に交差する場合に対するコネクタ
部品である。これも最下層の導体12は除いて絶縁層だけ
にしてもよく、形状はＸ型、＊型などにしてもよい。
部品である。これも最下層の導体12は除いて絶縁層だけ
にしてもよく、形状はＸ型、＊型などにしてもよい。
コネクタ部品10の取付け位置は単層又は多層プリント
基板の表面層である。表面層以下での中間層又は下層で
配線交差をさせたいときは、該交差部上の表面層にコネ
クタ部品取付けランドを形成し、当該中間層又は下層配
線と該ランドとはスルーホールにより接続すればよい。
基板の表面層である。表面層以下での中間層又は下層で
配線交差をさせたいときは、該交差部上の表面層にコネ
クタ部品取付けランドを形成し、当該中間層又は下層配
線と該ランドとはスルーホールにより接続すればよい。
第２図に本発明方法を取入れたプリント基板作成工程
を示す。これは第３図と対応するものであり、異なる所
はクロス配線部はコネクタ部品取付け位置とし（ランド
形成し）、組立て作業で該位置にコネクタ部品が取付け
られる点である。配線システムにはビア発生プログラム
およびクロス配線プログラムを用意し、コネクタ部品取
付けのための製造データを生成させる。
を示す。これは第３図と対応するものであり、異なる所
はクロス配線部はコネクタ部品取付け位置とし（ランド
形成し）、組立て作業で該位置にコネクタ部品が取付け
られる点である。配線システムにはビア発生プログラム
およびクロス配線プログラムを用意し、コネクタ部品取
付けのための製造データを生成させる。
以上説明したように本発明によれば、同層での配線交
差が可能になるのでプリント基板の層数およびビアホー
ル数を低減でき、製品価格の低価格化に寄与することが
できる。
差が可能になるのでプリント基板の層数およびビアホー
ル数を低減でき、製品価格の低価格化に寄与することが
できる。
第１図は本発明の配線方法の説明図、 第２図は本発明のプリント基板作成工程の説明図、 第３図は従来のプリント基板作成工程の説明図である。 第１図で30はプリント基板の表面層、l1,l2は配線、10
はコネクタ部品、12,14はその導体層、16は絶縁層であ
る。
はコネクタ部品、12,14はその導体層、16は絶縁層であ
る。
Claims (1)
- 【請求項１】与えられた設計情報にしたがってプログラ
ムによりプリント基板の配線パターンを作成する配線シ
ステムにおけるプリント基板のパターン配線方法におい
て、 上記配線システムにクロス配線プログラムとビア発生プ
ログラムとを設け、 プリント基板の表面層に、交差が予定される複数の配線
が形成される場合、上記クロス配線プログラムにより、
該複数の配線間の交差位置に配線交差用コネクタ部品の
取付けランドを形成させ、 また交差が予定される複数の配線がプリント基板の中間
層あるいは下層に形成されている場合には、上記クロス
配線プログラムにより、該複数の配線間の交差位置に対
応する表面層の位置に配線交差用コネクタ部品の取付け
ランドを形成されるとともに、上記ビア発生プログラム
により、該取付けランドと上記交差が予定される複数の
配線が形成されている中間層あるいは下層との間にビア
ホールを発生させることを特徴とするプリント基板のパ
ターン配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62204835A JP2521770B2 (ja) | 1987-08-18 | 1987-08-18 | プリント基板のパタ−ン配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62204835A JP2521770B2 (ja) | 1987-08-18 | 1987-08-18 | プリント基板のパタ−ン配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6447096A JPS6447096A (en) | 1989-02-21 |
| JP2521770B2 true JP2521770B2 (ja) | 1996-08-07 |
Family
ID=16497174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62204835A Expired - Fee Related JP2521770B2 (ja) | 1987-08-18 | 1987-08-18 | プリント基板のパタ−ン配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521770B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016785A (en) * | 1998-10-01 | 2000-01-25 | Caterpillar Inc. | Pre-combustion chamber assembly and method |
| US6019081A (en) * | 1998-10-01 | 2000-02-01 | Caterpillar Inc. | Cooled pre-combustion chamber assembly |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761864U (ja) * | 1980-09-27 | 1982-04-13 | ||
| JPS6010406B2 (ja) * | 1982-04-12 | 1985-03-16 | アルプス電気株式会社 | ジヤンパ−チツプの製造方法 |
-
1987
- 1987-08-18 JP JP62204835A patent/JP2521770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6447096A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7168957B2 (en) | Via providing multiple electrically conductive paths | |
| JPS62136098A (ja) | 高密度配線基板 | |
| CN1349258A (zh) | 有机芯片载体的高密度设计 | |
| JP2521770B2 (ja) | プリント基板のパタ−ン配線方法 | |
| US4791238A (en) | High-density wired circuit board using insulated wires | |
| US5496971A (en) | Circuit arrangement for multilayer printed circuit board | |
| JPH05152702A (ja) | プリント配線板 | |
| JPH09312478A (ja) | 多層配線基板 | |
| JPH0215699A (ja) | 多層印刷配線板 | |
| DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JPS5814626Y2 (ja) | 多層プリント板 | |
| JPH0645761A (ja) | 短絡回路形成装置 | |
| WO2003049183A2 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| JPH0191487A (ja) | プリント配線板 | |
| JPS634694A (ja) | 多層プリント基板 | |
| JP2000286512A (ja) | プリント基板 | |
| JPS6232637B2 (ja) | ||
| JPH0324790A (ja) | ビア用チップおよびプリント基板のパターン配線方法 | |
| JPH0143876Y2 (ja) | ||
| JPS6369258A (ja) | 多層配線基板 | |
| JPS5814077B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH0477874A (ja) | 樹脂多層配線板の配線パターン設計法 | |
| JPS60113995A (ja) | 多層プリント配線基板 | |
| JPH0548273A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |