JP2521530Y2 - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JP2521530Y2 JP2521530Y2 JP1989144071U JP14407189U JP2521530Y2 JP 2521530 Y2 JP2521530 Y2 JP 2521530Y2 JP 1989144071 U JP1989144071 U JP 1989144071U JP 14407189 U JP14407189 U JP 14407189U JP 2521530 Y2 JP2521530 Y2 JP 2521530Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate body
- semiconductor
- printed
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【考案の詳細な説明】 〔概要〕 配線パターンが形成されたプリント基板上に半導体素
子を実装してなる半導体モジュールに関し、半導体素子
とプリント板とを半田付けすることなく、容易に組み立
てることができ、かつ高密度な実装が可能な半導体モジ
ュールの提供を目的とし、少なくとも一対の対向壁を有
する基板本体と、パッケージの対向辺に複数のリードを
備えた半導体素子とを有し、前記半導体素子は、各辺の
リードを基板本体の対向壁に形成された配線パターンに
圧接させることにより基板本体内の所定位置に保持され
るように構成する。
子を実装してなる半導体モジュールに関し、半導体素子
とプリント板とを半田付けすることなく、容易に組み立
てることができ、かつ高密度な実装が可能な半導体モジ
ュールの提供を目的とし、少なくとも一対の対向壁を有
する基板本体と、パッケージの対向辺に複数のリードを
備えた半導体素子とを有し、前記半導体素子は、各辺の
リードを基板本体の対向壁に形成された配線パターンに
圧接させることにより基板本体内の所定位置に保持され
るように構成する。
本考案は、配線パターンが形成されたプリント板上に
半導体素子を実装してなる半導体モジュールに関するも
のである。
半導体素子を実装してなる半導体モジュールに関するも
のである。
半導体モジュールに半導体素子を実装する組み立て作業
においては、プリント板上のフットパターンやスルーホ
ールに半導体素子のリードを半田付けして組み立てられ
るが、半導体素子やプリント板が半田付け時の加熱によ
って破損しないように、半導体素子やプリント板には耐
熱性が要求される。また、半田付けには多数の工程が必
要となるため、工程を簡略化して製造効率を上げること
が難しい。
においては、プリント板上のフットパターンやスルーホ
ールに半導体素子のリードを半田付けして組み立てられ
るが、半導体素子やプリント板が半田付け時の加熱によ
って破損しないように、半導体素子やプリント板には耐
熱性が要求される。また、半田付けには多数の工程が必
要となるため、工程を簡略化して製造効率を上げること
が難しい。
このような状況のもとで、半田付けによることなくプ
リント板上に半導体素子を接続し、半導体素子の実装を
容易にし、かつ安価に製造することのできる半導体モジ
ュールが望まれている。
リント板上に半導体素子を接続し、半導体素子の実装を
容易にし、かつ安価に製造することのできる半導体モジ
ュールが望まれている。
従来の半導体モジュールは、メモリ素子等の半導体素
子のリードを配線基板に形成されたフットパターンやス
ルーホールに半田付けによって固定して形成されてい
る。
子のリードを配線基板に形成されたフットパターンやス
ルーホールに半田付けによって固定して形成されてい
る。
しかし、従来の半導体モジュールでは、配線基板と半
導体素子とを半田付けによって接続してなるため、その
製造工程において、半田ペーストの供給、リフロー、洗
浄といった多くの工程が必要であり、生産効率を高める
ことが難しく、また半田付け時には半導体素子や配線基
板が高温に加熱されるため、半導体素子や配線基板を耐
熱性を有する材料で形成して、加熱によって破損しない
ようにする必要があり、コスト高となる。さらに、半導
体素子は基板上に２次元的に配置されるため、半導体素
子のパッケージ面積も含めた広い実装面積が必要であ
り、基板が大型化するという欠点があった。
導体素子とを半田付けによって接続してなるため、その
製造工程において、半田ペーストの供給、リフロー、洗
浄といった多くの工程が必要であり、生産効率を高める
ことが難しく、また半田付け時には半導体素子や配線基
板が高温に加熱されるため、半導体素子や配線基板を耐
熱性を有する材料で形成して、加熱によって破損しない
ようにする必要があり、コスト高となる。さらに、半導
体素子は基板上に２次元的に配置されるため、半導体素
子のパッケージ面積も含めた広い実装面積が必要であ
り、基板が大型化するという欠点があった。
本考案は、以上の欠点を解消すべくなされたものであ
って、半導体素子を基板上に半田付けすることなく接続
して、安価かつ容易に製造でき、さらに高密度な実装が
可能な半導体モジュールの提供を目的とする。
って、半導体素子を基板上に半田付けすることなく接続
して、安価かつ容易に製造でき、さらに高密度な実装が
可能な半導体モジュールの提供を目的とする。
本考案を実施例に対応する第１図ないし第３図に基づ
いて説明すると、基板本体１は、配線パターン11のプリ
ントされた一対のプリント板12、12を平行に対向させて
形成される。そして、各プリント板12には、搭載される
半導体素子２のリード21を接続するように、リード21に
対応したパッド13が設けられている。そして、半導体素
子２はリード21を両側に突出してなり、半導体モジュー
ルは前記基板本体１の対向するプリント板12、12間に前
記半導体素子２の両側に突出したリード21が圧接状にな
るように、この半導体素子２を基板本体１に圧入して形
成される。
いて説明すると、基板本体１は、配線パターン11のプリ
ントされた一対のプリント板12、12を平行に対向させて
形成される。そして、各プリント板12には、搭載される
半導体素子２のリード21を接続するように、リード21に
対応したパッド13が設けられている。そして、半導体素
子２はリード21を両側に突出してなり、半導体モジュー
ルは前記基板本体１の対向するプリント板12、12間に前
記半導体素子２の両側に突出したリード21が圧接状にな
るように、この半導体素子２を基板本体１に圧入して形
成される。
上記構成に基づき、本考案においては、基板本体１に
半導体素子２を圧入することにより、半導体素子２のリ
ード21を半田付けすることなく、圧接状にプリント板12
のパッド13に接続することができる。
半導体素子２を圧入することにより、半導体素子２のリ
ード21を半田付けすることなく、圧接状にプリント板12
のパッド13に接続することができる。
したがって、従来のように、半導体素子や基板本体は
高温に加熱されることがないため、耐熱性をあまり考慮
することなく安価な素材にて形成することができ、ま
た、その接続も基板本体へ圧入する工程だけですむた
め、安価かつ容易に形成することができ、さらに対向す
るプリント板間に半導体素子を実装するため、基板本体
と半導体素子が３次元的に接続されて、高密度で小型な
半導体モジュールを提供することが可能となる。
高温に加熱されることがないため、耐熱性をあまり考慮
することなく安価な素材にて形成することができ、ま
た、その接続も基板本体へ圧入する工程だけですむた
め、安価かつ容易に形成することができ、さらに対向す
るプリント板間に半導体素子を実装するため、基板本体
と半導体素子が３次元的に接続されて、高密度で小型な
半導体モジュールを提供することが可能となる。
以下、本考案の望ましい実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
第１図ないし第３図に示すように、半導体モジュール
Ａはプリント板12を平行に対向して組み立ててなる基板
本体１内に半導体素子２を圧入して構成される。
Ａはプリント板12を平行に対向して組み立ててなる基板
本体１内に半導体素子２を圧入して構成される。
基板本体１は、配線パターン13を片面または両面にプ
リントして形成した二枚のプリント板12、12を平行に対
向させ、プリント板12の両側に一体成型された側板14、
14とによって筒状に形成されるもので、モールド樹脂の
射出成型時にフレキシブル基板を一体成型してなるモル
ードプリント板等で構成される。そして、筒状体を構成
するプリント板12、12あるいは側板14、14のいずれか一
つの面には、基板本体１をマザーボード等に接続するた
めの外部リード15が設けられている。また、側板14には
半導体モジュールの加熱を防止するように放熱のための
開口16が設けられている。
リントして形成した二枚のプリント板12、12を平行に対
向させ、プリント板12の両側に一体成型された側板14、
14とによって筒状に形成されるもので、モールド樹脂の
射出成型時にフレキシブル基板を一体成型してなるモル
ードプリント板等で構成される。そして、筒状体を構成
するプリント板12、12あるいは側板14、14のいずれか一
つの面には、基板本体１をマザーボード等に接続するた
めの外部リード15が設けられている。また、側板14には
半導体モジュールの加熱を防止するように放熱のための
開口16が設けられている。
プリント板12は、第３図に示すように、配線パターン
11とともにパッド13が形成されている。パッド13は、接
続される半導体素子２のリード21に対応する間隔で二枚
のプリント板12、12において互いに対向するように同位
置に配置されている。
11とともにパッド13が形成されている。パッド13は、接
続される半導体素子２のリード21に対応する間隔で二枚
のプリント板12、12において互いに対向するように同位
置に配置されている。
半導体素子２はパッケージ22の両側にリード21を突出
して形成されている。このリード21はパッケージ22の側
方において湾曲状の接続部211を形成し、弾性変形によ
って基板本体１のプリント板12、12間に圧入されたと
き、パッド13に圧接されるように、その間隔Ｗがプリン
ト板12、12間の間隔よりも若干大きくなるように突出し
ている。そして、半導体素子２を基板本体１のプリント
板12、12間にリード21が圧接するように、弾性変形させ
ながら、パッド13の形成された位置まで押し込むことに
よって、半導体素子２が基板本体に接続される。また、
本実施例においては基板本体１を筒状のモールドプリン
ト板により形成したが、プリント板12と側板14とを固定
具によって組み立てて形成するこもできる。
して形成されている。このリード21はパッケージ22の側
方において湾曲状の接続部211を形成し、弾性変形によ
って基板本体１のプリント板12、12間に圧入されたと
き、パッド13に圧接されるように、その間隔Ｗがプリン
ト板12、12間の間隔よりも若干大きくなるように突出し
ている。そして、半導体素子２を基板本体１のプリント
板12、12間にリード21が圧接するように、弾性変形させ
ながら、パッド13の形成された位置まで押し込むことに
よって、半導体素子２が基板本体に接続される。また、
本実施例においては基板本体１を筒状のモールドプリン
ト板により形成したが、プリント板12と側板14とを固定
具によって組み立てて形成するこもできる。
第４図は本考案の他の実施例を示すもので、基板本体
10が、平板状のプリント板120、120をスペーサー140を
介して、その四隅をビス締めすることによって構成され
るものである。半導体素子２は前記実施例同様、予めプ
リント板120、120を対向状に組み立ててなる基板本体10
に圧入して実装される他、実装する複数個の半導体素子
２、２、…のパッケージ22、22、…を治具（図示せず）
に仮固定して、一定間隔で立設しておき、両側からプリ
ント板120、120で挟み込んでビス150で締め付けて圧接
状態に固定した後、治具を取り去って組み立てることに
より、複数個の半導体素子２、２、…を同時に実装する
ことができる。なお、このような平板状のプリント板12
0を用いる際には、第５図に示すように半導体素子２の
位置決めをするため、プリント板120上にパッケージ22
をガイドするガイドブロック160を接着等によって設け
ておくことにより、半導体素子２をパッド13上に正しく
位置決めすることができる。
10が、平板状のプリント板120、120をスペーサー140を
介して、その四隅をビス締めすることによって構成され
るものである。半導体素子２は前記実施例同様、予めプ
リント板120、120を対向状に組み立ててなる基板本体10
に圧入して実装される他、実装する複数個の半導体素子
２、２、…のパッケージ22、22、…を治具（図示せず）
に仮固定して、一定間隔で立設しておき、両側からプリ
ント板120、120で挟み込んでビス150で締め付けて圧接
状態に固定した後、治具を取り去って組み立てることに
より、複数個の半導体素子２、２、…を同時に実装する
ことができる。なお、このような平板状のプリント板12
0を用いる際には、第５図に示すように半導体素子２の
位置決めをするため、プリント板120上にパッケージ22
をガイドするガイドブロック160を接着等によって設け
ておくことにより、半導体素子２をパッド13上に正しく
位置決めすることができる。
第６図は、本考案のさらに他の実施例を示すものであ
り、第１図ないし第３図において説明した第一実施例と
同様の筒状のモールドプリント板によって構成されるも
のであるが、筒状の基板本体20はプリント板202に半導
体素子２をガイドするガイド溝203が形成されている。
ガイド溝203内にはパッド13が設けられており、半導体
素子２をこのガイド溝203にそって挿入することによっ
て、リード21がパッド13に接続され、半導体素子２の装
着をより容易に行うことができる。
り、第１図ないし第３図において説明した第一実施例と
同様の筒状のモールドプリント板によって構成されるも
のであるが、筒状の基板本体20はプリント板202に半導
体素子２をガイドするガイド溝203が形成されている。
ガイド溝203内にはパッド13が設けられており、半導体
素子２をこのガイド溝203にそって挿入することによっ
て、リード21がパッド13に接続され、半導体素子２の装
着をより容易に行うことができる。
以上の説明から明らかなように、本考案による半導体
モジュールによれば、半導体素子を基板本体に半田付け
することなく、基板本体に圧入するだけで接続状態に実
装して形成されるため、その製造時において半導体素子
の実装作業が簡略化され、製造効率を高めることができ
るとともに、半田リフロー時の加熱処理が必要なくなる
ため、半導体素子や基板本体を耐熱性とする必要がなく
なり、高価な耐熱素材を用いることなくコストを低減す
ることができる。また、半導体素子の交換が容易であ
り、メインテナンス性に優れているという効果を有して
いる。
モジュールによれば、半導体素子を基板本体に半田付け
することなく、基板本体に圧入するだけで接続状態に実
装して形成されるため、その製造時において半導体素子
の実装作業が簡略化され、製造効率を高めることができ
るとともに、半田リフロー時の加熱処理が必要なくなる
ため、半導体素子や基板本体を耐熱性とする必要がなく
なり、高価な耐熱素材を用いることなくコストを低減す
ることができる。また、半導体素子の交換が容易であ
り、メインテナンス性に優れているという効果を有して
いる。
さらに、半導体素子を平面的に配置せずに、二枚のプ
リント板間に立設して配置した立体的な構造であるた
め、半導体素子の実装密度を高めて基板本体を小型にす
ることができ、省スペース化を図ることができる。
リント板間に立設して配置した立体的な構造であるた
め、半導体素子の実装密度を高めて基板本体を小型にす
ることができ、省スペース化を図ることができる。
第１図は本考案の実施例を示す断面図、 第２図は本考案の実施例を示す斜視図 第３図は基板本体を示す断面図、 第４図は本考案の他の実施例を示す斜視図、 第５図は半導体素子の位置決めを示す説明図、 第６図は本考案のさらに他の実施例を示す斜視図であ
る。 図において、 １は基板本体、11は配線パターン、12はプリント板、13
はパッド、２は半導体素子、21はリードである。
る。 図において、 １は基板本体、11は配線パターン、12はプリント板、13
はパッド、２は半導体素子、21はリードである。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 城月 恒雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 須磨 達美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 河野 恭一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 実開 昭62−4144（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】少なくとも一対の対向壁を有する基板本体
と、 パッケージの対向辺に複数のリードを備えた半導体素子
とを有し、前記半導体素子は、各辺のリードを基板本体
の対向壁に形成された配線パターンに圧接させることに
より基板本体内の所定位置に保持される半導体モジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989144071U JP2521530Y2 (ja) | 1989-12-15 | 1989-12-15 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989144071U JP2521530Y2 (ja) | 1989-12-15 | 1989-12-15 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383956U JPH0383956U (ja) | 1991-08-26 |
| JP2521530Y2 true JP2521530Y2 (ja) | 1996-12-25 |
Family
ID=31690808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989144071U Expired - Fee Related JP2521530Y2 (ja) | 1989-12-15 | 1989-12-15 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521530Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4875860B2 (ja) * | 2005-06-30 | 2012-02-15 | 株式会社アシックス | 靴の中敷、靴、及び靴下 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624144U (ja) * | 1985-06-24 | 1987-01-12 |
-
1989
- 1989-12-15 JP JP1989144071U patent/JP2521530Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0383956U (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0926939B1 (en) | Electronic circuit apparatus and method for assembling the same | |
| US5015191A (en) | Flat IC chip connector | |
| US5468996A (en) | Electronic package assembly and connector for use therewith | |
| US20020149095A1 (en) | Stacked semiconductor device assembly with microelectronic spring contacts | |
| KR100437246B1 (ko) | 전자조립체의 히트 싱크 클립 | |
| JPH0371745B2 (ja) | ||
| JP2521530Y2 (ja) | 半導体モジュール | |
| JPH05291467A (ja) | リードフレームおよび半導体装置 | |
| JPH06111869A (ja) | 表面実装用端子 | |
| JP2588502B2 (ja) | サーモモジュール | |
| JPH0219971Y2 (ja) | ||
| JPH0396266A (ja) | 半導体集積回路モジュール | |
| JP2503911B2 (ja) | プリント配線板 | |
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JPH09283674A (ja) | 発熱素子の固定構造 | |
| JPS6242548Y2 (ja) | ||
| JP2502578Y2 (ja) | 電力用半導体モジュ―ル | |
| JPH0644125Y2 (ja) | プリント基板の端子接続構造 | |
| JPH0447905Y2 (ja) | ||
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH0356078Y2 (ja) | ||
| JPH0747915Y2 (ja) | 電子部品実装構造体 | |
| JPH0424857B2 (ja) | ||
| JPS63152195A (ja) | 回路基板 | |
| KR970005128Y1 (ko) | 표면실장형 메모리 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |