JP2520756B2 - 非対称フインを有するｅｐｒｏｍメモリセルのテ―ブルクロス型マトリックス - Google Patents

非対称フインを有するｅｐｒｏｍメモリセルのテ―ブルクロス型マトリックス

Info

Publication number
JP2520756B2
JP2520756B2 JP2060155A JP6015590A JP2520756B2 JP 2520756 B2 JP2520756 B2 JP 2520756B2 JP 2060155 A JP2060155 A JP 2060155A JP 6015590 A JP6015590 A JP 6015590A JP 2520756 B2 JP2520756 B2 JP 2520756B2
Authority
JP
Japan
Prior art keywords
region
floating gate
matrix
lines
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2060155A
Other languages
English (en)
Other versions
JPH02292861A (ja
Inventor
マッツァリ ステファーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Original Assignee
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA filed Critical ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Publication of JPH02292861A publication Critical patent/JPH02292861A/ja
Application granted granted Critical
Publication of JP2520756B2 publication Critical patent/JP2520756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 本発明は非対称フインを有するEPROMメモリセルのテ
ーブルクロス型マトリックスに関する。
EPROMセルを有するメモリの分野における基本的問題
の１つはセル密度であり、可能な限り空間をうまく利用
しかつ特性を改善しながらメモリセルをぎっしり詰め込
むことが重要である。この理由から研究はこれらの問題
を克服する新しい構造の探究に向けられている。
これらの新しい構造の１つは“テーブルクロス型”マ
トリックスと呼ばれるものであり、それは平行かつ互い
違いになった２グループのソース線と１グループのドレ
イン線とが互いに平行な制御ゲート線と垂直に交差した
構造になっており、一方遊離ゲート領域は該制御ゲート
線の下部で該ソースおよびドレイン線の間に挟み込まれ
た構造になっている。
この構成は、本願出願人の出願にかかわる1984年11月
７日付イタリア特許出願第23479A/84号に記述されてお
り、高水準の小型化とセル密度の達成を可能にしてい
る。
この構造の主な欠点の一つは各セルの制御ゲートと浮
遊ゲートとの間の容量性結合が弱い点である。
事実上、両ゲート間の結合領域が浮遊ゲートと基板と
の間のそれと実質的に等しいので、その容量比が標準的
EPROMセルのそれより小さくなり、それ故セルの書込み
特性がより劣化する。このような訳でメモリはいわゆる
“ドレイン ターンオン”に非常に敏感になり、比選択
セルのソフト消去効果を引起すという実際上の影響をも
たらす。
この構造の改善が、本願出願人の出願にかかわる1988
年７月29日付イタリア特許出願第21560A/88号において
開示されている。この構造ではフィールド酸化膜の島が
マトリックス帯中に付与されており、これは両ゲート間
の容量性結合の改善を可能にするが、一方では構成が非
常に複雑になり得られる集積度が低下するという反面を
もたらす。
最後に、これも本願出願人の出願にかかわる1988年12
月５日付イタリア特許出願第22848A/88号においてテー
ブルクロス型マトリックス構造の一変形例が開示されて
いる。この出願では、制御ゲート線により形成されたフ
ィールド酸化膜領域が与えられており、また浮遊ゲート
および制御ゲートはフィールド酸化膜上に重ね合された
対称形フインを有する構造である。この構造では制御ゲ
ートは細い横方向フインでのみ下層と接触しており、中
央帯での接触はマトリックス製造工程中に含まれる平坦
化段階で残された酸化物層によって妨げられている。こ
のようにして両ゲート間の接触領域は極端に小さく、も
しそれを全く阻止しないならば、接触は一層悪くなる。
本発明の目的は特別な製造技術を要することなく改善
された容量比を提供しかつ著しい高密度化を可能にする
テーブルクロス型EPROMメモリセルのマトリックスを完
成することにある。
本発明によれば、この目的は一つの半導体基板、該基
板上の平行かつ互い違いになったソース線およびドレイ
ン線、該ソース線およびドレイン線の間の碁盤じまパタ
ーン中に挟み込まれた浮遊ゲート領域、中間誘電体上に
重ね合された状態でかつ該浮遊ゲート領域と整合された
該ソース線およびドレイン線に垂直で平行な複数制御ゲ
ート線、そして該基板上に形成された広いフィールド酸
化膜領域からなり、該各浮遊ゲート領域は該フィールド
酸化膜領域の一つの上に広い接触面で重ね合された単一
の横方向フインを有することを特徴とするものである。
この方法では各制御ゲートはその下部にある浮遊ゲー
トとその横方向フインの広い表面部で接触している。こ
のことは２つのゲート間の電気的接触を改善し、容量比
を増大せしめ、かようにしてセルの特性を改善する。
基板と接触する浮遊ゲート部分では挟み込まれた平坦
化酸化物層により、制御ゲートの重ね合された部分は大
幅に減少するので、その効果は無視できる。
本発明の特徴と作用効果は、以下の図面により非限定
実施例として開示された幾つかの可能な構造例に関する
以下の詳細な記述から一層明らかとなるであろう。
メモリマトリックスは平行なソース線２およびドレイ
ン線３（第１図および第２図）が形成された基板１で構
成される。絶縁システム５が添加剤の方法で基板中に拡
散される。後程明らかにされるように、この絶縁システ
ムは残留拡散電流を避けるために該基板１と接触する酸
化膜のある領域のみに拡散される。フィールド酸化膜の
広い領域が基板１上に成長され、ソース線２およびドレ
イン線３の間に挟み込まれる。浮遊ゲート領域６は該ソ
ース線２およびドレイン線３の間の碁盤じまパターンに
配置される。第１図および第３図に示されるように、浮
遊ゲート領域６はフィールド酸化膜４に重ね合された非
対称フイン７を有する。誘電体領域８および多結晶シリ
コン障壁領域９は浮遊ゲート領域７の上に配置される。
誘電体領域８および多結晶シリコン領域９は両者ともに
それぞれフイン10および11をもち、これらは下に横たわ
る浮遊ゲート６の対応したフイン７の上に整合してい
る。
平坦化酸化膜領域12は浮遊ゲート６、誘電体領域８お
よび多結晶シリコン領域９により形成された各グループ
の間に堆積される。これらの酸化膜領域は酸化膜自身の
上面13が多結晶９のフイン11の上面14と一致するまで除
去された後、平坦化酸化膜の厚い残留部を構成する。
最後に、多結晶シリコンと呼ばれる制御ゲート線15が
ソース線２およびドレイン線３に垂直にかつ浮遊ゲート
６、誘電体領域８および多結晶シリコン領域９により形
成された各グループと自己整合的に重ね合された状態で
配置される。
このようにして第２図、第３図および第６図において
符号16で示されるようなEPROMセルのマトリックスが得
られる。
既に述べた如く、絶縁システム５はフィールド酸化膜
４または平坦化酸化膜12と基板１との間の接触領域のみ
に存在する。
本発明によるテーブルクロス型マトリックスはまた、
本願出願人の出願にかかわる1988年７月29日付イタリア
特許出願第21560A/88号の中で述べられているメモリマ
トリックス構造にも適用可能である。
この構造において２つのドレイン線３は各ソース線２
と互い違いになり、また酸化膜細条17もソース線および
ドレイン線に平行に存在しており、それらは互いに絶縁
された複数グループのセルにメモリセルマトリックスを
分割する。このような方法でテーブルクロス型メモリマ
トリックスが得られ、その個別セルは慣用の解読法によ
りアクセス可能となる。
【図面の簡単な説明】
第１図は、本発明によるテーブルクロス型マトリックス
の一部の透視断面図である。第２図は、第１図のテーブ
ルクロス型マトリックスの一部分の上からみた平面図で
ある。第３図は、第２図の線III-IIIに沿った、テーブ
ルクロス型マトリックスの上記の一部分を示す断面図で
ある。第４図、第５図および第６図、第７図は、第２図
及び第３図においてそれぞれIV-IV線、V-V線、VI-VI線
およびVII-VII線に沿ったテーブルクロス型マトリック
スの断面を拡大して示す図である。第８図は、本発明に
よるテーブルクロス型マトリックスの他の実施例の一部
を上からみた平面図である。 １……（半導体）基板、２……ソース線、３……ドレイ
ン線、４……フィールド酸化膜、６……浮遊ゲート領
域、７……横方向フイン、８……誘電体層（領域）、９
……多結晶シリコン領域、10,11……フイン。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板（１）、該基板（１）上に平行
    かつ互い違いになったソース線（２）およびドレイン線
    （３）、該ソース線（２）およびドレイン線（３）の間
    のテーブルクロス型パターン中に挟み込まれた浮遊ゲー
    ト領域（６）、中間の誘電体層（８）の上に重ね合され
    かつ該浮遊ゲート領域（６）に対し整合された状態で該
    ソース線（２）およびドレイン線（３）に垂直で互いに
    平行な制御線（15）および該基板（１）の上に形成され
    た広い領域のフィールド酸化膜（４）からなり、該各浮
    遊ゲート領域（６）が該フィールド酸化膜領域（４）の
    １つと広い接触面で重ね合された単一の横方向フイン
    （７）を有することを特徴とするEPROMメモリセルのマ
    トリックス。
  2. 【請求項２】該浮遊ゲート領域（６）と自己整合的に重
    ね合された状態の誘電体領域（８）および多結晶シリコ
    ン領域（９）を含み、該誘電体領域（８）および多結晶
    シリコン領域（９）が下方の浮遊ゲート領域（６）の対
    応するフイン（７）上に重ね合されたそれぞれのフイン
    （10,11）を有することを特徴とする請求項１記載のEPR
    OMメモリセルのマトリックス。
  3. 【請求項３】各ソース線（２）が一対のドレイン線
    （３）と互い違いに構成され、かつ酸化膜細条（17）が
    該ドレイン線（３）の間に挟み込まれていることを特徴
    とする請求項１記載のEPROMメモリセルのマトリック
    ス。
JP2060155A 1989-03-15 1990-03-13 非対称フインを有するｅｐｒｏｍメモリセルのテ―ブルクロス型マトリックス Expired - Fee Related JP2520756B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8919778A IT1228721B (it) 1989-03-15 1989-03-15 Matrice a tovaglia di celle di memoria eprom con aletta asimmetrica.
IT19778A/89 1989-03-15

Publications (2)

Publication Number Publication Date
JPH02292861A JPH02292861A (ja) 1990-12-04
JP2520756B2 true JP2520756B2 (ja) 1996-07-31

Family

ID=11161141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2060155A Expired - Fee Related JP2520756B2 (ja) 1989-03-15 1990-03-13 非対称フインを有するｅｐｒｏｍメモリセルのテ―ブルクロス型マトリックス

Country Status (4)

Country Link
EP (1) EP0387935B1 (ja)
JP (1) JP2520756B2 (ja)
DE (1) DE69014356T2 (ja)
IT (1) IT1228721B (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258466A (en) * 1978-11-02 1981-03-31 Texas Instruments Incorporated High density electrically programmable ROM

Also Published As

Publication number Publication date
EP0387935B1 (en) 1994-11-30
JPH02292861A (ja) 1990-12-04
DE69014356T2 (de) 1995-07-20
IT1228721B (it) 1991-07-03
EP0387935A1 (en) 1990-09-19
IT8919778A0 (it) 1989-03-15
DE69014356D1 (de) 1995-01-12

Similar Documents

Publication Publication Date Title
US4194283A (en) Process for the production of a single transistor memory cell
JP2921653B2 (ja) トレンチ・メモリ構造及びこれの製造方法
JPH0475390A (ja) 半導体記憶装置
JPH01227468A (ja) 半導体記憶装置
JPH0799770B2 (ja) 集積回路セル
JP2824702B2 (ja) 不揮発性分割ゲートｅｐｒｏｍ記憶セル及びこのセルを得るための自己整合フィールド絶縁法
JPH0345550B2 (ja)
JP2696411B2 (ja) Ｅｐｒｏｍ記憶セルのマトリックス構造を製造する方法
JPH077083A (ja) 語線間に部分使い捨て誘電充填材ストリップを用いて超高密度ダイナミック・アクセス・メモリを製造する方法
US5296396A (en) Matrix of EPROM memory cells with a tablecloth structure having an improved capacitative ratio and a process for its manufacture
JP2678674B2 (ja) Ｅｐｒｏｍメモリセル構造
KR930007194B1 (ko) 반도체 장치 및 그 제조방법
US4921815A (en) Method of producing a semiconductor memory device having trench capacitors
JP2520756B2 (ja) 非対称フインを有するｅｐｒｏｍメモリセルのテ―ブルクロス型マトリックス
US6153475A (en) Method for the manufacturing a memory cell configuration
US5196914A (en) Table cloth matrix of EPROM memory cells with an asymmetrical fin
JP2518147B2 (ja) 半導体メモリ装置とその製造方法
JPH0828471B2 (ja) 半導体記憶装置およびその製造方法
US4272774A (en) Self-aligned floating gate memory cell and method of manufacture
JPH0212869A (ja) スタッガー配列のｅｐｒｏｍセルを備えたテーブルクロス形メモリマトリックス
JPH02113570A (ja) 半導体メモリ装置及びその製造方法
JPH02177564A (ja) チェッカ・ボード・パターンを有するｅｐｒｏｍメモリ及びその製造方法
JP7110531B1 (ja) ３ｄ仮想グラウンドメモリおよび３ｄ仮想グラウンドメモリの製造方法
JPS61234067A (ja) 高密度型ｄｒａｍセル
JP2002009183A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees