JP2517452B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2517452B2 JP2517452B2 JP2167625A JP16762590A JP2517452B2 JP 2517452 B2 JP2517452 B2 JP 2517452B2 JP 2167625 A JP2167625 A JP 2167625A JP 16762590 A JP16762590 A JP 16762590A JP 2517452 B2 JP2517452 B2 JP 2517452B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- drain
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置に関するものであり、さらに詳し
く言えば、静電破壊耐圧と駆動電流を調節可能とした出
力回路に関するものである。
く言えば、静電破壊耐圧と駆動電流を調節可能とした出
力回路に関するものである。
（ロ）従来の技術 近年高集積化された半導体集積回路において用いられ
るMOS電界効果トランジスタ（以下トランジスタとい
う）の最小ゲート長は、１μｍ程度以下に微細化されて
おり、このような微細トランジスタの構造は、ホットキ
ャリア耐性を向上させるためにいわゆるLDD（Lightly D
oped Drain）構造またはDDD（Double Difused Drain）
構造が用いられている。
るMOS電界効果トランジスタ（以下トランジスタとい
う）の最小ゲート長は、１μｍ程度以下に微細化されて
おり、このような微細トランジスタの構造は、ホットキ
ャリア耐性を向上させるためにいわゆるLDD（Lightly D
oped Drain）構造またはDDD（Double Difused Drain）
構造が用いられている。
ところでこのようなLDD構造またはDDD構造のトランジ
スタで出力回路等を構成した場合、静電破壊耐圧が著し
く低いという問題があった。
スタで出力回路等を構成した場合、静電破壊耐圧が著し
く低いという問題があった。
本願出願者は上記の問題を解決した半導体集積回路を
提案した。（特願平２−22394号） 以下その実施例を簡単に説明する。
提案した。（特願平２−22394号） 以下その実施例を簡単に説明する。
第５図はオープンドレイン型の出力回路を示す回路図
であり、（１）は出力トランジスタ、（２）は保護用ト
ランジスタ、（３）はゲート制御回路、（４）は出力端
子である。
であり、（１）は出力トランジスタ、（２）は保護用ト
ランジスタ、（３）はゲート制御回路、（４）は出力端
子である。
第６図は前記出力トランジスタ（１）、保護用トラン
ジスタ（２）の構造を示す断面図である。
ジスタ（２）の構造を示す断面図である。
図において（５）はＰ型Si基板、（６）はN-領域、
（７）はN+領域であり、（８）はゲート酸化膜、（９）
はゲート電極である。すなわち出力トランジスタ（１）
のソース・ドレインをN-領域（６）とN+領域（７）から
なるLDD構造とし、一方保護用トランジスタ（２）のソ
ース・ドレインをN+領域（７）からなる構造とすること
を特徴としている。
（７）はN+領域であり、（８）はゲート酸化膜、（９）
はゲート電極である。すなわち出力トランジスタ（１）
のソース・ドレインをN-領域（６）とN+領域（７）から
なるLDD構造とし、一方保護用トランジスタ（２）のソ
ース・ドレインをN+領域（７）からなる構造とすること
を特徴としている。
この出力回路構成によれば、保護トランジスタ（２）
のドレインはN+領域（７）からなるため、N-領域（６）
を有する出力トランジスタ（１）に比べてドレイン耐圧
を低くすることができる。
のドレインはN+領域（７）からなるため、N-領域（６）
を有する出力トランジスタ（１）に比べてドレイン耐圧
を低くすることができる。
これにより、出力端子（４）にサージ電圧が印加され
るとこの保護用トランジスタ（２）にまず電流が流れる
ので出力トランジスタ（１）を保護し静電破壊耐圧を高
めることができる。
るとこの保護用トランジスタ（２）にまず電流が流れる
ので出力トランジスタ（１）を保護し静電破壊耐圧を高
めることができる。
（ハ）発明が解決しようとする課題 ところで、新規に設計された出力回路の静電破壊耐圧
を定量的に予測するのは一般には困難である。したがっ
て試作評価の結果、該出力回路の静電破壊耐圧が十分で
ない場合がある。
を定量的に予測するのは一般には困難である。したがっ
て試作評価の結果、該出力回路の静電破壊耐圧が十分で
ない場合がある。
この場合には保護用トランジスタのサイズを大きくす
るために複数のマスクレイヤーを設計変更する必要があ
り、またこれに伴って複数のフォトマスクを新たに作り
直さなければならない。
るために複数のマスクレイヤーを設計変更する必要があ
り、またこれに伴って複数のフォトマスクを新たに作り
直さなければならない。
このため、集積回路の設計工数とフォトマスクの製造
工程が増加するという問題がある。
工程が増加するという問題がある。
（ニ）課題を解決するための手段 本発明にかかる課題に鑑みてなされたものであり、第
１図乃至第４図Ｂに示す如く、ドレイン（D1）〜（D5）
が出力端子（11）に接続され、ソース（S1）〜（S5）が
接地電位線（VSS）に接続された複数のＮチャンネルト
ランジスタ（Tr1）〜（Tr5）と、 前記Ｎチャンネルトランジスタ（Tr1）〜（Tr5）のゲ
ート（G1）〜（G5）と接地電位線（VSS）の間と該ゲー
ト（G1）〜（G5）とゲート制御信号線（12）との間のい
ずれかにN-領域（20）を設けることによって前記Ｎチャ
ンネルトランジスタ（Tr1）〜（Tr5）を保護用トランジ
スタと出力トランジスタのいずれかに切り換えるための
スイッチング装置とを具備し、 前記切り換えに応じて、前記保護用トランジスタのド
レインがN+領域（14）からなり、前記出力トランジスタ
のドレインがN-領域（15）とN+領域（14）とからなるこ
とによって上記問題点を解決した半導体装置を提供する
ものである。
１図乃至第４図Ｂに示す如く、ドレイン（D1）〜（D5）
が出力端子（11）に接続され、ソース（S1）〜（S5）が
接地電位線（VSS）に接続された複数のＮチャンネルト
ランジスタ（Tr1）〜（Tr5）と、 前記Ｎチャンネルトランジスタ（Tr1）〜（Tr5）のゲ
ート（G1）〜（G5）と接地電位線（VSS）の間と該ゲー
ト（G1）〜（G5）とゲート制御信号線（12）との間のい
ずれかにN-領域（20）を設けることによって前記Ｎチャ
ンネルトランジスタ（Tr1）〜（Tr5）を保護用トランジ
スタと出力トランジスタのいずれかに切り換えるための
スイッチング装置とを具備し、 前記切り換えに応じて、前記保護用トランジスタのド
レインがN+領域（14）からなり、前記出力トランジスタ
のドレインがN-領域（15）とN+領域（14）とからなるこ
とによって上記問題点を解決した半導体装置を提供する
ものである。
（ホ）作用 本発明によれば、前記保護用トランジスタのドレイン
がN+領域（14）からなり、前記出力トランジスタのドレ
インがN-領域（15）とN+領域（14）とからなる。この点
は前述の如く本願発明者の特許出願（特願平2-22394
号）において開示されたものであり、静電破壊耐圧を高
める効果を基本的に有する。
がN+領域（14）からなり、前記出力トランジスタのドレ
インがN-領域（15）とN+領域（14）とからなる。この点
は前述の如く本願発明者の特許出願（特願平2-22394
号）において開示されたものであり、静電破壊耐圧を高
める効果を基本的に有する。
本発明によれば、これに加えてＮチャンネルトランジ
スタ（Tr1）〜（Tr5）を保護用トランジスタと出力トラ
ンジスタのいずれかに切り換えるためのスイッチング装
置（SW1）〜（SW5）を具備している。
スタ（Tr1）〜（Tr5）を保護用トランジスタと出力トラ
ンジスタのいずれかに切り換えるためのスイッチング装
置（SW1）〜（SW5）を具備している。
これにより、静電破壊耐圧が不足している場合には、
前記の切り換えによって保護用トランジスタの数を増や
すことができるので耐圧をさらに高めることができる。
前記の切り換えによって保護用トランジスタの数を増や
すことができるので耐圧をさらに高めることができる。
しかも前記スイッチング装置（SW1）〜（SW5）は、N-
領域（20）をゲート（G1）〜（G5）と接地電位線
（VSS）の間と該ゲート（G1）〜（G5）とゲート制御信
号線（12）との間のいずれかに設けることによりスイッ
チングさせているので、前記切り換えに伴う設計変更
は、N-マスクレイヤーに限られ設計工数およびフォトマ
スク製造工数を削減できる。
領域（20）をゲート（G1）〜（G5）と接地電位線
（VSS）の間と該ゲート（G1）〜（G5）とゲート制御信
号線（12）との間のいずれかに設けることによりスイッ
チングさせているので、前記切り換えに伴う設計変更
は、N-マスクレイヤーに限られ設計工数およびフォトマ
スク製造工数を削減できる。
（ヘ）実施例 次に図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の実施例に係る出力回路を示す回路図
である。図において、（Tr1）〜（Tr5）はＮチャンネル
トランジスタであり、ドレイン（D1）〜（D5）が出力端
子（11）に接続され、ソース（S1）〜（S5）が接地電位
線（VSS）に接続されている。破線円で囲んだ部分（S
W1）〜（SW5）はゲート（G1）〜（G5）を接地電位線（V
SS）とゲート制御信号線（12）のいずれかに接続するた
めのスイッチング装置である。（13）はゲート制御回路
である。
である。図において、（Tr1）〜（Tr5）はＮチャンネル
トランジスタであり、ドレイン（D1）〜（D5）が出力端
子（11）に接続され、ソース（S1）〜（S5）が接地電位
線（VSS）に接続されている。破線円で囲んだ部分（S
W1）〜（SW5）はゲート（G1）〜（G5）を接地電位線（V
SS）とゲート制御信号線（12）のいずれかに接続するた
めのスイッチング装置である。（13）はゲート制御回路
である。
このスイッチング装置を用いれば、Ｎチャンネルトラ
ンジスタ（Tr1）〜（Tr5）を保護用トランジスタと出力
トランジスタのいずれかに切り換えることができる。
ンジスタ（Tr1）〜（Tr5）を保護用トランジスタと出力
トランジスタのいずれかに切り換えることができる。
第２図は保護用トランジスタと出力トランジスタのド
レイン構造を示す断面図である。図において、保護用ト
ランジスタのドレインは静電破壊耐圧を高めるためにN+
領域（14）からなり、出力トランジスタのドレインは高
ホットキャリア耐圧化のためにN-領域（15）とN+領域
（14）からなっている。ここでN-領域（15）はリン不純
物、N+領域（14）はヒ素不純物を含有してなる。
レイン構造を示す断面図である。図において、保護用ト
ランジスタのドレインは静電破壊耐圧を高めるためにN+
領域（14）からなり、出力トランジスタのドレインは高
ホットキャリア耐圧化のためにN-領域（15）とN+領域
（14）からなっている。ここでN-領域（15）はリン不純
物、N+領域（14）はヒ素不純物を含有してなる。
これにより、静電破壊耐圧が不足している場合には、
前記切り換えによって保護用トランジスタの数を増やす
ことができるので耐圧をさらに高めることが可能とな
る。
前記切り換えによって保護用トランジスタの数を増やす
ことができるので耐圧をさらに高めることが可能とな
る。
また出力回路の駆動電流が不足している場合には、同
様に前記切り換えによって出力トランジスタの数を増や
すことができるので、駆動電流を大きくすることも可能
である。
様に前記切り換えによって出力トランジスタの数を増や
すことができるので、駆動電流を大きくすることも可能
である。
このように、スイッチング装置（SW1）〜（SW5）を用
いることにより静電破壊耐圧と駆動電流を調節可能とし
た出力回路を提供することができる。
いることにより静電破壊耐圧と駆動電流を調節可能とし
た出力回路を提供することができる。
第３図は、第１図のパターン図である。図において、
（Tr1）〜（Tr5）は同一サイズのＮチャンネルトランジ
スタであり、（G1）〜（G5）はポリSiのゲートである。
（SW1）〜（SW5）はスイッチング装置である。（VSS）
は接地電位線であり、（12）はゲート制御信号線であ
る。（Ｍ）は金属配線、（Ｃ）はコンタクトホール、
（Ｆ）は拡散層領域である。
（Tr1）〜（Tr5）は同一サイズのＮチャンネルトランジ
スタであり、（G1）〜（G5）はポリSiのゲートである。
（SW1）〜（SW5）はスイッチング装置である。（VSS）
は接地電位線であり、（12）はゲート制御信号線であ
る。（Ｍ）は金属配線、（Ｃ）はコンタクトホール、
（Ｆ）は拡散層領域である。
第４図Ａ、第４図Ｂはスイッチング装置（SW1）の構
造を示す断面図であって、第２図におけるＸ−Ｘ切断
線、Ｙ−Ｙ切断線における断面図である。
造を示す断面図であって、第２図におけるＸ−Ｘ切断
線、Ｙ−Ｙ切断線における断面図である。
ここで保護用トランジスタが選択された場合（すなわ
ちゲート（G1）が接地電位線（VSS）に接続された場
合）について説明する。
ちゲート（G1）が接地電位線（VSS）に接続された場
合）について説明する。
第４図Ａにおいて、（16）はＰ型Si基板、（17A），
（17B）はN+拡散層、（18）はBPSG等よりなる層間絶縁
膜、（19）はSiO2よりなるフィールド絶縁膜である。ゲ
ート信号線（12）、接地電位線（VSS）はN+拡散層（17
A），（17B）にコンタクトされている。（20）はイオン
注入法を以って形成されたN-領域である。このN-領域は
出力トランジスタのドレインを構成するN-領域（15）と
同一のイオン注入工程で形成されたものであって、同一
のリン濃度と拡散深さ（濃度:1×1017〜１×1018／cm3
程度、拡散深さ:0.2μｍ〜0.4μｍ）を有する。
（17B）はN+拡散層、（18）はBPSG等よりなる層間絶縁
膜、（19）はSiO2よりなるフィールド絶縁膜である。ゲ
ート信号線（12）、接地電位線（VSS）はN+拡散層（17
A），（17B）にコンタクトされている。（20）はイオン
注入法を以って形成されたN-領域である。このN-領域は
出力トランジスタのドレインを構成するN-領域（15）と
同一のイオン注入工程で形成されたものであって、同一
のリン濃度と拡散深さ（濃度:1×1017〜１×1018／cm3
程度、拡散深さ:0.2μｍ〜0.4μｍ）を有する。
第４図Ｂにおいては、N-領域（20）は形成されていな
いのでこの場合にはゲート（G1）はゲート制御信号線
（12）から絶縁されている。
いのでこの場合にはゲート（G1）はゲート制御信号線
（12）から絶縁されている。
なお、第４図Ａ、第４図Ｂにおいて、N+拡散層（17
A），（17B）の間の基板（16）上には層間絶縁膜（18）
を介して接地電位線（VSS）が延在されている。
A），（17B）の間の基板（16）上には層間絶縁膜（18）
を介して接地電位線（VSS）が延在されている。
これによって、N-領域（20）が形成されない場合に基
板（16）表面がＮ型に反転して導通状態となるのを防止
することができる。
板（16）表面がＮ型に反転して導通状態となるのを防止
することができる。
このように、スイッチング装置（SW1）〜（SW5）はN-
領域（20）をゲート（G1）〜（G5）と接地電位線
（VSS）の間と該ゲート（G1）〜（G5）とゲート制御信
号線（12）のいずれかに設けることによってスイッチン
グし、Ｎチャンネルトランジスタ（Tr1）〜（Tr5）を保
護用トランジスタと出力トランジスタのいずれかに切り
換えることができる。
領域（20）をゲート（G1）〜（G5）と接地電位線
（VSS）の間と該ゲート（G1）〜（G5）とゲート制御信
号線（12）のいずれかに設けることによってスイッチン
グし、Ｎチャンネルトランジスタ（Tr1）〜（Tr5）を保
護用トランジスタと出力トランジスタのいずれかに切り
換えることができる。
これにより、静電破壊耐圧と駆動電流の調節が可能と
なる。さらにこの切り換えに伴う設計変更はN-マスクレ
イヤーに限られるので、設計工数およびフォトマスク製
造工数を削減できる。
なる。さらにこの切り換えに伴う設計変更はN-マスクレ
イヤーに限られるので、設計工数およびフォトマスク製
造工数を削減できる。
（ト）発明の効果 以上説明したように、本発明によればＮチャンネルト
ランジスタ（Tr1）〜（Tr5）を保護用トランジスタと出
力トランジスタのいずれかに切り換えるスイッチング装
置（SW1）〜（SW5）を具備しており、スイッチング装置
のN-領域（20）と出力トランジスタのドレインを構成す
るN-領域（15）が同一工程で形成されている。
ランジスタ（Tr1）〜（Tr5）を保護用トランジスタと出
力トランジスタのいずれかに切り換えるスイッチング装
置（SW1）〜（SW5）を具備しており、スイッチング装置
のN-領域（20）と出力トランジスタのドレインを構成す
るN-領域（15）が同一工程で形成されている。
これにより、静電破壊耐圧と駆動電流の調節が可能と
なるとともに、前記切り換えに伴う設計変更はN-マスク
レイヤーに限られるので設計工数およびフォトマスク製
造工数を削減することができる。
なるとともに、前記切り換えに伴う設計変更はN-マスク
レイヤーに限られるので設計工数およびフォトマスク製
造工数を削減することができる。
第１図は本発明の出力回路を示す回路図、第２図は保護
用トランジスタおよび出力トランジスタのドレイン構造
を示す断面図、第３図は第１図のパターン図、第４図Ａ
は第３図のＸ−Ｘ切断線における断面図、第４図Ｂは第
３図のＹ−Ｙ切断線における断面図、第５図および第６
図は従来例に係る説明図である。
用トランジスタおよび出力トランジスタのドレイン構造
を示す断面図、第３図は第１図のパターン図、第４図Ａ
は第３図のＸ−Ｘ切断線における断面図、第４図Ｂは第
３図のＹ−Ｙ切断線における断面図、第５図および第６
図は従来例に係る説明図である。
Claims (2)
- 【請求項１】ドレインが出力端子に接続され、ソースが
接地電位線に接続された複数のＮチャンネルトランジス
タと、 前記Ｎチャンネルトランジスタのゲートと接地電位線と
の間と該ゲートとゲート制御信号線との間のいずれかに
低濃度不純物領域を設けることによって、前記Ｎチャン
ネルトランジスタを保護用トランジスタと出力トランジ
スタのいずれかに切り換えるためのスイッチング装置と
を具備し、 前記切り換えに応じて、前記保護用トランジスタのドレ
インが高濃度不純物領域からなり、前記出力トランジス
タのドレインが低濃度不純物領域と高濃度不純物領域と
からなることを特徴とする半導体装置。 - 【請求項２】前記低濃度不純物領域がリン不純物、前記
高濃度不純物領域がヒ素不純物からなることを特徴とす
る請求項第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167625A JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167625A JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456361A JPH0456361A (ja) | 1992-02-24 |
| JP2517452B2 true JP2517452B2 (ja) | 1996-07-24 |
Family
ID=15853261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167625A Expired - Fee Related JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517452B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790071B2 (ja) * | 1995-02-24 | 1998-08-27 | 日本電気株式会社 | パワーｍｏｓｆｅｔにおける選択接続方法 |
| JP2005116969A (ja) | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-06-26 JP JP2167625A patent/JP2517452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456361A (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307238B1 (en) | Methods of forming field effect transistors and field effect transistor circuitry | |
| KR920006752B1 (ko) | 반도체 장치 | |
| US4893164A (en) | Complementary semiconductor device having high switching speed and latchup-free capability | |
| US5883010A (en) | Method for protecting nonsilicided surfaces from silicide formation using spacer oxide mask | |
| EP0337481B1 (en) | Semiconductor device | |
| JPH0846058A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH07321320A (ja) | 非対称ｍｏｓ型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路 | |
| JP2517452B2 (ja) | 半導体装置 | |
| JPH06334155A (ja) | 半導体記憶装置およびその製造方法 | |
| US7138311B2 (en) | Semiconductor integrated circuit device and manufacture method therefore | |
| US4745453A (en) | Semiconductor device | |
| US5804485A (en) | High density metal gate MOS fabrication process | |
| US4622571A (en) | CMOS integrated circuit device | |
| US7626225B2 (en) | Semiconductor device including nonvolatile memory having a floating gate electrode | |
| US5610428A (en) | Semiconductor integrated circuit | |
| JPS6334619B2 (ja) | ||
| KR100401495B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP3080035B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH03283566A (ja) | 半導体装置 | |
| JPH0770628B2 (ja) | 半導体装置およびその製造方法 | |
| JP3845238B2 (ja) | 半導体装置の製造方法 | |
| JPH0691250B2 (ja) | 半導体装置 | |
| KR940011808B1 (ko) | 마스크롬의 구조 및 제조방법 | |
| JPS627710B2 (ja) | ||
| JPH10335485A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |