JPH0456361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0456361A JPH0456361A JP16762590A JP16762590A JPH0456361A JP H0456361 A JPH0456361 A JP H0456361A JP 16762590 A JP16762590 A JP 16762590A JP 16762590 A JP16762590 A JP 16762590A JP H0456361 A JPH0456361 A JP H0456361A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- region
- output
- transistor
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置に関するものであり、さらに詳しく
言えば、静電破壊耐圧と駆動電流を調節可能とした出力
回路に関するものである。
言えば、静電破壊耐圧と駆動電流を調節可能とした出力
回路に関するものである。
(ロ)従来の技術
近年高集積化された半導体集積回路において用いられる
MO3電界効果トランジスタ(以下トランジスタという
)の最小ゲート長は、1μm程度以下に微細化されてお
り、このような微細トランジスタの構造は、ホットキャ
リア耐性を向上させるためにいわゆるL D D (L
ightly Doped Drain)構造またはD
D D (Double Difused Drai
n )構造が用いられている。
MO3電界効果トランジスタ(以下トランジスタという
)の最小ゲート長は、1μm程度以下に微細化されてお
り、このような微細トランジスタの構造は、ホットキャ
リア耐性を向上させるためにいわゆるL D D (L
ightly Doped Drain)構造またはD
D D (Double Difused Drai
n )構造が用いられている。
ところでこのようなLDD構造またはDDD構造のトラ
ンジスタで出力回路等を構成した場合、静電破壊耐圧が
著しく低いという問題があった。
ンジスタで出力回路等を構成した場合、静電破壊耐圧が
著しく低いという問題があった。
本願発明者は上記の問題を解決した半導体集積回路を提
案した。(特願平2−22394号)以下その実施例を
簡単に説明する。
案した。(特願平2−22394号)以下その実施例を
簡単に説明する。
第5図はオーブンドレイン型の出力回路を示す回路図で
あり、(1)は出力トランジスタ、(2)は保護用トラ
ンジスタ、(3)はゲート制御回路、(4)は出力端子
である。
あり、(1)は出力トランジスタ、(2)は保護用トラ
ンジスタ、(3)はゲート制御回路、(4)は出力端子
である。
第6図は前記出力トランジスタ(1)、保護用トランジ
スタ(2)の構造を示す断面図である。
スタ(2)の構造を示す断面図である。
図において(5)はP型Si基板、(6)はN−領域、
(7)はN+領領域あり、(8)はゲート酸化膜、(9
)はゲート電極である。すなわち出力トランジスタ(1
)のソース・ドレインをN−領域(6)とN0領域(7
)からなるLDD構造とし、一方保護用トランジスタ(
2)のソース・ドレインをN+領領域7)からなる構造
とすることを特徴としている。
(7)はN+領領域あり、(8)はゲート酸化膜、(9
)はゲート電極である。すなわち出力トランジスタ(1
)のソース・ドレインをN−領域(6)とN0領域(7
)からなるLDD構造とし、一方保護用トランジスタ(
2)のソース・ドレインをN+領領域7)からなる構造
とすることを特徴としている。
この出力回路構成によれば、保護トランジスタ(2)の
ドレインはNゝ領領域7)からなるため、N−領域(6
)を有する出力トランジスタ〈1)に比べてドしイン耐
圧を低くすることができる。
ドレインはNゝ領領域7)からなるため、N−領域(6
)を有する出力トランジスタ〈1)に比べてドしイン耐
圧を低くすることができる。
これにより、出力端子(4)にサージ室圧が印加される
とこの保護用トランジスタ(2)にまず電流が流れるの
で出力トランジスタ(1)を保護し静電破壊耐圧を高め
ることができる。
とこの保護用トランジスタ(2)にまず電流が流れるの
で出力トランジスタ(1)を保護し静電破壊耐圧を高め
ることができる。
(ハ)発明が解決しようとする課題
ところで、新規に設計された出力回路の静電破壊耐圧を
定量的に予測するのは一般には困難である。したがって
試作評価の結果、該出力回路の静電破壊耐圧が十分でな
い場合がある。
定量的に予測するのは一般には困難である。したがって
試作評価の結果、該出力回路の静電破壊耐圧が十分でな
い場合がある。
この場合には保護用トランジスタのサイズを大きくする
ために複数のマスクレイヤーを設計変更する必要があり
、またこれに伴って複数のフォトマスクを新たに作り直
きなければならない。
ために複数のマスクレイヤーを設計変更する必要があり
、またこれに伴って複数のフォトマスクを新たに作り直
きなければならない。
このため、集積回路の設計工数とフォトマスクの製造工
数が増加するという問題がある。
数が増加するという問題がある。
(ニ)課題を解決するための手段
本発明はかかる課題に鑑みてな妨れたものであり、第1
図乃至第4図Bに示す如く、ドレイン(Dl)〜(D、
)が出力端子(11)に接続され、ソース(Sl)〜(
S6)が接地電位線(■、S)に接続きれた複数のNチ
ャンネルトランジスタ(Trl)〜(’rri)と、 前記Nチャンネルトランジスタ(Trt)〜(T r
、)のゲート(G□)〜(G、)と接地電位線(VSS
)の間と該ゲート(G、)〜(G8)とゲート制御信号
線(12)との間のいずれかにN−領域(20)を設け
ることによって前記Nチャンネルトランジスタ(’rr
+)〜(T r s )を保護用トランジスタと出力ト
ランジスタのいずれかに切り換えるためのスイッチング
装置とを具備し、 前記切り換えに応じて、前記保護用トランジスタのドレ
インがN+領領域14)からなり、前記出力トランジス
タのドレインがN−領域〈15)とN9領域(14)と
からなることによって上記問題点を解決した半導体装置
を提供するものである。
図乃至第4図Bに示す如く、ドレイン(Dl)〜(D、
)が出力端子(11)に接続され、ソース(Sl)〜(
S6)が接地電位線(■、S)に接続きれた複数のNチ
ャンネルトランジスタ(Trl)〜(’rri)と、 前記Nチャンネルトランジスタ(Trt)〜(T r
、)のゲート(G□)〜(G、)と接地電位線(VSS
)の間と該ゲート(G、)〜(G8)とゲート制御信号
線(12)との間のいずれかにN−領域(20)を設け
ることによって前記Nチャンネルトランジスタ(’rr
+)〜(T r s )を保護用トランジスタと出力ト
ランジスタのいずれかに切り換えるためのスイッチング
装置とを具備し、 前記切り換えに応じて、前記保護用トランジスタのドレ
インがN+領領域14)からなり、前記出力トランジス
タのドレインがN−領域〈15)とN9領域(14)と
からなることによって上記問題点を解決した半導体装置
を提供するものである。
(*)作用
本発明によれば、前記保護用トランジスタのドレインが
N+領領域14)からなり、前記出力トランジスタのド
レインがN−領域(15〉とN1領域(14)とからな
る、この点は前述の如く本願発明者の特許出願(特願平
2−22394号)において開示されたものであり、静
電破壊耐圧を高める効果を基本的に有する。
N+領領域14)からなり、前記出力トランジスタのド
レインがN−領域(15〉とN1領域(14)とからな
る、この点は前述の如く本願発明者の特許出願(特願平
2−22394号)において開示されたものであり、静
電破壊耐圧を高める効果を基本的に有する。
本発明によれば、これに加えてNチャンネルトランジス
タ(Tr、)〜(Tr=)を保護用トランジスタと出力
トランジスタのいずれかに切り換えるためのスイッチン
グ装置(S W r )〜(SW、)を具備している。
タ(Tr、)〜(Tr=)を保護用トランジスタと出力
トランジスタのいずれかに切り換えるためのスイッチン
グ装置(S W r )〜(SW、)を具備している。
これにより、静電破壊耐圧が不足している場合には、前
記の切り換えによって保護用トランジスタの数を増やす
ことができるので耐圧をさらに高めることができる。
記の切り換えによって保護用トランジスタの数を増やす
ことができるので耐圧をさらに高めることができる。
しかも前記スイッチング装置(SW、)〜(SW、)は
、N−領域(20)をゲート(G、)〜(G、)と接地
電位線(Vss)の間と該ゲート(G、)〜(G、)と
ゲート制御信号線(12)との間のいずれかに設けるこ
とによりスイッチングさせているので、前記切り換えに
伴う設計変更は、N”マスクレイヤーに限られ設計工数
およびフォトマスク製造工数を削減できる。
、N−領域(20)をゲート(G、)〜(G、)と接地
電位線(Vss)の間と該ゲート(G、)〜(G、)と
ゲート制御信号線(12)との間のいずれかに設けるこ
とによりスイッチングさせているので、前記切り換えに
伴う設計変更は、N”マスクレイヤーに限られ設計工数
およびフォトマスク製造工数を削減できる。
(へ)実施例
次に図面を参照して本発明の実施例を詳細に説明する。
第1図は本発明の実施例に係る出力回路を示す回路図で
ある。図において、(T r 1)〜(Trs)はNチ
ャンネルトランジスタであり、ドレイン(D 、)〜(
D6)が出力端子(11)に接続され、ソース(S、)
〜(S、)が接地電位線(VSS)に接続されている。
ある。図において、(T r 1)〜(Trs)はNチ
ャンネルトランジスタであり、ドレイン(D 、)〜(
D6)が出力端子(11)に接続され、ソース(S、)
〜(S、)が接地電位線(VSS)に接続されている。
破線円で囲んだ部分(SW、)〜(SW、)はゲート(
G、〉〜(G6)を接地電位線(Vss)とゲート制御
信号線(12)のいずれかに接続するためのスイ・7チ
ング装置である。(13)はゲート制御回路である。
G、〉〜(G6)を接地電位線(Vss)とゲート制御
信号線(12)のいずれかに接続するためのスイ・7チ
ング装置である。(13)はゲート制御回路である。
このスイッチング装置を用いれば、Nチャンネルトラン
ジスタ(’rr+)〜(T r b )を保護用トラン
ジスタと出力トランジスタのいずれかに切り換えること
ができる。
ジスタ(’rr+)〜(T r b )を保護用トラン
ジスタと出力トランジスタのいずれかに切り換えること
ができる。
第2図は保護用トランジスタと出力トランジスタのドレ
イン構造を示す断面図である。図におl、)て、保護用
トランジスタのドレインは静電破壊耐圧を高めるために
N1領域(14)からなり、出力トランジスタのドレイ
ンは高ホットキャリア耐圧化のためにN−領域(15)
とN4領域(14)からなっている、ここでN−領域(
15)はリン不純物、N+領領域14)はヒ素不純物を
含有してなる。
イン構造を示す断面図である。図におl、)て、保護用
トランジスタのドレインは静電破壊耐圧を高めるために
N1領域(14)からなり、出力トランジスタのドレイ
ンは高ホットキャリア耐圧化のためにN−領域(15)
とN4領域(14)からなっている、ここでN−領域(
15)はリン不純物、N+領領域14)はヒ素不純物を
含有してなる。
これにより、静電破壊耐圧が不足している場合には、前
記切り換えによって保護用トランジスタの数を増やすこ
とができるので耐圧をきらに高めることが可能となる。
記切り換えによって保護用トランジスタの数を増やすこ
とができるので耐圧をきらに高めることが可能となる。
また出力回路の駆動電流が不足している場合には、同様
に前記切り換えによって出力トランジスタの数を増やす
ことができるので、駆動電流を大きくすることも可能で
ある。
に前記切り換えによって出力トランジスタの数を増やす
ことができるので、駆動電流を大きくすることも可能で
ある。
このように、スイッチング装置(SW、)〜(SWS)
を用いることにより静電破壊耐圧と駆動電流を調節可能
とした出力回路を提供することができる。
を用いることにより静電破壊耐圧と駆動電流を調節可能
とした出力回路を提供することができる。
第3図は、第1図のパターン図である0図において、(
Tr、)〜(T r s )は同一サイズのNチャンネ
ルトランジスタであり、(G、)〜(G、)はポリSi
のゲートである。(SW、)〜(SW、)はスイッチン
グ装置である。 (VSS)は接地電位線であり、(1
2)はゲート制御信号線である。(M)は金属配線、(
C)はコンタクトホール、(F)は拡散層領域である。
Tr、)〜(T r s )は同一サイズのNチャンネ
ルトランジスタであり、(G、)〜(G、)はポリSi
のゲートである。(SW、)〜(SW、)はスイッチン
グ装置である。 (VSS)は接地電位線であり、(1
2)はゲート制御信号線である。(M)は金属配線、(
C)はコンタクトホール、(F)は拡散層領域である。
第4図A1第4図Bはスイッチング装置(SWl)の構
造を示す断面図であって、第2図におけるX−X切断線
、Y−Y切断線における断面図である。
造を示す断面図であって、第2図におけるX−X切断線
、Y−Y切断線における断面図である。
ここで保護用トランジスタが選択された場合(すなわち
ゲート(G、)が接地電位線(VSS)に接続された場
合)について説明する。
ゲート(G、)が接地電位線(VSS)に接続された場
合)について説明する。
第4図Aにおいて、(16)はP型Si基板、(17A
)。
)。
(17B)はN4″拡散層、(18)はBPSG等より
なる層間絶縁膜、(19)はSin、よりなるフィール
ド絶縁膜である。ゲート信号線(12)、接地電位線(
V、、)はN9拡散層(17A) 、 (17B)にコ
ンタクトされている。 (20)はイオン注入法を以っ
て形成されたN−領域である。このN−領域は出力トラ
ンジスタのドレインを構成するN−領域(15)と同一
のイオン注入工程で形成されたものであって、同一のリ
ン濃度と拡散深さ(濃度:lX10”〜1×101程度
、拡散深さ二0.2μm〜0.4μm)を有する。
なる層間絶縁膜、(19)はSin、よりなるフィール
ド絶縁膜である。ゲート信号線(12)、接地電位線(
V、、)はN9拡散層(17A) 、 (17B)にコ
ンタクトされている。 (20)はイオン注入法を以っ
て形成されたN−領域である。このN−領域は出力トラ
ンジスタのドレインを構成するN−領域(15)と同一
のイオン注入工程で形成されたものであって、同一のリ
ン濃度と拡散深さ(濃度:lX10”〜1×101程度
、拡散深さ二0.2μm〜0.4μm)を有する。
第4図Bにおいては、N−領域(20)は形成すしてい
ないのでこの場合にはゲート(G1)はゲート制御信号
線(12)から絶縁されている。
ないのでこの場合にはゲート(G1)はゲート制御信号
線(12)から絶縁されている。
なお、第4図A1第4図Bにおいて、N1拡散層(17
A) 、 (17B)の間の基板(16)上には層間絶
縁膜(18)を介して接地電位線(Vss)が延在され
ている。
A) 、 (17B)の間の基板(16)上には層間絶
縁膜(18)を介して接地電位線(Vss)が延在され
ている。
これによって、N−領域(20)が形成されない場合に
基板(16)表面がN型に反転して導通状態となるのを
肪止することができる。
基板(16)表面がN型に反転して導通状態となるのを
肪止することができる。
このように、スイッチング装置(SW+)〜(SW、)
はN−領域(20)をゲート(G1)〜(G、)と接地
電位線(VSS>の間と該ゲート(G、)〜(G、)と
ゲート制御信号線(12)のいずれかに設けることによ
ってスイッチングし、Nチャンネルトランジスタ(Tr
、)〜(T r a )を保護用トランジスタと出力ト
ランジスタのいずれかに切り換えることができる。
はN−領域(20)をゲート(G1)〜(G、)と接地
電位線(VSS>の間と該ゲート(G、)〜(G、)と
ゲート制御信号線(12)のいずれかに設けることによ
ってスイッチングし、Nチャンネルトランジスタ(Tr
、)〜(T r a )を保護用トランジスタと出力ト
ランジスタのいずれかに切り換えることができる。
これにより、静電破壊耐圧と駆動電流の調節が可能とな
る。きらにこの切り換えに伴う設計変更はN−マスクレ
イヤーに限られるので、設計工数およびフォトマスク製
造工数を削減できる。
る。きらにこの切り換えに伴う設計変更はN−マスクレ
イヤーに限られるので、設計工数およびフォトマスク製
造工数を削減できる。
(ト)発明の詳細
な説明したように、本発明によればNチャンネルトラン
ジスタ(Try)〜(Tri)を保護用トランジスタと
出力トランジスタのいずれかに切り換えるスイッチング
装置(SW、)〜(SW、)を具備しており、スイッチ
ング装置のN−領域(20)と出力トランジスタのドレ
インを構成するN−領域(15)が同一工程で形成され
ている。
ジスタ(Try)〜(Tri)を保護用トランジスタと
出力トランジスタのいずれかに切り換えるスイッチング
装置(SW、)〜(SW、)を具備しており、スイッチ
ング装置のN−領域(20)と出力トランジスタのドレ
インを構成するN−領域(15)が同一工程で形成され
ている。
これにより、静電破壊耐圧と駆動電流の調節が可能とな
るとともに、前記切り換えに伴う設計変更はN−マスク
レイヤーに限られるので設計工数およびフォトマスク製
造工数を削減することができる。
るとともに、前記切り換えに伴う設計変更はN−マスク
レイヤーに限られるので設計工数およびフォトマスク製
造工数を削減することができる。
第1図は本発明の出力回路を示す回路図、第2図は保護
用トランジスタおよび出力トランジスタのドレイン構造
を示す断面図、第3図は第1図のパターン図、第4図A
は第2図のX−X切断線における断面図、第4図Bは第
2図のY−Y切断線における断面図、第5図および第6
図は従来例に係る説明図である。
用トランジスタおよび出力トランジスタのドレイン構造
を示す断面図、第3図は第1図のパターン図、第4図A
は第2図のX−X切断線における断面図、第4図Bは第
2図のY−Y切断線における断面図、第5図および第6
図は従来例に係る説明図である。
Claims (2)
- (1)ドレインが出力端子に接続され、ソースが接地電
位線に接続された複数のNチャンネルトランジスタと、 前記Nチャンネルトランジスタのゲートと接地電位線と
の間と該ゲートとゲート制御信号線との間のいずれかに
低濃度不純物領域を設けることによって、前記Nチャン
ネルトランジスタを保護用トランジスタと出力トランジ
スタのいずれかに切り換えるためのスイッチング装置と
を具備し、前記切り換えに応じて、前記保護用トランジ
スタのドレインが高濃度不純物領域からなり、前記出力
トランジスタのドレインが低濃度不純物領域と高濃度不
純物領域とからなることを特徴とする半導体装置。 - (2)前記低濃度不純物領域がリン不純物、前記高濃度
不純物領域がヒ素不純物からなることを特徴とする請求
項第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2167625A JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2167625A JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0456361A true JPH0456361A (ja) | 1992-02-24 |
JP2517452B2 JP2517452B2 (ja) | 1996-07-24 |
Family
ID=15853261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2167625A Expired - Fee Related JP2517452B2 (ja) | 1990-06-26 | 1990-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2517452B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236755A (ja) * | 1995-02-24 | 1996-09-13 | Nec Corp | パワーmosfet |
US7456481B2 (en) | 2003-10-10 | 2008-11-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
-
1990
- 1990-06-26 JP JP2167625A patent/JP2517452B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236755A (ja) * | 1995-02-24 | 1996-09-13 | Nec Corp | パワーmosfet |
US7456481B2 (en) | 2003-10-10 | 2008-11-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2517452B2 (ja) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920006752B1 (ko) | 반도체 장치 | |
EP0189914A2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US6261916B1 (en) | Process for fabricating integrated multi-crystal silicon resistors in MOS technology, and integrated MOS device comprising multi-crystal silicon resistors | |
KR950003931B1 (ko) | 반도체 디바이스(device) | |
KR100550173B1 (ko) | Esd 방지 디바이스 및 그 제조 방법 | |
US5328859A (en) | Method of making high voltage PNP bipolar transistor in CMOS | |
JPS60100469A (ja) | 半導体装置 | |
JPS59200457A (ja) | 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法 | |
JPH04127540A (ja) | 絶縁ゲート電界効果トランジスタ | |
JPH0456361A (ja) | 半導体装置 | |
US6833594B2 (en) | Semiconductor integrated circuit device and manufacture method therefore | |
JPH08172135A (ja) | 半導体装置の製造方法および半導体集積回路装置 | |
JPS62262462A (ja) | 半導体装置 | |
KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
JPS5837969A (ja) | 保護回路素子 | |
US6608349B1 (en) | Narrow/short high performance MOSFET device design | |
JPH06132489A (ja) | Mos型トランジスタおよびこれを利用した集積回路、ならびにmos型トランジスタの製造方法 | |
JPH03225963A (ja) | 高耐圧misトランジスタ | |
JPH03159270A (ja) | 半導体装置およびその製造方法 | |
JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
JP3497017B2 (ja) | 半導体装置および半導体装置の保護方法 | |
JPS627710B2 (ja) | ||
JP2004296883A (ja) | 半導体装置とその製造方法 | |
JPS6237822B2 (ja) | ||
JPH03132068A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |