JPH0191446A

JPH0191446A - 半導体装置およびその製造方法

Info

Publication number: JPH0191446A
Application number: JP62250124A
Authority: JP
Inventors: Hitoshi Kudo; 均工藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-10-02
Filing date: 1987-10-02
Publication date: 1989-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、各種ＲＯＭ（読み出し専用メモリー）部、螢
光表示管駆動部、液晶表示板駆動部、汎用ロジック部な
ど多様なデバイスを複合一体化した半導体装置およびそ
の製造方法に関するものである。

従来の技術半導体素子の微細化とともに０ＭＯ３（相補型ＭＯ８）
デバイスでは従来のＮ型基板−Ｐ型ウェル形成、Ｐ型基
板−Ｎ型ウェル形成から、Ｐ、Ｎ型基板に、Ｐ、Ｎ両型
ウェルを形成する方法が用いられるようになった。これ
は、素子寸法の縮小理論によるＮ、Ｐ両型トランジスタ
の不純物プロファイルの最適化と、ラッチアップ耐性の
向上をはかる事が目的である。この両型ウェルの製造方
法の一例を図を用いて説明する。

第９図は、Ｎ型基板にＰウェルおよびＮウェルを形成す
る方法を示したもので、第９図（ａ）では、基板２１上
に、保護酸化膜２２とシリコンナイトライド２３を堆積
し、レジストマスク２４を用いて、Ｐウェルを形成する
領域のみシリコンナイトライド２３を除去し、Ｂ（ホウ
素）をイオン注入する。以後、レジストマスク２４を除
去し、シリコンナイトライド２３をマスクとして選択酸
化する。第９図（ｂ）は、この状態を示したもので、選
択酸化による厚い酸化膜２６とＰウェル２６が形成され
ている。ひき続き、Ｐ（りん）をイオン注入してＮウェ
ルを形成すると、第９図（ｃ）の状態になる。

以上説明したＰ、Ｎ両型ウェルの形成方法は、マスク枚
数が従来の単ウェル方式と変わらないという利点を有し
ている。しかし、ウェル領域以外の領域は存在しない事
と、ＰウェルとＮウェルが接しているため、不純物プロ
ファイルが急峻でウェル間の耐圧は５ｏＶ程度である。

一方、０ＭＯ３のロジック回路とは別に、例えばＥ　Ｐ
　Ｒ，０Ｍ（消去書き込み可能なＲＯＭ）や、高耐圧ト
ランジスタなどの様に、ウェル領域ではなく、基板領域
に形成する必要のある素子も存在する。こうした素子は
、従来ロジック回路とは、別プロセス、別チップで製造
されていたが、価格やプログラム開発、システム開発、
製品開発の短縮化のため、同一チップ化がはかられつつ
ある。

すなわち、ＥＰＲＯＭは、特性上Ｎ型でＰ型基板上に形
成されているのでＰ型基板と同程度の濃度領域が必要で
あり、高耐圧トランジスタは、Ｐ型とする事が多く、耐
圧の点からＮ基板上に形成する必要がある。従がってこ
れらの素子を論理回路を含めて同一チップ上に形成しよ
うとすれば、Ｎ型基板領域、Ｐ型基板に相当する領域、
Ｎ型ウェル領域、Ｐ型ウェル領域の４つの領域が必要と
なる。この場合、先に説明した、両型ウェル形成方法で
は、ＥＰＲＯＭ、高耐圧トランジスタを同一チップ上に
形成する事は困難である。

発明が解決しようとする問題点以上説明した様に、従来プロセスでは複数の種類の半導
体素子をそれぞれの特性を低下させないで同一チップ化
できないという問題点がある。本発明はこのような問題
点を解消するもので、同一基板上に、３〜６つの異なる
領域を簡単な製造方法で実現するものである。

問題点を解決するための手段本発明は、基板領域、濃いＰ型ウェル領域、薄いＰ型つ
ヱル領域、濃いＮ型ウェル領域、薄いＮ型ウェル領域の
うち少なくとも４つの領域が、同一の半導体基板上に形
成され、それぞれの領域内あるいは隣合う２つの領域に
またがって各種半導体素子が形成さ几ている半導体装置
であり、また各種半導体基板に、Ｐ型ウェル領域、Ｎ型
ウェル領域の両方の領域を形成する半導体装置の製造方
法であって、いずれかのウェル領域を形成する前に、前
記ウェル領域の不純物拡散を部分的に阻止するウェル深
さの２倍にくらべて、同等かそれ以下の寸法を有するマ
スクを形成し、不純物拡散する半導体装置の製造方法を
提供するものである。

作　　用本発明では、たとえばウェル拡散マスクとして、大きな
マスクと、ウェル拡散深さの１／６〜２倍程度のマスク
を組みあわせて用いる事により、通常の濃度のウェルの
周辺に低濃度の拡散領域および、通常より低濃度の複数
の濃度のウェルを同時に形成できるので、ＰＮ接合耐圧
の向上、複数デバイスを、最適化を維持しつつ一チップ
化する事が容易である。また追加されるマスクは、１枚
のみである。

実施例以下に本発明について説明する。本発明の半導体装置は
ウェルが深さ３〜６μｍもあり、不純物を長時間、高温
で拡散させるため、イオン注入や固層拡散のマスク寸法
とは、かなり寸法的な差異を生じている。この様子を第
２図に示す。

第２図（ａ）は、基板３１上にマスク３２が形成され、
不純物をイオン注入している状態を示すものである。こ
のあと熱処理を施して不純物を拡散させると、第２図（
ｂ）の様に、ウェル３３が形成される。このとき、基板
３１とウェル３３の間には、中間の濃度でうすい濃度領
域３４が形成される。

マスク３２０両端の不純動程が同じ型であれば、Ｐウェ
ル−Ｐ型のうすい濃度の領域−Ｐウェルまたは、Ｎウェ
ル−Ｎ型のりすい濃度の領域−Ｎウェルという構成にな
る。マスク３２が拡散による拡がりに対して十分大きけ
れば、基板領域が、中央にその一！ま残される。従来の
単ウェル方式は、マスク３２が十分大きいため、基板領
域とウェル領域が形成できたものであるが、拡散による
拡がりに対して適度な寸法のマスクを用いれば、中間の
濃度の新たな領域をつくる事ができる。

この結果、拡散マスクの両端での不純物の型と、マスク
寸法によって第３図、第４図の様な組み合わせが可能で
ある。第３図、第４図はＮ基板で説明しているが、Ｐ基
板でもまったく同様である。

第３図では、マスク寸法が十分大きいため、ウェル間に
基板の領域ができている。第４図では、マスク寸法が小
さく、中間のＮ領域４３や、うすいＰ領域４５が互いに
接してよυ広い新たな領域が形成されている。

第４図（ｃ）においてＰウェルとＮウェルが隣りあわせ
にある場合には、ウェル間に、中間のＮ領域４３とうす
いＰ領域４６があるため、ウェル間の耐圧は〜１ｏＯｖ
にも達しており従来のＰウェルとＮウェルが直接、接す
る場合の〜５０Ｖにくらべて、耐圧として向上している
。

また、拡散長に比べて小さい寸法のマスクを用いる事に
より、任意の濃度のウェルを同時に形成する事ができる
。この様子を第６図に示す。第５図（ａ）では、基板６
１上に不純物注入用のマスク６２が形成されている。こ
のマスク６２は、不純物の拡散長３〜６μｍに対して小
さい１〜３．０μｍの短辺を有する四角形の集合として
構成されている。

第６図山）では、イオン注入後拡散する事により、マス
クのある領域の下も不純物が拡散されるので、全体とし
て通常形成するウェル濃度より低いウェル濃度にする事
ができる。第６図に、マスク開口面積比とウェル濃度の
関係を示す。不純物の種類とマスクパターンによって曲
線の形は異なるが、基板濃度から通常のウェル濃度の範
囲で変化している。

以上の事をまとめると次の様になる。

１）ウェル深さの２倍（マスク寸法基板領域と一つのウェル領域２）ウェル深さの２倍２マスク寸法うすい濃度領域と一つのウェル領域３）ウェル深さの２倍〉マスク寸法濃度の異なる複数のウェル領域本発明では、２）ウェル深さの２倍２マスク寸法　３）
ウェル深さの２倍〉マスク寸法の場合を利用している。

ウェル深さとしては３〜６μｍ程度であるからマスク寸
法に換算して１μｍ〜１０μｍの範囲である。

次に、本発明の具体的な実施例を第１図を用いて説明す
る。第１図は、本実施例の製造方法を説明したもので、
第１図（ａ）において、Ｎ型の基板１０１上に、ウェル
拡散のマスクとして用いる酸化膜１０２を形成している
。第１図［有］）ではホトレジストを用いて前記酸化膜
１０２をエツチングしマスク１０３をバターニングする
。第１図（Ｃ）では、Ｎウェル注入マスクをホトレジス
トでバターニングし、Ｐ（りん）をイオン注入する。ひ
き続き第１図（ｄ）では、Ｐウェル注入マスクをホトレ
ジストでパターニングし、Ｂ（ホウ素）をイオン注入す
る。第１図（ｅ）では熱処理により不純物を拡散させた
状態が示されており、基板１０１上に、Ｎつエル１０６
　、　ＰウェＡ／１０７．中間Ｎ型領域１０８゜うすい
Ｐ型領域１０９が同時に形成されている。

以後、それぞれの領域内あるいは、隣あう領域にまたが
って各種の半導体素子を形成する。

隣りあう領域間で形成する半導体素子とは、例えば、第
７図に示す高耐圧Ｐチャンネルトランジスタや第８図に
示すプルダウン抵抗などがある。

これらは、ＰウェルとＮウェルが接する部分での不純物
濃度を低下させる事により、接合耐圧の向上をはかった
ものである。この構造ではおよそｓｏＶの耐圧があり、
直接Ｐウェル、Ｎウェルが接する場合のｓｏＶと比べて
高い。仮にＰウェル。

Ｎウェルの中間にわずかな基板領域を形成した場合には
、１　ｏｏｖ程度になるので、Ｎウェル、Ｐウェルのマ
スク上での距離は、目標の耐圧によって１〜１０μｍの
範囲で任意に設定する事ができる。

濃度の異なる複数のウェルを利用する方法としては、次
の場合がある。

（１）　　ＥＰＲＯＭ部のトランジスタを低濃度領域の
Ｐウェル中Ｎチャンネルとし、通常のロジック部の０Ｍ
Ｏ３用Ｎチャンネルトランジスタを通常濃度のＰウェル
中に形成する。

微細化に対するウェル深さの減少、ラッチアップ対策等
から通常のウェル濃度は、従来プロセスより高くなって
いる。一方ＥＦＲＯＭの書き込み、消去特性は、低濃度
Ｐウェルの方が特性が良好である。

（２）　　Ｂｉ　０ＭＯ３（バイポーラと０ＭＯ８を複
合化したデバイス）ではコレクタを通常より低濃度のＮ
ウェルとし、０ＭＯ３のＰチャンネルトランジスタを通
常のＮウェルに形成する。

Ｂｉ　０ＭＯ３では、２つのデバイスを複合化するため
、より少ないマスク枚数で異なる濃度の拡散領域を形成
する必要がある。

発明の効果以上のように本発明では、ウェル拡散マスクとして、大
きなマスクと、ウェル拡散深さの１／６〜２倍程度のマ
スクを組みあわせて用いる事により、通常の濃度のウェ
ルの周辺に低濃度の拡散領域および、通常より低濃度の
複数の濃度のウェルを同時に形成できるので、ＰＮ接合
耐圧の向上、複数デバイスを、最適化を維持しつつ一チ
ップ化する事が容易である。また追加されるマスクは、
１枚のみである。

【図面の簡単な説明】

第１図は本発明の一実施例における製造方法を説明する
工程図、第２図は本方法の手段を説明する工程図、第３
図〜第６図は本方法の作用を説明する説明図、第６図は
本発明を実施する事により可能となるウェル濃度範囲を
説明する説明図、第７図、第８図は本発明を応用した半
導体素子の例デを示す断面図、第４図は従来の両型ウェル形成方法を説
明する工程図である。１０６・・・・・・Ｎウェル、１０７・山・・Ｐウェル
、１０Ｂ・・・・・・中間Ｎ型領域、１０９・・・・・
・うすいＰ型頭域。代理人の氏名　弁理士　中　尾　敏　男　ほか１名ｔｏ
ｔ−−基版ｌθ計−九七イｌ：Ｊ膜１０３−−−マスク □　１　い　　　　　　　　　　４−稍り゛＞Ｖ５’Ｅ
、ＡＹ’Ｘりｔｏｔ　−ｍ−基板ｔＱＳ　−−−ｆ’ウェルう主人マスグｌρ６−Ｎクエ
Ｊしｌρ７−ＰウェルＩρＢ−中間Ｎｖ咋頁域ｌθ５３１−基板３２−マスク３３−一−クエル ’　　２１！ｉ　　　　　　　　　　　　ｓ−’）Ｔ　
い濃液１＊Ａ↓　　１　　↓　　　　　　　　　　　　
　　　　　　↓　　１１４１−−−Ｎ基板４２−Ｎウェル邦−中間の〜領域マスクすう矢が十分大きりり為合４１一基板、Ｒ−−−Ｎウェル４３−−一市間のＮ領〕或マスクす伝が小さい琲会Ｓｌ　−基板５ｚ−マスク５Ｓ−−−フェル第５図第　６　図２計−シリコシナ／ドライド２針・−レジストマスクｚ５−・冴い酸化膜第　９　図　　　　　　　　　　　２６−Ｆウェル２７
−Ｎ　’７．Ｌル［ｉ、り素ン

Claims

【特許請求の範囲】

（１）基板領域、濃いＰ型ウェル領域、薄いＰ型ウェル
領域、濃いＮ型ウェル領域、薄いＮ型ウェル領域のうち
少なくとも４つの領域が、同一の半導体基板上に形成さ
れ、それぞれの領域内あるいは隣合う２つの領域にまた
がって各種半導体素子が形成されている半導体装置。
（２）各種半導体基板に、Ｐ型ウェル領域、Ｎ型ウェル
領域の両方の領域を形成する半導体装置の製造方法であ
って、いずれかのウェル領域を形成する前に、前記ウェ
ル領域の不純物拡散を部分的に阻止するウェル深さの２
倍にくらべて、同等かそれ以下の寸法を有するマスクを
形成し、不純物拡散する半導体装置の製造方法。