JP2514643B2 - 2重化方式 - Google Patents

2重化方式

Info

Publication number
JP2514643B2
JP2514643B2 JP62006214A JP621487A JP2514643B2 JP 2514643 B2 JP2514643 B2 JP 2514643B2 JP 62006214 A JP62006214 A JP 62006214A JP 621487 A JP621487 A JP 621487A JP 2514643 B2 JP2514643 B2 JP 2514643B2
Authority
JP
Japan
Prior art keywords
input
devices
interface
pair
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62006214A
Other languages
English (en)
Other versions
JPS63175938A (ja
Inventor
英二 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62006214A priority Critical patent/JP2514643B2/ja
Publication of JPS63175938A publication Critical patent/JPS63175938A/ja
Application granted granted Critical
Publication of JP2514643B2 publication Critical patent/JP2514643B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は複数個の2重化した装置の対(これをペアと
呼ぶ)からなるシステムにおいて、さらに1装置を予備
として設け、いずれかのペアのうち1装置に故障が生じ
てもインタフェースを切替えることにより、もとと同数
の新しいペア群を構成できる高信頼システム構成の2重
化方式に関するものである。
[従来の技術] 機能分散を図る計算機システム等においては、各機能
に対応してプロセッサをわりつけ処理を実行する形態を
とる。この場合、プロセッサ等装置を2重化して高信頼
化を図る構成が考えられる。これら2重化した装置の対
(これをペアと呼ぶ)において、故障により1装置がダ
ウンしたとき、一般に当該ペアにおいて残りの装置によ
って処理を続行する。2重化構成の場合、ペアの装置間
でそれぞれの出力をクロック毎に比較して常時その正常
性を監視している。比較において一致がみられないと
き、そのペア中のいずれかの装置が故障であると判定し
て、一担当該ペアを凍結モードとし、テストを実行して
故障装置の識別を行う。このような例は例えば電子通信
学会フォールトトレラントシステム研究会資料FTS86−1
1,pp19−26,1986年中にみることができる。
第4図は2個有する2重化装置システムの例を示すも
ので、0,1,2,3,は同一構成の装置を示す。0と1,2と3
でペアを組み、それぞれの出力を0′と1′,2′と3′
の各装置中の比較回路で一致を調べる。今装置3に故障
が生ずれば、その故障を検知して当該装置3を切り離
し、当該ペアにおいては装置2が処理を続行する。この
とき、出力の比較検査は装置3が修理されて復帰するま
で実行できない。
2重化システムにおいては故障の検出はできても、い
ずれの装置が故障であるか一般に判別できないため、さ
らに予備のペアを用意して不一致が生じたときただちに
予備のペアに切替える。“ペアアンドスペア”方式など
も考えられている。これはJ.グレイ著,渡辺訳「フォー
ルトトレラントシステム」マグロウヒルブック,1986年
刊pp44−45中に、ストラタスコンピュータシステムにお
いて採用された手法であることがのべられている。
[発明が解決しようとする問題点] しかしながら、この場合には全体として4重化となり
冗長度はかなり大きくなる問題点を有している。またこ
のようなペアアンドスペア方式をとらない場合、ペア中
の1プロセッサがダウンして他のプロセッサが処理を続
行する形とすると、第4図にて説明したように互いに出
力結果を比較する相手が存在していないことから、信頼
性の面で問題が生ずる。
本発明の目的は、装置を2重化して複数個の対(ペ
ア)を構成し、それぞれのペアにおいて各機能の処理を
行うシステムにおいて、ペア中の1装置がダウンしても
ただちに予備の装置をくみ入れペアを組みかえることに
より、従前と同様な高信頼性を有する処理の続行を図る
2重化方式を提供することにある。
[問題点を解決するための手段と作用] 本発明は2重化した複数の装置対(ペア)からなるシ
ステムにおいて、さらに1装置を予備として設け所定の
インタフェース接続を施こしておくことにより、ペア中
の1装置がダウンしてもただちに予備装置を組み入れた
ペアの組みかえを行い、新しい同一個数のペアにおいて
ただちに処理を続行することを最も主要な特徴とする。
従来の技術においてはペア中の1装置がダウンすると当
該装置の修理が完了するまでペア中の他の装置が単独で
処理を続行する形態となり、この点が本発明の技術と異
なる。
[実施例] 以下図面を参照して本発明の実施例を詳細に説明す
る。
第1図は本発明の基本的な構成を説明する図であり、
ペアを変化させるとき必ず隣接の装置とペアを組むよう
にインタフェースをあらかじめ設定したものである。第
1図の例では2個のペアと1装置の予備を持つ場合の構
成例によって本発明の考え方を示したものである。0〜
4は全体で5個の同一構成を有する装置である。01は装
置0と装置1間でペアを組んだとき出力間で比較検査す
るための結合インタフェースであり、第4図の比較回路
0′,1′へ互いに入力させるインタフェースに相当す
る。また12,23,34,40は同様なインタフェースである。
このようなインタフェース構造としたことにより必ず隣
接した装置間でペアを組むことができる。100,101,102,
103,104は各装置の出力信号である。装置間の比較検査
で各装置の最終出力値同士の比較を行う場合には、例え
ばインタフェース01には信号100と101を含むインタフェ
ースとなる。また比較情報は必ずしも装置の出力情報で
ある必要はなく、各装置の出力パリティ信号を互いに交
換する場合も考えられ、この場合にはインタフェース01
は信号100,101を含まず個別のパリティ信号となる。一
方入力はこの例では2個の入力200,201であり、各入力2
00,201は連続する4装置へ同時に入力する。但し、4個
の装置への入力のうち、入力200は装置0,1,2,3へ、入力
201は装置2,3,4,0へ入力する。一般にn個のペアと1個
の予備装置を有するシステムにおいて、比較情報は左右
隣接の装置と結合させ、入力はn個からなる。n個の入
力としてはそれぞれ一般に次のように4装置へ入力す
る。すなわち、第0番目の入力は各装置0,1,2,3へ、第
1番目の入力は各装置2,3,4,5へ、一般に第i(i=0,
1,…,n−1)番目の入力は2i,2i+1,2i+2,2i+3,mod.2
n+1,の各装置へ入力する。従って入力は、nに対し全
体として4nに展開され、また装置は(2n+1)個存在す
ることから、一般に2個の装置は必ず1入力であり、他
の(2n−1)個の装置は2入力となる。2入力を有する
装置においては入力部に2ウェイの選択回路を設ける必
要がある。また同様に、比較情報を交換するインタフェ
ースに関しても各装置は隣接する2装置より当該情報を
入力するため2ウェイの選択回路を必要とする。
第2図は本発明の第1の実施例を示すもので、接続の
基本構成を示すものである。装置1と2,装置3と4の2
個のペアを基本とする。入力200は装置1と2へ、入力2
01は装置3と4へ入力し、比較情報のためのインタフェ
ース12とインタフェース34を使用する。図中の太線が本
基本構成において使用されるインタフェースである。本
構成では装置0が予備として存在する。なお、どの1装
置が予備となっていてもよいことは明白である。
第3図は本発明の第2の実施例を示すもので、第2図
に示す基本構成中、任意の1装置がダウンした場合のイ
ンタフェース接続の様子を示したものである。図中
(a)は装置1がダウンした場合を示すものであり、入
力200は装置2と3へ、入力201は装置4と0へ入力し、
インタフェース23,40で2重化装置を結合する。(b)
は装置2が、(c)は装置3が、(d)は装置4がダウ
ンした場合の入力インタフェースと結合インタフェース
を太線にてそれぞれ示したものである。これから、上記
のような装置間インタフェースを定めておくことによ
り、任意の1装置が故障しても故障前と同じ必ず2個の
ペアで2重化構成が実現できることになる。
以上における説明中、装置としてはプロセッサ,論理
回路またはシステムとしてもよいことは明白である。
[発明の効果] 以上説明したように本発明によれば、(2n+1)個の
装置からなるシステムにおいて通常動作中に1個の装置
に障害が生じダウンしてもただちに障害前と同じ2重化
装置をペアとするn個のペアを組み直すことができ、引
き続き信頼性の高いシステムを実現できる利点を有す
る。
【図面の簡単な説明】
第1図は本発明に基づく装置構成とインタフェース構成
の一例を示すブロック図、第2図は本発明の構成に基づ
き2個の2重化装置の一例を示す基本構成図、第3図は
本発明の構成の下で任意の1装置に障害を生じたときの
装置構成とインタフェース構成の一例を示すブロック
図、第4図は2重化装置をペアとする場合の従来の装置
構成とインタフェース構成を示すブロック図である。 0,1,2,3,4……同一構成を有する装置、0′,1′,2′,
3′……各装置中の比較回路、01,12,23,34,40……装置
間比較情報インタフェース、100,101,102,103,104……
各装置の出力信号、200,201……各装置への入力。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】2個の装置をペアとするn個のペアを有
    し、予備の装置をさらに1個設け全体として2n+1個の
    装置をリング状に接続してなる2重化方式において、n
    個の独立な入力インタフェースについて、i(i=0,1,
    …,n−1)番目の入力は2i番目から連続して隣接した4
    個の装置へ同一信号を入力し、かつペア内で正常性検査
    用の比較情報を交換するためのインタフェースは、j
    (j=0,1,…,2n)番目の装置については、j番目の装
    置に隣接する装置とインタフェースを有し、通常動作中
    に任意の1装置がダウンしても入力と比較情報のための
    インタフェースを切替えることにより故障前のn個の2
    重化装置のペアを構成することを特徴とする2重化方
    式。
JP62006214A 1987-01-16 1987-01-16 2重化方式 Expired - Fee Related JP2514643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006214A JP2514643B2 (ja) 1987-01-16 1987-01-16 2重化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006214A JP2514643B2 (ja) 1987-01-16 1987-01-16 2重化方式

Publications (2)

Publication Number Publication Date
JPS63175938A JPS63175938A (ja) 1988-07-20
JP2514643B2 true JP2514643B2 (ja) 1996-07-10

Family

ID=11632270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006214A Expired - Fee Related JP2514643B2 (ja) 1987-01-16 1987-01-16 2重化方式

Country Status (1)

Country Link
JP (1) JP2514643B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606107B2 (ja) * 1993-12-08 1997-04-30 日本電気株式会社 プロセッサ冗長化方式

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330580B2 (ja) * 1973-11-21 1978-08-28
JPS5839430B2 (ja) * 1977-09-19 1983-08-30 沖電気工業株式会社 予備切替方式
JPS6020658A (ja) * 1983-07-15 1985-02-01 Nippon Telegr & Teleph Corp <Ntt> 予備ユニツト切替装置

Also Published As

Publication number Publication date
JPS63175938A (ja) 1988-07-20

Similar Documents

Publication Publication Date Title
AU606407B2 (en) Cross-coupled checking circuit
JPH08255115A (ja) 障害検出およびフォルトトレラントディジタルデータ処理方法および装置
JP2514643B2 (ja) 2重化方式
JP2001249701A (ja) 2重化情報処理装置
JP3210527B2 (ja) 二重化計算機システム
JPS6156983A (ja) 半導体装置およびそのテスト方法
JPS5821837A (ja) 集積回路
JPH0198034A (ja) 多重冗長系回路
JPS6249453A (ja) 疑似障害発生回路
JPH0454643A (ja) パリティ生成およびチェック回路
JPS6227814A (ja) 故障検出回路
JPS60239835A (ja) 論理回路の故障診断方式
JPS59172001A (ja) アナログ出力切換装置
SU645160A2 (ru) Устройство дл указани неисправности в дублированных дискретных автоматах
JPH10124338A (ja) 並列処理装置
JP3015538B2 (ja) 電子計算機の二重化方式
JPH04149742A (ja) 演算器二重化方式
JPS61213934A (ja) シフトパス回路
JPS6332638A (ja) 二重化システム
JPS62203244A (ja) ハ−ドウエア診断方式
JPH04155535A (ja) 情報処理装置の障害検出方式
JPS617901A (ja) デイジタル制御装置
JPH0330514A (ja) 誤り検査回路
JPH0422053B2 (ja)
JPS6380340A (ja) 障害検出装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees