JP2001249701A

JP2001249701A - ２重化情報処理装置

Info

Publication number: JP2001249701A
Application number: JP2000063084A
Authority: JP
Inventors: Shozo Okamoto; 正三岡本
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 2000-03-08
Filing date: 2000-03-08
Publication date: 2001-09-14
Anticipated expiration: 2020-03-08
Also published as: JP4401521B2

Abstract

(57)【要約】【課題】大きな情報量の外部入力に対しても、複数の
ＭＣＵ相互間で共用すべき信号の情報量を増やさずに、
安価で信頼性の高い２重化情報処理装置を提供する。【解決手段】この２重化情報処理装置１０は、ＭＣＵ
からなる２つの信号処理手段１０Ａ、１０Ｂ、二つの信
号出力Ｓ3A、Ｓ3Bを照合する信号照合部１１０を有して
いる。各信号処理手段１０Ａ、１０Ｂの信号入力端子１
１Ａ、１１Ｂには、複数の信号センサからなるセンサ装
置Ｓの検出信号Ｓ１を導入する。また、各共用出力端子
３１Ａ、３１Ｂには、論理信号共用路３０Ａ、３０Ｂを
接続してある。各信号処理手段１０Ａ、１０Ｂは、仮論
理演算部７０Ａ、７０Ｂと本論理演算部８０Ａ、８０Ｂ
からなる論理演算部２０Ａ、２０Ｂを有している。仮論
理演算と本論理演算とが、これら双方を合わせて論理演
算部２０Ａ、２０Ｂにおける一つのまとまった信号処理
を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、鉄道信号その他の
高い安全性が要求される各種情報を処理するため、主と
してマイクロコントロールユニットを２重化構成させ
て、いわゆるフェイルセーフの用途に適用できる２重化
情報処理装置に関する。

【０００２】

【従来の技術】図６は、一従来例による２重化情報処理
装置の構成のブロック図である。この従来例には、二つ
のマイクロコントローラユニット（以下、ＭＣＵとい
う）の一方をＡ系として他方をＢ系とし、これらを二重
化させて構成した２重化情報処理装置２００が示されて
いる。この２重化情報処理装置２００は、各ＭＣＵ２１
０Ａ、２１０Ｂ内に、外部入力信号Ｓ1のアナログデジ
タルコンバータ（以下、ＡＤ変換器という）２４０Ａ、
２４０Ｂと、信号処理を行なう論理部２２０Ａ、２２０
Ｂとを順に設けた構成にしてある。

【０００３】外部入力Ｓ1は、互いに独立したまま各Ｍ
ＣＵ２１０Ａ、２１０Ｂに導入され、それぞれのＡＤ変
換器２４０Ａ、２４０Ｂに直接に入力される。また、各
ＡＤ変換器２４０Ａ、２４０Ｂからは、デジタル信号Ｓ
2A、Ｓ2Bを自系の論理部２２０Ａ、２２０Ｂに導入させ
るとともに、それぞれの信号共用路２３０Ａ、２３０Ｂ
を介して他系の論理部２２０Ｂ、２２０Ａにも送出させ
る。

【０００４】この２重化情報処理装置２００によれば、
各論理部２２０Ａ、２２０Ｂにおいて、自系用のデジタ
ル信号Ｓ2A、Ｓ2Bを他系からのデジタル信号Ｓ2A、Ｓ2B
と照合できるため、一つの信号処理を同一の処理手順に
よって相互に同期させながら行なうことができる。同時
に、これらデジタル信号Ｓ2B、Ｓ2Aの信号論理を照合す
ることによって、信号共用路２３０Ａ、２３０Ｂの固定
故障を試験しておくこともできる。

【０００５】各系のＭＣＵ２１０Ａ、２１０Ｂには、前
述したデジタル信号Ｓ2A、Ｓ2Bの照合処理などを行なう
論理部２２０Ａ、２２０Ｂ、両ＭＣＵ２１０Ａ、２１０
Ｂどうしの同期処理を行なう同期部２５０Ａ、２５０
Ｂ、自系および他系の演算出力どうしを照合する照合部
２６０Ａ、２６０Ｂを設けてある。また、出力された二
つの照合結果Ｓ3A、Ｓ3Bが、一つの外部入力に信号処理
を２重化させた結果として得られ、いわゆるフェイルセ
ーフの信号処理が実現できる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例の２重化情報処理装置によると、多くの入力点を有
する外部入力に対して、また、大きな出力ビット数を要
するＡＤ変換器についても、次に述べるような重大な技
術上の課題が残ってしまう。

【０００７】外部入力の入力点数が多くなると、また、
ＡＤ変換器の出力ビット数が大きくなると、これらに伴
って変換後のデジタル信号に対し、信号共用路の信号線
の本数が増加する。このため、入出力端子の数が多く処
理能力も高めの大規模なＭＣＵを必要とし、結果的に部
材コストの上昇を招くことになってしまい、これら技術
上の課題に対して抜本的な解決が必要であった。

【０００８】したがって、本発明の目的は、大きな情報
量の外部入力に対しても、複数のＭＣＵ相互間で共用す
べき信号の情報量を増やさずに、安価で信頼性の高い２
重化情報処理装置を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明の２重化情報処理装置は、信号処理を同期さ
せた二つの信号処理手段を備え、一つの外部入力をそれ
ぞれの信号処理手段に導入し、同一の外部入力から、同
一の処理手順によって二つのデジタルデータを編成して
照合する２重化情報処理装置において、一方の信号処理
手段に導入した外部入力について、外部入力の情報量を
圧縮させる仮論理演算を行ない、その演算結果を他方の
信号処理手段に送出する同一の論理演算手段と、両論理
演算手段によるそれぞれの演算結果を論理演算手段相互
間で共用させる演算結果共用手段とを有し、共用された
両演算結果を各信号処理手段で照合し、所定の近似範囲
内にあるときだけデジタルデータの編成に供するもので
ある。この２重化情報処理装置によれば、予め外部入力
の情報量が論理演算手段によって圧縮されてから、演算
結果共用手段によって論理演算手段相互間で共用され
る。このため、演算結果共用手段が少ない情報量に適し
た簡単な構成になる。本発明の請求項２に係る２重化情
報処理装置は、論理演算手段が、共用した両演算結果に
ついて、信号処理に関する別の論理演算をさらに行なっ
てから、デジタルデータの編成を行なうことを特徴とす
る。これによれば、仮論理演算が部分的な処理であって
も、残りが別の論理演算によって遂行され所定の信号処
理が完了する。本発明の請求項３に係る２重化情報処理
装置は、論理演算手段が、各演算結果どうしを正論理お
よび負論理によって照合し、前記演算結果共用手段にお
ける固定故障を試験することを特徴とする。これによれ
ば、論理信号共用路の固定故障が検出される。本発明の
請求項４に係る２重化情報処理装置は、両デジタルデー
タの照合結果によって、外部出力がフェイルセーフとな
る信号処理を行なうことを特徴とする。これによれば、
鉄道信号に重要なフェイルセーフが行なわれる。

【００１０】

【発明の実施の形態】以下、本発明による実施の形態を
添付図面を参照しながら説明する。図１は本発明の一実
施形態による２重化情報処理装置のブロック図である。
この２重化情報処理装置１０は、処理サイクルを同期さ
せたＭＣＵからなる二つの信号処理手段１０Ａ、１０Ｂ
と、これら信号処理手段１０Ａ、１０Ｂによる二つの信
号出力Ｓ3A、Ｓ3Bを照合する信号照合部１１０を有して
いる。信号照合部１１０には、増幅器を有した正常リレ
ー装置Ｒを付設し、両信号出力Ｓ3A、Ｓ3Bによって鉄道
信号の正常性を他の装置に報告する。

【００１１】二つの信号処理手段１０Ａ、１０Ｂの一方
をＡ系として他方をＢ系とし、これらＡ系ＭＣＵおよび
Ｂ系ＭＣＵを並列させた２重化構成にしてある。それぞ
れの信号処理手段１０Ａ、１０Ｂの信号入力端子１１
Ａ、１１Ｂには、複数の信号センサからなるセンサ装置
Ｓから、外部入力として検出信号Ｓ1を導入する。ま
た、各共用出力端子３１Ａ、３１Ｂには、論理信号共用
路３０Ａ、３０Ｂを介して各共用入力端子３２Ｂ、３２
Ａを接続してある。これら論理信号共用路３０Ａ、３０
Ｂから本発明による演算結果共用手段を構成する。

【００１２】各信号処理手段１０Ａ、１０Ｂは、アナロ
グの検出信号Ｓ1をデジタル化するＡＤ変換器４０Ａ、
４０Ｂと、デジタル信号Ｓ2A、Ｓ2Bに対する論理演算部
２０Ａ、２０Ｂと、Ａ系およびＢ系ＭＣＵどうしの同期
処理を行なう同期部５０Ａ、５０Ｂと、論理演算の結果
どうしを照合する論理照合部６０Ａ、６０Ｂとを有して
いる。例えば、ＡＤ変換器を内蔵した１チップのマイク
ロコントローラを用いれば、論理演算部２０Ａ、２０
Ｂ、論理照合部６０Ａ、６０Ｂをその制御プログラムと
し、内部バスを介して同期部５０Ａ、５０Ｂに協働させ
て実現できる。

【００１３】この場合には、例えば同期部５０Ａ、５０
Ｂどうしが割込み処理の制御信号線５１Ａ、５１Ｂを介
して接続される。また、論理照合部６０Ａ、６０Ｂどう
しが各ＭＣＵによる演算結果の信号共用線６１Ａ、６１
Ｂを介して接続されるが、前述した論理信号共用路３０
Ａ、３０Ｂとともに、各信号共用線６１Ａ、６１Ｂをデ
ータバスで共用させてもよい。この論理演算部２０Ａ、
２０Ｂから本発明による二つの論理演算手段を、また、
論理信号共用路３０Ａ、３０Ｂから本発明による二つの
演算結果共用手段をそれぞれ構成する。

【００１４】以下、信号センサとして、アナログセンサ
を用いた一例を述べるが、この他、信号センサの一部ま
たは全部にデジタルセンサを用いるときは、後述する各
アナログ・デジタル変換器（以下、省略してＡＤ変換器
という）４０Ａ、４０Ｂを削減し、または省いて直接に
各論理演算部２０Ａ、２０Ｂに導入して論理演算させる
ことができる。つまり、デジタル信号Ｓ2A、Ｓ2Bは、信
号センサによる数値データと検出結果に伴う論理データ
とを含むことができる。

【００１５】各論理演算部２０Ａ、２０Ｂは、導入した
デジタル信号Ｓ2A、Ｓ2Bに対する仮論理演算を行なう仮
論理演算部７０Ａ、７０Ｂと、信号処理の本論理演算を
行なう本論理演算部８０Ａ、８０Ｂとを有している。仮
論理演算部７０Ａ、７０Ｂからは、自系の仮論理演算結
果Ｓ4A、Ｓ4Bが送出され、論理信号共用路３０Ａ、３０
Ｂを介して他系の本論理演算部８０Ａ、８０Ｂに導入さ
れる。仮論理演算と本論理演算とは、これら双方を合わ
せて論理演算部２０Ａ、２０Ｂにおける一つのまとまっ
た信号処理を構成する各演算である。なお、５１Ａ、５
１Ｂは両同期部の５０Ａ、５０Ｂどうしの、また、６１
Ａ、６１Ｂは両論理照合部６０Ａ、６０Ｂどうしの各
信号共用路である。

【００１６】図２は図１に示すＡ系ＭＣＵの論理演算部
による一構成例のブロック図であり、Ｂ系ＭＣＵの論理
演算部にも適用される構成である。この論理演算部２０
Ａは、デジタル信号Ｓ2Aを導入する入力ポート群７１Ａ
と、Ａ系ＭＣＵの仮論理演算結果Ｓ4Aを保持するととも
に論理信号共用路３０Ａ、３０Ｂに送出する出力ポート
群７２Ａとを有している。

【００１７】さらに、Ｂ系ＭＣＵの論理演算部２０Ｂに
よる演算結果Ｓ4Bを導入して保持する別の入力ポート群
８１Ａと、これら入力および出力ポート群７１Ａ、８１
Ａ、７２Ａを用い、後述する信号処理を行なう演算論理
回路２１とを有している。また、入力および出力ポート
群７１Ａ、８１Ａ、７２Ａの一部が余れば、予め決めら
れたアルゴリズムの所定値で埋めておけばよい。Ｓ21
A、Ｓ21Bは、本論理演算の結果として論理照合部６０
Ａ、６０Ｂに提供される演算結果である。

【００１８】デジタル信号Ｓ2Aの入力ポート群７１Ａに
は、デジタル信号Ｓ2Aの伝送単位に対応した信号数ｎi
が入力される。一般に、前述したセンサ装置Ｓのアナロ
グ信号、切替接点の個数が多いため、これに応じて入力
ポート群７１Ａの容量が大きくなってしまう。しかし、
論理演算回路２１によって、情報圧縮を含む信号処理が
遂行されるため、出力ポート群７２Ａ、入力ポート群８
１Ａの容量を入力ポート群７１Ａより小さく設定でき
る。したがって、これらに対して入出力すべき各論理信
号共用路３０Ａ、３０Ｂの信号数ｎtを小さくできる。

【００１９】この場合、デジタル信号Ｓ2Aの信号数ｎi
が変化するときでも、前述した仮論理演算の内容を修正
または切り換えることによって、柔軟に対処できる論理
演算部２０Ａが実現できる。また、入力および出力ポー
ト群７１Ａ、８１Ａ、７２Ａの余り部分について、所定
値を設定することによって対処できる。

【００２０】図３は図２に示す論理演算回路による信号
処理の一例の遷移図である。Ａ系の信号処理では、セン
サ装置Ｓの検出信号Ｓ1をＡ系のＭＣＵに導入する検出
信号導入モードＭ1Aと、導入した各検出信号Ｓ1を照合
する入力信号照合モードＭ２と、各ＭＣＵなどの固定故
障を試験する固定故障試験モードＭ３とを、両信号処理
手段１０Ａ、１０Ｂ相互間で同期させながら繰り返し遂
行していく。また、Ｂ系の信号処理では、Ｂ系のＭＣＵ
による検出信号導入モードＭ1Bを遂行するとともに、こ
れを検出信号導入モードＭ1Aと同期させる。

【００２１】入力信号照合モードＭ２では、１サイクル
の信号処理を開始するにあたって両信号処理手段１０
Ａ、１０Ｂ相互間で信号処理を初期化しながら同期処理
を行ない、センサ装置Ｓから各信号処理手段１０Ａ、１
０Ｂに至る経路を含み、ＡＤ変換などの前処理の正しさ
を判定できる。また、固定故障試験モードＭ３では、両
論理信号共用路３０Ａ、３０Ｂを含む論理演算部２０
Ａ、２０Ｂの固定故障を検出することができる。

【００２２】図４は図３に示すＡ系の入力信号照合モー
ドでの入力信号照合の一処理例のフローチャートであ
る。先ず、デジタル信号Ｓ2Aを論理演算回路２１が入力
ポート群７１Ａから取得する（ステップＳＴ１）。そし
て、取得したデジタル信号Ｓ2Aにより仮論理演算を行な
い（ステップＳＴ２）、さらに、この仮論理演算の結果
を出力ポート７２Ａに保持する（ステップＳＴ３）。

【００２３】この出力ポートに保持するステップＳＴ２
では、デジタル信号Ｓ2Aの信号数ｎiが論理信号共用路
３０Ａ、３０Ｂの信号数ｎtより大きければ、例えば、
その情報量を圧縮するなどしてビット数を削減させる。
また、信号数ｎiが小さいか等しければ、出力ポート群
７２Ａの残りの部分を、前述した所定値で埋めておく。
これにより、後述する仮論理演算の結果の照合では、こ
の余り部分どうしは必ず一致する。

【００２４】続いて、同様にして保持してあったＢ系の
仮論理演算の結果を、論理演算回路２１が入力ポート群
８１Ａを介して取得する（ステップＳＴ４）。そして、
両仮論理演算の結果を照合して同じ検出信号Ｓ1に基づ
くことを確認するとともに、所定の論理処理を行ない本
論理演算に必要な情報を用意する（ステップＳＴ５）。

【００２５】続いて、この情報によって本論理演算を行
なう（ステップＳＴ６）。これにより、所定の終了処理
を行なって一連の入力信号照合を完了する。なお、仮論
理演算を行なうステップＳＴ２で、この本論理演算をも
含めて完遂させることができるときはステップＳＴ６を
省略してもよい。

【００２６】図５は図３に示すＡ系の固定故障試験モー
ドでの固定故障試験の一処理例を説明する図である。こ
の固定故障試験では、先ず、処理サイクルの同期化処理
ＳＴ１１を実行し、Ａ系およびＢ系の各信号処理手段１
０Ａ、１０Ｂどうしで論理信号の交換を可能にする。

【００２７】続いて、デジタル信号Ｓ2A、Ｓ2Bの反転出
力処理ＳＴ１２を実行し、その論理値を反転させて二つ
の試験用データを形成し、前述した出力ポート群７２Ａ
に保持しておく。そして、これに続く反転入力処理ＳＴ
１３を実行し、各試験用データを論理信号共用路３０
Ａ、３０Ｂを介して導入する。

【００２８】続いて、試験データの反転比較処理ＳＴ１
３を実行し、その論理値をさらに反転させて元に戻し、
保持しておいたデジタル信号Ｓ2A、Ｓ2Bと比較する。そ
して、これらが一致すると、試験用データの正常認定処
理ＳＴ１４を実行し、論理信号共用路３０Ａ、３０Ｂに
固定故障が生じていなければ、各処理を正常終了させ
る。また、不一致状態が生じたときには所定のエラー処
理ＥＲを実行する。このエラー処理ＥＲでは、その故障
内容を固定故障の症状に基づいて診断することが望まし
い。

【００２９】例えば、固定故障を各部に報告してから、
該当ビットや正しい論理値などを診断するだけでもよい
が、少なくとも信号管理上で理論的に安全性を有する、
いわゆる安全側の信号選択を行うべきである。また、い
ずれの対策も採ることができない正当な事情があれば、
各部の現状を記憶保存させて穏やかにシステムを休止さ
せることも考えられる。

【００３０】このように、各処理を完了して論理信号共
用路３０Ａ、３０Ｂの正しさが認定できると、一連の演
算処理を施したデジタル信号Ｓ2A、Ｓ2Bを引数として所
定のアプリケーションプログラムを起動させアプリケー
ション処理ＳＴ１５を実行する。これによって、正しい
デジタル信号による各種のデジタルデータを編成して信
号処理を行うことができる。

【００３１】このデジタルデータに対しては、信号照合
部１１０によって総合的な照合が行われ、その照合結果
がリレー装置Ｒに提供される。そして、例えば、鉄道信
号の受信装置における正常リレーなどを扛上（閉成）さ
せる。

【００３２】具体的な一実施例を挙げて以下に説明す
る。前述したセンサ装置Ｓの検出信号Ｓ1が電圧値を示
し、その電圧値がたとえば２．５Ｖに達しないとき非常
灯を点灯させるシステムを一例として述べる。センサ装
置Ｓの検出信号Ｓ1が５Ｖのときは、前述したＡ／Ｄ変
換器のデジタル信号Ｓ2A、Ｓ2Bが、その特性が多少バラ
ついても、ともにほぼ５Ｖを示すはずである。

【００３３】このため、仮論理演算部７０Ａ、７０Ｂで
は、デジタル信号Ｓ2A、Ｓ2Bが十分に２、５Ｖを超えて
いるため、確実に非常灯の消灯（オフ）を示す情報が出
力される。また、両系の論理演算部２０Ａ、２０Ｂから
論理信号共用路３０Ａ、３０Ｂを介して、非常灯の消灯
（オフ）を示す情報が他方の論理演算部２０Ｂ、２０Ａ
に送出される。したがって、本論理演算部８０Ａ、８０
Ｂによって、このままの情報として信号照合部１１０に
出力され、非常灯が消灯（オフ）する。

【００３４】これに対して、センサ装置Ｓの検出信号Ｓ
1が２．５Ｖ程度のときは、前述したＡ／Ｄ変換器で、
その変換出力の誤差や検出信号Ｓ1の入力タイミングの
ずれに伴って、一方のデジタル信号Ｓ2Aは２．５Ｖを示
すが、他方のデジタル信号Ｓ2Bが２．４９Ｖを示すこと
が考えられる。

【００３５】この場合、前述した一方の仮論理演算部７
０Ａでは、デジタル信号Ｓ2Aが２．５Ｖに達したため、
その仮論理演算結果Ｓ4Aとして非常灯の消灯（オフ）を
示す情報が出力される。しかし、他方の仮論理演算部７
０Ｂでは、２．４９Ｖであって２．５Ｖに達しないた
め、こちらの仮論理演算結果Ｓ4Bは点灯（オン）を示す
情報を出力してしまう。

【００３６】このため、二つの仮論理演算結果Ｓ4A、Ｓ
4Bが不一致となるが、このとき本論理演算部８０Ａ、８
０Ｂでは、非常灯を点灯させることが安全側の処置であ
るから、点灯させる判断を行なう。また、この状態が短
時間だけ連続するなら固定故障ではないが、例えば２秒
間経過したときには、前述した論理演算部（本論理演算
部でもよい）が、ＭＣＵのシステム故障であると判断し
て本装置を停止させる。

【００３７】別の一例として、センサ装置Ｓがスイッチ
を備えており、このスイッチのオン・オフ情報を併せて
取り込むシステムがあり、電圧値が２．５Ｖに達しない
か、またはスイッチがオフ状態であれば、非常灯を点灯
させる。このシステムでは、二つの仮論理演算部７０
Ａ、７０Ｂで、電圧値の情報とスイッチのオン・オフ情
報とが別々に論理判断され、二本の共用線を介して別々
に交換される。

【００３８】また、本論理演算部８０Ａ、８０Ｂでは、
電圧値、スイッチの４つの情報のうち、いずれか一つで
も非常灯を点灯させる内容があれば、結果的に安全側と
して点灯させる。このシステムの場合には、仮論理演算
のステップＳＴ２が本論理演算も含めて完遂できる場合
の例外と言えるため、本論理演算のステップＳＴ６を省
略させない。

【００３９】

【発明の効果】以上説明したように、本発明に係る２重
化情報処理装置によれば、予め仮論理演算を行なってか
ら、論理信号共用路を介して両信号処理手段で共用させ
る。このため、大きな情報量の外部入力に対しても、二
つのＭＣＵ相互間で共用すべき信号の情報量を増やさず
に、安価で信頼性の高い２重化情報処理装置を提供する
ことができる。また、請求項２記載の装置によれば、仮
論理演算と別の論理演算とを組み合わせて信号処理が遂
行されるため、仮論理演算の内容を任意に構成でき、請
求項３記載の装置によれば、論理信号共用路の固定故障
が検出されるため、また、請求項４記載の装置によれ
ば、鉄道信号のフェイルセーフが実現できるため、信号
処理全体の信頼性がいっそう高まる。

【図面の簡単な説明】

【図１】本発明の一実施形態による２重化情報処理装置
のブロック図

【図２】図１に示すＡ系ＭＣＵの論理演算部による一構
成例のブロック図

【図３】図２に示す論理演算回路による信号処理の一例
の遷移図

【図４】図３に示すＡ系の入力信号照合モードでの入力
信号照合の一処理例のフローチャート

【図５】図３に示すＡ系の固定故障試験モードでの固定
故障試験の一処理例を説明する図

【図６】一従来例による２重化情報処理装置の構成のブ
ロック図

【符号の説明】

１０・・・２重化情報処理装置、１０Ａ、１０Ｂ・・・信号処
理手段、１１Ａ、１１Ｂ・・・入力端子、２０Ａ、２０Ｂ・
・・論理演算部、３０Ａ、３０Ｂ・・・論理信号共用路、３
１Ａ、３１Ｂ・・・共用出力端子、３２Ａ、３２Ｂ・・・共用
入力端子、４０Ａ、４０Ｂ・・・アナログデジタル変換器
（ＡＤ変換器）、５０Ａ、５０Ｂ・・・同期部、５１Ａ、
５１Ｂ、６１Ａ、６１Ｂ・・・信号共用路、６０Ａ、６０
Ｂ・・・論理照合部、７０Ａ、７０Ｂ・・・仮論理演算部、８
０Ａ、８０Ｂ・・・本論理演算部、１１０・・・信号照合装
置、Ｒ・・・リレー装置、Ｓ・・・センサ装置、Ｓ1・・・検出信
号、Ｓ2A、Ｓ2B・・・デジタル信号、Ｓ21A、Ｓ21B・・・演算
結果、Ｓ3A、Ｓ3B・・・信号出力（照合結果）、Ｓ4A、Ｓ4
B・・・仮論理演算結果。

Claims

【特許請求の範囲】

【請求項１】信号処理を同期させた二つの信号処理手
段(10A、10B)を備え、一つの外部入力(S)をそれぞれの信
号処理手段(10A、10B)に導入し、同一の外部入力から、
同一の処理手順によって二つのデジタルデータを編成し
て照合する２重化情報処理装置(10)において、一方の信号処理手段(10Aまたは10B)に導入した外部入力
について、外部入力の情報量を圧縮させる仮論理演算を
行ない、その演算結果を他方の信号処理手段(10Bまたは
10A)に送出する同一の論理演算手段(20Aまたは20B)と、両論理演算手段(20A、20B)によるそれぞれの演算結果を
論理演算手段(20A、20B)相互間で共用させる演算結果共
用手段(30)とを有し、共用された両演算結果を各信号処理手段(10Aまたは10B)
で照合し、所定の近似範囲内にあるときだけデジタルデ
ータの編成に供する２重化情報処理装置。
【請求項２】前記論理演算手段(20A、20B)が、共用し
た両演算結果について、信号処理に関する別の論理演算
をさらに行なってから、デジタルデータの編成を行なう
ことを特徴とする請求項１記載の２重化情報処理装置。
【請求項３】前記論理演算手段(20A、20B)が、各演算
結果どうしを正論理および負論理によって照合し、前記
演算結果共用手段(30)における固定故障を検出すること
を特徴とする請求項１または２記載の２重化情報処理装
置。
【請求項４】前記両デジタルデータの照合結果によっ
て、外部出力がフェイルセーフとなる信号処理を行なう
ことを特徴とする請求項１、２または３記載の２重化情
報処理装置。