JP2504947B2 - 表示装置の検査装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 表示装置の表示制御部の検査を、メモリに格納された
基準のテストパターンと、検査すべき表示制御部を通し
て表示部に送られる同一テストパターンの信号を比較す
ることにより、また水平および垂直ブランキング部分の
ドット数を基準数と比較することにより自動的に行い、
表示画面目視による検査作業を廃止し、当検査の信頼性
向上と作業効率の向上を図る。

〔産業上の利用分野〕

本発明は表示装置の検査装置に係り、さらに詳しく言
えば、同装置に用いられる表示制御部の検査装置に関す
る。

情報処理装置の端末などとして用いられるCRT表示装
置に在って、所定の文字やグラフィックデータを表示画
面上所定の位置に、所定のモードで表示させる制御など
を行うCRTの表示制御部（以下CRT制御部または被検査部
という）は、従来CRT部分と共に組み立てられてから、
総合的に目視を主として種々の検査が行われていたが、
最近の傾向として、CRT制御部は独立した部品として製
作され、検査されるようになってきた。

従って、その検査には、信頼性が高く、効率の良い方
法が要望されていた。

〔従来の技術と発明が解決しようとする問題点〕

従来のCRT制御部の検査は、CRT表示装置に被検査CRT
制御部を組み込んでから、水平同期信号と垂直同期信号
（以下、同期信号という）とテストパターンのビデオ信
号を入力し、CRT表示画面を目視で読み取ることで行っ
ていた。従って、高精度グラフィックパターンや、漢字
文字のドット構成の読み取りが困難で、読み取りの見逃
しがあるのみならず、また試験作業者の目の疲れがあ
り、作業工数も多くの時間を要した。

〔問題点を解決するための手段〕

そこで、この発明は、検査用に予め設けられたテスト
パターンのデータ、水平及び垂直ブランキングの基準パ
ルス数を格納するメモリ手段１と、表示制御部７から表
示部８に送られるテストパターンのデータとメモリ手段
１に格納されたテストパターンのデータとを表示制御部
７からのクロック信号に基づいて順次比較するデータ比
較部２と、表示制御部７からクロック信号と同期信号を
受け、水平走査が開始してからテストパターンが始まる
までのクロック信号数とメモリ手段１に格納された水平
ブランキングの基準パルス数とを比較する水平ブランキ
ング比較部５と、表示制御部７からクロック信号と同期
信号を受け、垂直走査が開始してからテストパターンが
始まるまでの水平同期信号数と上記メモリ手段１に格納
された垂直ブランキングの基準パルス数とを比較する水
平ブランキング比較部６とを設け、これらの比較部2,5,
6からの信号で表示制御部７の誤動作を検知するように
構成する。

〔作用〕

制御部３は被検査部７のからの同期信号及びクロック
信号を受けて、被検査部７が出力するパターン信号の各
ドットに同期して、そのドットに対するアドレスを基準
データメモリ１上にアクセスして、そのアドレスのデー
タを出力させる。データ比較部２は制御部から受けたク
ロック信号により同期されて、基準データメモリ１から
のデータと、被検査部７から受けた信号のデータを各ド
ット毎に比較し、それが同一でなければ、信号を出力す
る。

また、水平ブランキング比較部５は、水平走査が開始
してからテストパターンが始まるまでのクロック数と第
１の基準レジスタ10が格納する基準パルス数を比較し、
同一でなければ、信号を出力し、同様に、垂直ブランキ
ング比較部６は、垂直走査が開始してからテストパター
ンが始まるまでの水平同期信号数と第２の基準レジスタ
12が格納する基準パルス数を比較し、同一でなければ、
信号を出力する。

被検査部７は高速ディジタル論理回路から構成されて
いるので、波形のなまり等による誤動作があり、それら
がこの試験により検出されるのである。

〔実施例〕

以下図面に示す実施例により本発明の要旨を具体的に
説明する。

第１図は１実施例の構成をブロック図で示すもので、
図において、１は基準データメモリ、２はデータ比較
部、３は制御部、４は画面比較部、５は水平ブランキン
グ比較部、６は垂直ブランキング比較部、７は被検査
部、即ちCRT制御部、８は表示部、９はテストパターン
信号発生部、10は水平基準レジスタ、11は水平ワークレ
ジスタ、12は垂直基準レジスタ、13は垂直ワークレジス
タである。

基準データメモリ１は高速のRAM（ランダムアクセス
メモリ）であって、表示装置でのフレームバッファメモ
リに相当する働きをする。ここに格納されるテストパタ
ーンとしては、画面一杯の文字、画像その他任意に作成
したものを、キーボードからプログラムによる入力、或
いは画面をカメラにより撮像して予め作成しておく。一
度作成されたテストパターンを一旦フロッピーディスク
などに格納しておき、それを使用時に基準データメモリ
１にロードするか、或いはその度にカメラからロードし
てもよい。このテストパターンのロードには、良品のCR
T制御部が用いられる。

テストパターン信号発生部９は基準テストパターンを
基準データメモリ１にロードした時と同様の何れかの方
法で基準データメモリ１内のデータと全く同一のテスト
パターン信号を発生し、被検査部７に入力する。

制御部３は、基準データメモリ１へのテストパターン
のロードの指示、データ比較の開始・停止の指示と、被
検査部７からの同期信号及びクロック信号を受信して、
基準データメモリ１のアドレスの初期値を設定した後、
基準データメモリ１に書き込み・読みだしの指示を行っ
て、受信テストパターン信号に対応するアドレスのデー
タを出力させると共に、データ比較部２に比較のタイミ
ング信号を出力する。

データ比較部２は、基準データメモリ１のデータと、
被検査部７の出力信号をシリアルに１ドットづつ比較
し、それらが同一でない時は、この被検査部は不良であ
ることを示す信号を出力する。この不良指摘信号は、こ
の検査装置の表示部８上、その不良ドットの位置に表示
される。

水平と垂直のブランキング比較部５と６はそれぞれ、
基準のブランキングのパルス数を格納する基準レジスタ
10,12と比較動作のためのワークレジスタ11,13を備えて
いる。水平ブランキング比較部５は、水平走査が開始し
てからテストパターン信号が開始するまでのクロック数
を前記両レジスタ10,11を用いて比較し、垂直ブランキ
ング比較部６は垂直走査が開始してからテストパターン
信号が始まる迄の水平同期信号数を前記両レジスタ12,1
3を用いて比較し、いずれの比較部も比較信号が同一で
ない時には、不良であることを示す信号を出力する。従
来は表示画面上パターンが開始する位置をゲージなどを
用いて検査作業者が目視で確認していた。

本発明に用いられた上述のメモリ，制御部，各比較部
はいずれも、周知で入手容易なディジタル論理回路によ
り容易に構成可能なものである。

上述のように、これらの検査はいずれも従来のように
作業者が画面を見る必要がない。そうして、これらの検
査の結果、被検査部７の出力信号が基準信号と同一でな
い時、即ち被検査部が不良である時、それぞれの比較部
2,5,6は不良を指摘する信号を出力するが、これらの信
号は検査装置の表示画面上に表示する、警報音を発す
る、或いは自動的に被検査部品を選別し排除する、など
の目的に用いられる。

〔発明の効果〕

以上述べたように、本発明によれば、極めて簡易な回
路構成で表示装置の表示制御部の検査を正確で効率的に
行え、検査の完全自動化を可能にし、その工業的効果は
頗る大である。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロック図、 第２図はブランキングの説明図である。 図において、 １は基準データメモリ、２はデータ比較部、３は制御
部、４は画面比較部、５は水平ブランキング比較部、６
は垂直ブランキング比較部、７は被検査部としてのCRT
制御部（表示制御部）である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】表示部と表示制御部とから成る表示装置の
   前記表示制御部を外部から検査する検査装置において、 検査用に予め設けられたテストパターンのデータ、水平
   及び垂直ブランキングの基準パルス数を格納するメモリ
   手段と、 前記表示制御部から表示部に送られるテストパターンの
   データと上記メモリ手段に格納されたテストパターンの
   データとを該表示制御部からのクロック信号に基づいて
   順次比較するデータ比較部と、 前記表示制御部からクロック信号と同期信号を受け、水
   平走査が開始してからテストパターンが始まるまでのク
   ロック信号数と上記メモリ手段に格納された水平ブラン
   キングの基準パルス数とを比較する水平ブランキング比
   較部と、 前記表示制御部からクロック信号と同期信号を受け、垂
   直走査が開始してからテストパターンが始まるまでの水
   平同期信号数と上記メモリ手段に格納された垂直ブラン
   キングの基準パルス数とを比較する水平ブランキング比
   較部と、 を設け、これらの比較部からの信号で表示制御部の誤動
   作を検知するようにしたことを特徴とする表示装置の検
   査装置。