JPH02118689A - ディジタルcrt信号の自動検査装置 - Google Patents
ディジタルcrt信号の自動検査装置Info
- Publication number
- JPH02118689A JPH02118689A JP63270897A JP27089788A JPH02118689A JP H02118689 A JPH02118689 A JP H02118689A JP 63270897 A JP63270897 A JP 63270897A JP 27089788 A JP27089788 A JP 27089788A JP H02118689 A JPH02118689 A JP H02118689A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- crt
- digital
- signature
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims abstract description 19
- 230000002950 deficient Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012956 testing procedure Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、パーソナル争コンピュータやワード・プロ
セッサ等に備えられるCRT表示装置に与えられるディ
ジタルCRT信号の良否を自動に検査する装置に関する
。
セッサ等に備えられるCRT表示装置に与えられるディ
ジタルCRT信号の良否を自動に検査する装置に関する
。
従来の技術
CRTインターフェイスが正常に動作するかどうかは、
それから出力されるディジタルCRT信号(ディジタル
映像信号)をチエツクすればよい。従来はこのディジタ
ルCRT信号をCRT表示装置に与え、CRT表示装置
に表示される画面(文字2図形等)を検査員が目視検査
することにより行なっていた。
それから出力されるディジタルCRT信号(ディジタル
映像信号)をチエツクすればよい。従来はこのディジタ
ルCRT信号をCRT表示装置に与え、CRT表示装置
に表示される画面(文字2図形等)を検査員が目視検査
することにより行なっていた。
発明が解決しようとする課題
ディジタルCRT信号の良否の検査を検査員による目視
により行なうと、検査員が検査時に常に存在する必要が
ある。
により行なうと、検査員が検査時に常に存在する必要が
ある。
この発明はディジタルCRT信号の良否の検査を自動に
行なうことにより、ディジタルCRT信号を出力するC
RTインターフェイスの自動検査を達成しようとするも
のである。
行なうことにより、ディジタルCRT信号を出力するC
RTインターフェイスの自動検査を達成しようとするも
のである。
課題を解決するための手段
この発明によるディジタルCRT信号の自動検査装置は
、検査すべき一画面分のディジタルCRT信号を入力し
そのシグネチャー・データを作成して出力するシグネチ
ャー作成回路、および」二足シグネチャー作成回路から
出力されるシグネチャー・データと、あらかじめ定めら
れた期待値データとを比較することによりCRT信号の
良否を判定する手段を備えていることを特徴とする。
、検査すべき一画面分のディジタルCRT信号を入力し
そのシグネチャー・データを作成して出力するシグネチ
ャー作成回路、および」二足シグネチャー作成回路から
出力されるシグネチャー・データと、あらかじめ定めら
れた期待値データとを比較することによりCRT信号の
良否を判定する手段を備えていることを特徴とする。
作 用
検査されるべき一画面分のディジタルCRT信号はシグ
ネチャー作成回路に人力し、そのシグネチャー・データ
が作成されて出力される。出力されたシグネチャー・デ
ータとあらかじめ定められている期待値データとが比較
され7両データが一致すればCRT信号は正常、不一致
ならば異常と判定される。
ネチャー作成回路に人力し、そのシグネチャー・データ
が作成されて出力される。出力されたシグネチャー・デ
ータとあらかじめ定められている期待値データとが比較
され7両データが一致すればCRT信号は正常、不一致
ならば異常と判定される。
実施例
第1図はこの発明の実施例を示すもので、ディジタルC
RT信号自動検査装置のブロック図である。自動検査装
置における検査処理を含む諸動作はコントローラ10に
よって制御される。コントローラ10はCPU、必要な
データを記憶するためのRAM、実行プログラムおよび
被検査CRT信号のシグネチャー・データと比較すべき
期待値データを格納したROM、画面数を計数するカウ
ンタCNTならびにタイマを含んでいる。
RT信号自動検査装置のブロック図である。自動検査装
置における検査処理を含む諸動作はコントローラ10に
よって制御される。コントローラ10はCPU、必要な
データを記憶するためのRAM、実行プログラムおよび
被検査CRT信号のシグネチャー・データと比較すべき
期待値データを格納したROM、画面数を計数するカウ
ンタCNTならびにタイマを含んでいる。
検査装置をホス)CPU等の上位°制御装置と接続する
ために外部インターフェイス15が設けられている。外
部インターフェイス15は上位制御装置からのリセット
信号、およびスタート信号をそれぞれ入力してコントロ
ーラ10に与える。コントローラ10は入力した信号に
応答して検査処理を行ない、外部インターフェイス15
を通してレディ信号(ビジィ信号)およびCRT信号の
判定結果を表わす信号を出力する。
ために外部インターフェイス15が設けられている。外
部インターフェイス15は上位制御装置からのリセット
信号、およびスタート信号をそれぞれ入力してコントロ
ーラ10に与える。コントローラ10は入力した信号に
応答して検査処理を行ない、外部インターフェイス15
を通してレディ信号(ビジィ信号)およびCRT信号の
判定結果を表わす信号を出力する。
CRTインターフェイスから出力される検査すべきディ
ジタルCRT信号は、ここでは垂直同期信号、ドツトク
ロック信号およびディジタル映像信号を含む。映像信号
は2値のシリアル信号である。垂直同期信号はタイミン
グ回路I2に与えられる。ドツトクロック信号はディジ
タル映像信号の各バイナリイ・データに同期するもので
あり、これは分周器11に与えられ、 1/2に分周さ
れる。
ジタルCRT信号は、ここでは垂直同期信号、ドツトク
ロック信号およびディジタル映像信号を含む。映像信号
は2値のシリアル信号である。垂直同期信号はタイミン
グ回路I2に与えられる。ドツトクロック信号はディジ
タル映像信号の各バイナリイ・データに同期するもので
あり、これは分周器11に与えられ、 1/2に分周さ
れる。
分周された 1/2 ドツトクロックはタイミング回路
12に与えられる。
12に与えられる。
タイミング回路12はコントローラ10によって制御さ
れる(スタート、ビジィ信号)。この回路12は、入力
する垂直同期信号および1/2 ドツトクロックに基づ
いて、シグネチャー作成回路14の動作のための、1/
2 ドツトクロックに同期したシフトクロックを作成し
て出力するとともに、シダネチャー作成回路14が一画
面分(1フレ一ム分)のシグネチャーを作成するように
シフトクロックの出力を制御する。
れる(スタート、ビジィ信号)。この回路12は、入力
する垂直同期信号および1/2 ドツトクロックに基づ
いて、シグネチャー作成回路14の動作のための、1/
2 ドツトクロックに同期したシフトクロックを作成し
て出力するとともに、シダネチャー作成回路14が一画
面分(1フレ一ム分)のシグネチャーを作成するように
シフトクロックの出力を制御する。
ディジタル映像信号は偶奇ドツト切換回路13に与えら
れる。切換回路I3は入力するディジタルの映像信号の
偶数ドツト成分または奇数ドツト成分のいずれかを選択
して出力し次段のシグネチャ作成回路14に与える。偶
数ドツトを選択するか奇数ドツトを選択するかは、コン
トローラ10から与えられる選択信号に応じて定まる。
れる。切換回路I3は入力するディジタルの映像信号の
偶数ドツト成分または奇数ドツト成分のいずれかを選択
して出力し次段のシグネチャ作成回路14に与える。偶
数ドツトを選択するか奇数ドツトを選択するかは、コン
トローラ10から与えられる選択信号に応じて定まる。
このようにディジタル映像信号の偶数ドツトまたは奇数
ドツトのいずれかを選択するのは映像信号の周波数が高
いために(約50MHz)、 シグネチャー作成回路
14がこれに追従動作し得ないからであり、高速動作可
能なシグネチャー作成回路に対しては偶奇ドツト切換回
路13および分周器11は不要となる。
ドツトのいずれかを選択するのは映像信号の周波数が高
いために(約50MHz)、 シグネチャー作成回路
14がこれに追従動作し得ないからであり、高速動作可
能なシグネチャー作成回路に対しては偶奇ドツト切換回
路13および分周器11は不要となる。
切換回路13を通過することにより映像信号の周波数は
低くなる(約25MHz)。
低くなる(約25MHz)。
切換回路13から出力される偶数または奇数ドツトの映
像信号は、シグネチャー作成回路14に与えられる。シ
グネチャー作成回路14は、CRC(Cyclic R
edundancy Check )回路からなる一種
のデータ圧縮回路で、シフトレジスタ、シフトレジスタ
の適当な複数の段から並列出力されるデータの排他的論
理和をとる第1のEX−OR回路。
像信号は、シグネチャー作成回路14に与えられる。シ
グネチャー作成回路14は、CRC(Cyclic R
edundancy Check )回路からなる一種
のデータ圧縮回路で、シフトレジスタ、シフトレジスタ
の適当な複数の段から並列出力されるデータの排他的論
理和をとる第1のEX−OR回路。
およびこの第1のEX−OR回路の出力と入力データと
の排他的論理和をとり、その結果をシフトレジスタに与
える第2のEX−OR回路から構成され、シフトレジス
タはタイミング回路12から与えられるシフトクロック
に応じてデータをシフトする。
の排他的論理和をとり、その結果をシフトレジスタに与
える第2のEX−OR回路から構成され、シフトレジス
タはタイミング回路12から与えられるシフトクロック
に応じてデータをシフトする。
一画面分の映像信号の入力が終了したときに。
タイミング回路■2はシフトクロックの出力を停止する
とともに、コントローラ10にレディ信号(ビジィ信号
の反転信号)を出力する。このときのシグネチャー作成
回路14のシフトレジスタのすべてのまたは適数個の段
の並列出力がシグネチャー・データ(たとえば8ビツト
)としてコントローラIOに取込まれる。
とともに、コントローラ10にレディ信号(ビジィ信号
の反転信号)を出力する。このときのシグネチャー作成
回路14のシフトレジスタのすべてのまたは適数個の段
の並列出力がシグネチャー・データ(たとえば8ビツト
)としてコントローラIOに取込まれる。
コントローラ10は、取込んだシグネチャー・データと
ROMに格納している期待値データとを比較し2両デー
タが一致すればOK信号を、一致しなければNG信号を
出力する。
ROMに格納している期待値データとを比較し2両デー
タが一致すればOK信号を、一致しなければNG信号を
出力する。
第2図は上記自動検査装置における検査の処理手順を示
すフロー・チャートである。
すフロー・チャートである。
上位制御装置からリセット信号を入力すると外部インタ
ーフェイス15がクリアされ(ステップ21) コン
トローラ10のRAMのワークエリアが初期設定される
とともに1画面数をカウントするカウンタCNTがクリ
アされる(ステップ22、23)。そしてスタート信号
が与えられると。
ーフェイス15がクリアされ(ステップ21) コン
トローラ10のRAMのワークエリアが初期設定される
とともに1画面数をカウントするカウンタCNTがクリ
アされる(ステップ22、23)。そしてスタート信号
が与えられると。
CRT信号の検査処理が開始するとともに、インターフ
ェイス15からビジィ信号(レディ信号の反転信号)が
出力される。
ェイス15からビジィ信号(レディ信号の反転信号)が
出力される。
検査すべき画面数はあらかじめ定められており、これを
Mとする。カウンタCNTは検査の終了した画面数を計
数しており、カウンタCNTの計数値がMにならない限
り、検査処理が繰返される(ステップ24)。
Mとする。カウンタCNTは検査の終了した画面数を計
数しており、カウンタCNTの計数値がMにならない限
り、検査処理が繰返される(ステップ24)。
一画面分のシリアルなCRT信号が自動検査装置に与え
られ、上述のように一画面分のCRT信号の入力が終了
したときに、シグネチャー作成回路14からシグネチャ
ー・データがコントローラIOに取込まれる(ステップ
25)。そして、コントローラ10内において、取込ん
だシグネチャー・データとあらかじめ記憶している期待
値データとが比較され、良否判定が行なわれ(ステップ
26)、この判定結果がインターフェイス15を経て出
力される(ステップ27)とともに、インターフェイス
15から出力されているビジィ信号がレディ信号に反転
する。
られ、上述のように一画面分のCRT信号の入力が終了
したときに、シグネチャー作成回路14からシグネチャ
ー・データがコントローラIOに取込まれる(ステップ
25)。そして、コントローラ10内において、取込ん
だシグネチャー・データとあらかじめ記憶している期待
値データとが比較され、良否判定が行なわれ(ステップ
26)、この判定結果がインターフェイス15を経て出
力される(ステップ27)とともに、インターフェイス
15から出力されているビジィ信号がレディ信号に反転
する。
上位制御装置はレディ信号に応答して判定結果を取込み
2再度スタート信号を検査装置に与える。スタート信号
が与えられると、コントローラ10は」上位制御装置が
判定結果を取込んだと認識しくステップ28)、カウン
タCNTをインクレメントして(ステップ29)、ステ
ップ24に戻る。
2再度スタート信号を検査装置に与える。スタート信号
が与えられると、コントローラ10は」上位制御装置が
判定結果を取込んだと認識しくステップ28)、カウン
タCNTをインクレメントして(ステップ29)、ステ
ップ24に戻る。
カウンタCNTの計数値が検査すべき画面数Mに達する
まで、CRT信号の検査とその結果の出力が画面ごとに
繰返され、検査すべきすべての画面についてCRT信号
の良否の判定が終了すると(ステップ24でYES )
、検査処理が終了する。
まで、CRT信号の検査とその結果の出力が画面ごとに
繰返され、検査すべきすべての画面についてCRT信号
の良否の判定が終了すると(ステップ24でYES )
、検査処理が終了する。
発明の効果
この発明によると、シグネチャー作成回路によって検査
すべきディジタルCRT信号のシグネチャー・データが
作成され、これがあらかじめ記憶しである期待値データ
と比較されることにより、上記ディジタルCRT信号の
良否が判定される。したがって、ディジタルCRT信号
の検査が自動に行なわれる。これにより従来のような検
査員によるl」視検査が不要となり、検査の合理化を図
ることが可能となる。この発明を、CRTインターフェ
イス製造ラインに適用することにより。
すべきディジタルCRT信号のシグネチャー・データが
作成され、これがあらかじめ記憶しである期待値データ
と比較されることにより、上記ディジタルCRT信号の
良否が判定される。したがって、ディジタルCRT信号
の検査が自動に行なわれる。これにより従来のような検
査員によるl」視検査が不要となり、検査の合理化を図
ることが可能となる。この発明を、CRTインターフェ
イス製造ラインに適用することにより。
CRTインターフェイスの自動検査が可能となり、工数
削減を図ることができる。
削減を図ることができる。
第1図はこの発明の実施例を示すブロック図。
第2図は」二足実施例における検査処理手順を示すフロ
ー・チャートである。 10・・・コントローラ。 12・・・タイミング回路。 14・・・シグネチャー作成回路。 以 −1−
ー・チャートである。 10・・・コントローラ。 12・・・タイミング回路。 14・・・シグネチャー作成回路。 以 −1−
Claims (1)
- 【特許請求の範囲】 検査すべき一画面分のディジタルCRT信号を入力しそ
のシグネチャー・データを作成して出力するシグネチャ
ー作成回路、および 上記シグネチャー作成回路から出力されるシグネチャー
・データと、あらかじめ定められた期待値データとを比
較することによりCRT信号の良否を判定する手段、 を備えたディジタルCRT信号の自動検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63270897A JPH02118689A (ja) | 1988-10-28 | 1988-10-28 | ディジタルcrt信号の自動検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63270897A JPH02118689A (ja) | 1988-10-28 | 1988-10-28 | ディジタルcrt信号の自動検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02118689A true JPH02118689A (ja) | 1990-05-02 |
Family
ID=17492500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63270897A Pending JPH02118689A (ja) | 1988-10-28 | 1988-10-28 | ディジタルcrt信号の自動検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02118689A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2509332A1 (en) * | 2011-04-04 | 2012-10-10 | AGUSTAWESTLAND S.p.A. | Automatic test system for digital display systems |
-
1988
- 1988-10-28 JP JP63270897A patent/JPH02118689A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2509332A1 (en) * | 2011-04-04 | 2012-10-10 | AGUSTAWESTLAND S.p.A. | Automatic test system for digital display systems |
JP2012222815A (ja) * | 2011-04-04 | 2012-11-12 | Agustawestland S P A | デジタルディスプレイシステムのための自動試験システム |
US9332252B2 (en) | 2011-04-04 | 2016-05-03 | Agusta Westland S.P.A. | Automatic test system for digital display systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000053363A (ko) | 데이터 압축에 대한 메모리 테스터 | |
JPH02118689A (ja) | ディジタルcrt信号の自動検査装置 | |
JPH0561931A (ja) | シミユレーシヨン装置 | |
JP2885179B2 (ja) | Lcdインターフェース信号検査方法及び装置 | |
JPH07281646A (ja) | 表示モジュール駆動装置 | |
JPH0997196A (ja) | Ic試験装置 | |
JP2007267284A (ja) | テストパターン生成装置およびテストパターン生成方法 | |
JP2504947B2 (ja) | 表示装置の検査装置 | |
JPH0887429A (ja) | プログラマブルコントローラ | |
JPH04273581A (ja) | タイミング検証装置 | |
JPS6122500A (ja) | Ic試験装置 | |
JPS5833743A (ja) | コンピユ−タのインタ−フエイス検査装置 | |
JP2003091264A (ja) | 検査方法および検査装置 | |
JPH0580730A (ja) | 表示信号検査装置 | |
US20050039102A1 (en) | Method and system for programmable field statistic for picture cyclic redundancy check (CRC) | |
JPS62216489A (ja) | カラ−表示装置の検査装置 | |
JPS59219072A (ja) | 画像蓄積装置 | |
JPH0843050A (ja) | パターン検査方法 | |
JPH03285436A (ja) | 非同期回路のテスト装置 | |
JP2011118571A (ja) | 判定装置及び判定方法 | |
JPH0294793A (ja) | 画面表示文字検査方法 | |
JPH0675815A (ja) | Crtインタフェース信号検査装置 | |
JPH03162042A (ja) | ディジタル信号処理回路の自己診断装置 | |
JPH0216629A (ja) | ディスプレイ画面確認方式 | |
JPS5939054B2 (ja) | 診断方式 |